JPH06235938A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH06235938A
JPH06235938A JP2281493A JP2281493A JPH06235938A JP H06235938 A JPH06235938 A JP H06235938A JP 2281493 A JP2281493 A JP 2281493A JP 2281493 A JP2281493 A JP 2281493A JP H06235938 A JPH06235938 A JP H06235938A
Authority
JP
Japan
Prior art keywords
electrode
auxiliary capacitance
liquid crystal
auxiliary capacity
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2281493A
Other languages
Japanese (ja)
Inventor
Motohiro Kigoshi
基博 木越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2281493A priority Critical patent/JPH06235938A/en
Publication of JPH06235938A publication Critical patent/JPH06235938A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide a liquid crystal display device allowing uniform display even when the auxiliary capacity differs. CONSTITUTION:Part or all of the relative position of an auxiliary capacity electrode 16 forming the auxiliary capacity and a variable auxiliary capacity electrode 31 is made equal to the relative position of a source electrode 9 against a gate electrode 3. The auxiliary capacity by the auxiliary capacity electrode 16 and the variable auxiliary capacity electrode 31 is made to correspond to the overlap quantity of the gate electrode 3 and the source electrode 9, and the magnitude of the auxiliary capacity is increased or decreased in response to the increase or decrease of the overlap quantity of the source electrode 9 and the gate electrode 3. The change of the parasitic capacity for each divided area can be offset, the change of the picture element potential can be kept constant even when the parasitic capacity of TFT11 differs, and no flicker or no display irregularity is observed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、均一な表示を行なえる
液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of uniform display.

【0002】[0002]

【従来の技術】近年、電子機器の小型化、軽量化および
低消費電力化が進む中で、ディスプレイの分野において
も、陰極線管(Cathode Ray Tube:CRT)に代わるも
のとして、フラットパネルディスプレイの研究、開発が
活発に行なわれている。そして、このフラットパネルデ
ィスプレイの中でも液晶ディスプレイは大面積表示が可
能であること、フルカラー化が比較的容易であること、
低電流、低電圧動作であることなどの点で注目を集めて
いる。
2. Description of the Related Art In recent years, as electronic devices have become smaller, lighter and consume less power, flat panel displays have been researched in the field of displays as an alternative to cathode ray tubes (CRTs). , Is being actively developed. And, of these flat panel displays, the liquid crystal display is capable of displaying a large area, and full-color display is relatively easy.
It is attracting attention because of its low current and low voltage operation.

【0003】また、液晶ディスプレイには目的に応じて
様々な動作方式があり、アクティブマトリクス方式では
フルカラーの動画を高解像度で表示できる。そして、こ
のアクティブマトリクス方式はマトリクス状に配置した
電極の交点を一画素とし、この一画素毎にスイッチング
素子を設ける。また、このスイッチング素子により、非
線形ダイオード型と薄膜トランジスタ(Thin Film Tran
sistor:TFT)とに分類できるが、このうち特にTF
Tの研究、開発が活発に行なわれている。
Liquid crystal displays have various operation systems according to their purposes, and the active matrix system can display full-color moving images with high resolution. In this active matrix system, the intersections of electrodes arranged in a matrix form one pixel, and a switching element is provided for each pixel. In addition, this switching element allows nonlinear diode type and thin film transistor (Thin Film Transistor)
sistor: TFT), but especially TF
Research and development of T is actively carried out.

【0004】次に、液晶表示装置の一般的な構成を図4
および図5を参照して説明する。
Next, a general structure of the liquid crystal display device is shown in FIG.
And it demonstrates with reference to FIG.

【0005】これら図4および図5に示すように、アレ
イ基板1は、ガラスなどの第1の透明絶縁基板2上にゲ
ート電極3を形成し、このゲート電極3上にゲート絶縁
膜4および半導体膜5を順次形成し、この半導体膜5上
に低抵抗半導体膜6を介してドレイン電極7を形成する
とともに、低抵抗半導体膜8を介してソース電極9を形
成し、TFT11を構成している。
As shown in FIGS. 4 and 5, the array substrate 1 has a gate electrode 3 formed on a first transparent insulating substrate 2 such as glass, and the gate insulating film 4 and the semiconductor on the gate electrode 3. The films 5 are sequentially formed, and the drain electrode 7 is formed on the semiconductor film 5 via the low resistance semiconductor film 6 and the source electrode 9 is formed on the low resistance semiconductor film 8 to form the TFT 11. .

【0006】そして、ゲート電極3にはゲート線12が設
けられ、ドレイン電極7にはドレイン線13がゲート線12
に交差する方向に設けられている。
The gate electrode 3 is provided with a gate line 12, and the drain electrode 7 is provided with a drain line 13
It is installed in the direction intersecting with.

【0007】また、ソース電極9にはたとえばITO
(Indium Tin Oxide)などの透明な画素電極14が接続さ
れ、この画素電極14にはゲート絶縁膜4を介してゲート
線12と略平行に補助容量電極16が対向して設けられてい
る。
For the source electrode 9, for example, ITO is used.
A transparent pixel electrode 14 such as (Indium Tin Oxide) is connected thereto, and an auxiliary capacitance electrode 16 is provided on the pixel electrode 14 so as to face the gate line 12 substantially in parallel with the gate insulating film 4 interposed therebetween.

【0008】さらに、TFT11上にはこのTFT11等を
保護する図示しない絶縁保護膜が形成されている。
Further, an insulating protection film (not shown) for protecting the TFT 11 and the like is formed on the TFT 11.

【0009】一方、図5に示すように、アレイ基板1に
対向してこのアレイ基板1と略平行に対向基板21が設け
られている。
On the other hand, as shown in FIG. 5, a counter substrate 21 is provided so as to face the array substrate 1 and substantially parallel to the array substrate 1.

【0010】この対向基板21は、ガラスなどの第2の透
明絶縁基板22上にブラックマトリスクと呼ばれる遮光層
23を形成し、この遮光層23に開けられた窓を覆うように
必要に応じて着色層24を形成し、これら遮光層23および
着色層24上に必要に応じて図示しない平滑層を形成し、
この平滑層上に対向電極25を形成している。
This counter substrate 21 is a light-shielding layer called black matrisk on a second transparent insulating substrate 22 such as glass.
23 is formed, a colored layer 24 is formed as necessary so as to cover the window opened in the light shielding layer 23, and a smooth layer (not shown) is formed on the light shielding layer 23 and the colored layer 24 as necessary. ,
The counter electrode 25 is formed on this smooth layer.

【0011】さらに、それぞれのアレイ基板1および対
向基板21上に液晶を配向させるために図示しない配向膜
を塗布し、これら配向膜が対向するようにアレイ基板1
および対向基板21を貼り合わせ、アレイ基板1および対
向基板21間に液晶26を封入させている。さらに、アレイ
基板1および対向基板21の外側には図示しない偏向板が
貼着されている。
Further, an alignment film (not shown) is applied to each of the array substrate 1 and the counter substrate 21 in order to align the liquid crystal, and the array substrate 1 is opposed to these alignment films.
Further, the counter substrate 21 is attached to the substrate 1, and the liquid crystal 26 is sealed between the array substrate 1 and the counter substrate 21. Further, a deflection plate (not shown) is attached to the outside of the array substrate 1 and the counter substrate 21.

【0012】[0012]

【発明が解決しようとする課題】ここで、TFT11のゲ
ート電極3とソース電極9とは、図4および図5に示す
ように、半導体膜5および低抵抗半導体膜8を介して重
なり合う領域が存在するため、寄生容量Cgsが形成され
てしまい、画素電極14の部分の画素容量をCLC、補助容
量電極16の補助容量Cs とすると、図6に示す等価回路
が構成される。
Here, as shown in FIGS. 4 and 5, the gate electrode 3 and the source electrode 9 of the TFT 11 have a region where they overlap with each other via the semiconductor film 5 and the low resistance semiconductor film 8. Therefore, the parasitic capacitance Cgs is formed, and assuming that the pixel capacitance of the pixel electrode 14 is C LC and the auxiliary capacitance Cs of the auxiliary capacitance electrode 16, the equivalent circuit shown in FIG. 6 is formed.

【0013】この図6に示す等価回路において、ゲート
電極3にパルス電圧が印加された場合を考えると、選択
時間内ではゲート電位が高く、ソース電極9およびドレ
イン電極7間の抵抗が低下し、画素容量CLCは信号電位
まで充電される。この時、寄生容量Cgsにも充電が行な
われる。
Considering the case where a pulse voltage is applied to the gate electrode 3 in the equivalent circuit shown in FIG. 6, the gate potential is high within the selection time, and the resistance between the source electrode 9 and the drain electrode 7 decreases, The pixel capacitance C LC is charged to the signal potential. At this time, the parasitic capacitance Cgs is also charged.

【0014】その後、非選択時間となり、ゲート電位が
低下し、TFT11の抵抗が上昇して画素容量CLCに充電
した電荷を保持する動作を行なう。ここで、一般に、選
択時のゲート電位Vg は画素電位である信号電位より高
く、非選択時のゲート電位は画素電位となる信号電位よ
り低いため、選択時と非選択時では寄生容量Cgsのゲー
ト電極3およびソース電極9間の電位関係が必ず逆転し
てしまう。
After that, the non-selection time comes, the gate potential decreases, the resistance of the TFT 11 increases, and the operation of holding the charge charged in the pixel capacitance C LC is performed. Here, in general, the gate potential Vg at the time of selection is higher than the signal potential that is the pixel potential, and the gate potential at the time of non-selection is lower than the signal potential that becomes the pixel potential. Therefore, the gate of the parasitic capacitance Cgs is selected and selected. The potential relationship between the electrode 3 and the source electrode 9 is always reversed.

【0015】このため、選択時から非選択時に状態が変
化する瞬間に画素容量CLCから寄生容量Cgsに電荷が移
動し、画素電位が変動してしまう。なお、この電位変動
Vpは式(1) で表される。
Therefore, at the moment when the state changes from the selected state to the non-selected state, the charges move from the pixel capacitance C LC to the parasitic capacitance Cgs, and the pixel potential fluctuates. The potential fluctuation Vp is expressed by the equation (1).

【0016】 Vp =(Vg ・Cgs)/(CLC+Cs +Cgs) ……(1) さらに、画素容量CLCは液晶26の比誘電率に依存する
が、液晶26の比誘電率は液晶分子の配列で変化するた
め、信号電圧で変化してしまう。このため、画素電極14
の電位の変動量は信号電圧に依存することになる。
Vp = (Vg · Cgs) / (C LC + Cs + Cgs) (1) Further, the pixel capacitance C LC depends on the relative permittivity of the liquid crystal 26. Since it changes with the array, it changes with the signal voltage. Therefore, the pixel electrode 14
The amount of fluctuation of the potential of V will depend on the signal voltage.

【0017】さらに、表示画面の面積が大きくする場
合、一般的には表示画面を分割して複数のパターンを形
成する手法が採られる。この場合、分割される領域毎に
ゲート電極3とソース電極9の重なり量が異なる可能性
があり、分割された領域毎に寄生容量Cgsが異なる可能
性がある。また、寄生容量Cgsが異なると、画素電極14
の電位の変動量Vp が異なり、分割された領域毎の表示
むらの原因になることがある。
Further, when the area of the display screen is increased, a method of dividing the display screen to form a plurality of patterns is generally adopted. In this case, the overlapping amount of the gate electrode 3 and the source electrode 9 may be different for each divided region, and the parasitic capacitance Cgs may be different for each divided region. If the parasitic capacitance Cgs is different, the pixel electrode 14
The variation amount Vp of the electric potential of V is different, which may cause display unevenness in each divided area.

【0018】そして、画素電極14の電位の変動量を小さ
くするためには、一般的に、補助容量Cs を大きくして
いる。
In order to reduce the fluctuation amount of the potential of the pixel electrode 14, the auxiliary capacitance Cs is generally increased.

【0019】しかし、補助容量Cs を大きくすること
で、一般的には、大きなTFT11が必要となるため、画
素電極14の電位の変動量が大きくなり易い。さらに、T
FT11が大型化することにより、遮光層23の幅が広くな
り開口率が低下することで総合的な表示品位が低下した
り、照明装置に大きな負担がかかってしまうため、補助
容量Cs の大きさには限界がある。
However, by increasing the auxiliary capacitance Cs, a large TFT 11 is generally required, so that the variation amount of the potential of the pixel electrode 14 tends to increase. Furthermore, T
As the FT11 becomes larger, the width of the light-shielding layer 23 becomes wider and the aperture ratio lowers, which lowers the overall display quality and imposes a heavy burden on the lighting device. Is limited.

【0020】特に、分割領域毎の寄生容量Cgsの変化を
補助容量Cs のみで吸収しようとした場合、画素電極14
の電位がほとんど変化しないことが必要となり、非常に
大きな補助容量Cs を必要とすることになる。
In particular, when it is attempted to absorb the change in the parasitic capacitance Cgs for each divided area only by the auxiliary capacitance Cs, the pixel electrode 14
It is necessary that the electric potential of is hardly changed, and a very large auxiliary capacitance Cs is required.

【0021】本発明は、上記問題点に鑑みなされたもの
で、寄生容量が異なる場合にも、均一に表示を行なうこ
とができる液晶表示装置を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display device capable of performing uniform display even when parasitic capacitances are different.

【0022】[0022]

【課題を解決するための手段】本発明は、マトリクス状
に配設された画素電極と、ゲート電極、ドレイン電極お
よびソース電極を有し前記画素電極をスイッチングする
トランジスタと、補助容量を形成する補助容量電極とを
備えたアレイ基板を具備した液晶表示装置において、前
記補助容量電極は1組設けられ、これら1組の補助容量
電極のうち片側の電極の少なくとも一部の相対位置をゲ
ート電極に対するソース電極の相対位置と等しくし、こ
の補助容量を前記ゲート電極および前記ソース電極の重
なり量に対応させたものである。
According to the present invention, there are provided pixel electrodes arranged in a matrix, a transistor having a gate electrode, a drain electrode and a source electrode for switching the pixel electrode, and an auxiliary capacitor for forming an auxiliary capacitance. In a liquid crystal display device including an array substrate having a capacitive electrode, one set of the auxiliary capacitive electrodes is provided, and at least a part of the electrodes on one side of the one set of the auxiliary capacitive electrodes is positioned relative to the gate electrode as a source. The auxiliary capacitance is made equal to the relative position of the electrodes, and the auxiliary capacitance is made to correspond to the overlapping amount of the gate electrode and the source electrode.

【0023】[0023]

【作用】本発明は、補助容量を形成する1組の補助容量
電極のうち片側の電極の少なくとも一部の相対位置をゲ
ート電極に対するソース電極の相対位置と等しくし、こ
の補助容量をゲート電極およびソース電極の重なり量に
対応させたため、ソース電極とゲート電極の重なり量の
増減に応じて補助容量の大きさが増減するので、分割さ
れた領域毎の寄生容量の変化を相殺することができ、ト
ランジスタの寄生容量が異なる場合でも、画素電位の変
化を一定に保つことができ、フリッカや表示むらが視認
されることがなくなる。
According to the present invention, the relative position of at least a part of the electrodes on one side of the set of auxiliary capacitance electrodes forming the auxiliary capacitance is made equal to the relative position of the source electrode to the gate electrode, and this auxiliary capacitance is Since it corresponds to the overlap amount of the source electrode, the size of the auxiliary capacitance increases or decreases according to the increase or decrease of the overlap amount of the source electrode and the gate electrode, so that the change in the parasitic capacitance for each divided region can be offset. Even when the parasitic capacitances of the transistors are different, the change in pixel potential can be kept constant, and flicker and display unevenness are not visually recognized.

【0024】[0024]

【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。なお、従来例に対応する部分に
は、同一符号を付して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the liquid crystal display device of the present invention will be described below with reference to the drawings. The parts corresponding to the conventional example will be described with the same reference numerals.

【0025】図1および図4に示すように、アレイ基板
1は、ガラスなどからなる第1の透明絶縁基板2上に、
スパッタ法などによりたとえばタンタル(Ta)を約
0.2μmの厚さに成膜し、ホトリソグラフィー法など
によりゲート電極3、ゲート線12、補助容量電極16およ
び図示しない外部回路との接続端子を形成して構成す
る。なお、この時、ホトリソグラフィーを行なう際に、
補助容量電極16にこの補助容量電極16の長手方向と直交
する方向に切欠部16a を形成し、幅が他の部分より狭い
幅狭部16b を形成する。
As shown in FIGS. 1 and 4, the array substrate 1 is formed on a first transparent insulating substrate 2 made of glass or the like.
For example, tantalum (Ta) is deposited to a thickness of about 0.2 μm by a sputtering method or the like, and a gate electrode 3, a gate line 12, an auxiliary capacitance electrode 16 and a connection terminal to an external circuit (not shown) are formed by a photolithography method or the like. And configure. At this time, when performing photolithography,
A notch portion 16a is formed in the auxiliary capacitance electrode 16 in a direction orthogonal to the longitudinal direction of the auxiliary capacitance electrode 16, and a narrow portion 16b having a width narrower than other portions is formed.

【0026】次に、ゲート電極3および第1の透明絶縁
基板2上に、プラズマCVD(Chemical Vapor Deposit
ion )法などにより、たとえば酸化珪素からなる厚さ
0.3μmのゲート絶縁膜4、たとえば非晶質珪素から
なる厚さ約0.3μmの半導体膜5、たとえば抵抗率が
低い非晶質珪素からなる厚さ約0.05μmの低抵抗半
導体膜6,8を、順次連続して積層成膜する。そして、
ホトリソグラフィー法等によりゲート電極3上に半導体
膜5および低抵抗半導体膜6,8を島状に形成する。
Next, plasma CVD (Chemical Vapor Deposit) is formed on the gate electrode 3 and the first transparent insulating substrate 2.
ion) method or the like to form a gate insulating film 4 of, for example, silicon oxide having a thickness of 0.3 μm, a semiconductor film 5 of, for example, amorphous silicon having a thickness of about 0.3 μm, such as amorphous silicon having a low resistivity. The low resistance semiconductor films 6 and 8 having a thickness of about 0.05 μm are sequentially and continuously laminated. And
The semiconductor film 5 and the low resistance semiconductor films 6 and 8 are formed in an island shape on the gate electrode 3 by a photolithography method or the like.

【0027】また、ゲート絶縁膜4上に、たとえばスパ
ッタ法などにより厚さ0.1μmのITO(Indium Tin
Oxide)を堆積させ、ホトリソグラフィー法等により画
素電極14を形成する。そして、補助容量電極16の切欠部
16a の上部に当たる部分は画素電極14に切欠部14a を形
成する。
On the gate insulating film 4, an ITO (Indium Tin) film having a thickness of 0.1 μm is formed by, for example, a sputtering method.
Oxide) is deposited and the pixel electrode 14 is formed by the photolithography method or the like. And the notch of the auxiliary capacitance electrode 16
A portion corresponding to the upper portion of 16a forms a cutout 14a in the pixel electrode 14.

【0028】次に、たとえばスパッタリング法などで、
モリブデン(Mo)を厚さ約0.05μmに、アルミニ
ウム(Al)を厚さ約1.0μmに成膜し、画素電極14
に電気的に接続するソース電極9と、画素電極18に電気
的に接続するとともに、補助容量電極16の切欠部16a 上
に位置して補助容量の一部を構成する可変補助容量電極
31と、ドレイン電極7と、このドレイン電極7に電気的
に接続するドレイン線13と、外部回路との接続端子とを
形成する。そうして、これらにて薄膜トランジスタ(T
FT)11を構成している。
Next, for example, by a sputtering method,
Molybdenum (Mo) is deposited to a thickness of about 0.05 μm and aluminum (Al) is deposited to a thickness of about 1.0 μm.
Source electrode 9 electrically connected to the pixel electrode 18, and a variable auxiliary capacitance electrode which is electrically connected to the pixel electrode 18 and which is located on the cutout portion 16a of the auxiliary capacitance electrode 16 and constitutes a part of the auxiliary capacitance.
31, a drain electrode 7, a drain wire 13 electrically connected to the drain electrode 7, and a connection terminal to an external circuit are formed. Then, the thin film transistor (T
FT) 11.

【0029】ここで、たとえば図1に示すように、ゲー
ト電極3とソース電極9との相対位置、および、補助容
量を形成する可変補助容量電極31と補助容量電極16との
一部または全部の相対位置が一致するようにしておく。
そして、図2(a)、(b)、(c)に示すように、た
とえば横方向のずれ量をΔdとすると、ゲート電極3と
ソース電極9の重なり部分のdo +Δdのずれ量Δdと
可変補助容量電極31と補助容量電極16との重なり部分L
o +Δdのずれ量Δdが一致する。
Here, for example, as shown in FIG. 1, the relative positions of the gate electrode 3 and the source electrode 9 and a part or all of the variable auxiliary capacitance electrode 31 and the auxiliary capacitance electrode 16 forming the auxiliary capacitance. Make sure that the relative positions match.
Then, as shown in FIGS. 2A, 2B and 2C, for example, when the lateral shift amount is Δd, the shift amount Δd of do + Δd at the overlapping portion of the gate electrode 3 and the source electrode 9 is variable. Overlapping portion L of auxiliary capacitance electrode 31 and auxiliary capacitance electrode 16
The shift amount Δd of o + Δd matches.

【0030】一方、寄生容量Cgsと画素電極14の電位変
動Vp は(1) 式に示す、 Vp =(Vg ・Cgs)/(CLC+Cs +gs) で表され、相対位置のずれ量Δdによる寄生容量Cgsの
変化量をΔCgsとすると、 (Cgs+ΔCgs)/(CLC+Cs +ΔCs+ΔCgs+ΔCgs) =Cgs/(CLC+Cs +Cgs) ……(2) が成立し、補助容量Cs の変化量ΔCs を付加すれば画
素電位の変動量は変化しない。そして、(2) 式より、 ΔCs ={(CLC+Cs )・ΔCgs}/Cgs ……(3) が得られる。したがって、 K=(CLS+Cs )/Cgs(一定) とすると、 ΔCs =K・ΔCgs ……(4) となる。
On the other hand, the potential variation Vp of the parasitic capacitance Cgs and the pixel electrode 14 shown in (1), is represented by Vp = (Vg · Cgs) / (C LC + Cs + gs), infestation by deviation amount Δd in the relative position When DerutaCgs the variation of the capacitance Cgs, the pixel potential when adding (Cgs + ΔCgs) / (CLC + Cs + ΔCs + ΔCgs + ΔCgs) = Cgs / (C LC + Cs + Cgs) ...... (2) is satisfied, the variation DerutaCs auxiliary capacitance Cs The fluctuation amount does not change. Then, from the equation (2), ΔCs = {(C LC + Cs) · ΔCgs} / Cgs (3) is obtained. Therefore, if K = (C LS + Cs) / Cgs ( constant), and ΔCs = K · ΔCgs ...... (4 ).

【0031】さらに、図2に示すように、たとえば横方
向にずれた場合、補助容量Cs の変化量ΔCs および寄
生容量Cgsの変化量ΔCgsはいずれもゲート電極3とソ
ース電極9のずれ量Δdに比例し、比例定数Kはたとえ
ば電極の幅W等で設定すれば良い。
Further, as shown in FIG. 2, for example, in the case of lateral displacement, the variation amount ΔCs of the auxiliary capacitance Cs and the variation amount ΔCgs of the parasitic capacitance Cgs are both the displacement amount Δd between the gate electrode 3 and the source electrode 9. The proportional constant K may be set by the electrode width W, for example.

【0032】次に、ドレイン電極7およびソース電極9
をマスクとして、ドレイン電極7とソース電極9との間
に露出した状態の低抵抗半導体膜6,8をエッチングな
どにより除去する。
Next, the drain electrode 7 and the source electrode 9
Using the as a mask, the low resistance semiconductor films 6 and 8 exposed between the drain electrode 7 and the source electrode 9 are removed by etching or the like.

【0033】最後に、TFT11、ゲート線12およびドレ
イン線13を保護する図示しない絶縁保護膜を全面に成膜
し、ホトリソグラフィー法等で外部回路接続部および対
向基板21の対向電極25との接続部などを除去する。
Finally, an insulating protection film (not shown) for protecting the TFT 11, the gate line 12 and the drain line 13 is formed on the entire surface and connected to the external circuit connecting portion and the counter electrode 25 of the counter substrate 21 by a photolithography method or the like. Remove parts.

【0034】一方、図4に示すように、アレイ基板1に
対向してこのアレイ基板1と略平行に対向基板21が設け
られている。
On the other hand, as shown in FIG. 4, a counter substrate 21 is provided so as to face the array substrate 1 and substantially parallel to the array substrate 1.

【0035】この対向基板21は、ガラスなどの第2の透
明絶縁基板22上にブラックマトリスクと呼ばれる遮光層
23を形成し、この遮光層23に開けられた窓を覆うように
必要に応じて着色層24を形成し、これら遮光層23および
着色層24上に必要に応じて図示しない平滑層を形成し、
この平滑層上にたとえばITOなどの対向電極25を形成
している。
The counter substrate 21 is a light-shielding layer called black matrisk on a second transparent insulating substrate 22 such as glass.
23 is formed, a colored layer 24 is formed as necessary so as to cover the window opened in the light shielding layer 23, and a smooth layer (not shown) is formed on the light shielding layer 23 and the colored layer 24 as necessary. ,
A counter electrode 25 such as ITO is formed on this smooth layer.

【0036】さらに、それぞれのアレイ基板1および対
向基板21上に、たとえばポリイミドなどの液晶26を配向
させるための図示しない配向膜を塗布し、これら配向膜
をそれぞれラビング処理する。そして、表示領域外のア
レイ基板1および対向基板21の外周部に、液晶26を注入
するための図示しない注入口となる領域を除いて、たと
えばエポキシ樹脂などの接着剤を塗布し、これら配向膜
を対向させて、アレイ基板1および対向基板21を数μm
の間隙を均一に保持して貼り合わせる。なお、遮光層23
はTFT11に照射される光を遮ることと、画素電極14と
ドレイン電極7との間隙からの漏れ光を遮ることを目的
とするため、アレイ基板1と対向基板21とを貼り合わせ
る際のずれを考慮して、画素電極14と重なるように組み
合わせる。
Further, an alignment film (not shown) for aligning the liquid crystal 26 such as polyimide is applied on each of the array substrate 1 and the counter substrate 21, and the alignment films are rubbed. Then, an adhesive such as an epoxy resin is applied to the outer peripheral portions of the array substrate 1 and the counter substrate 21 outside the display region, except for a region serving as an injection port (not shown) for injecting the liquid crystal 26, and these alignment films are formed. And the array substrate 1 and the counter substrate 21 are opposed to each other by several μm.
Hold the gap evenly and stick together. The light-shielding layer 23
Has the purpose of blocking the light radiated to the TFT 11 and the light leaking from the gap between the pixel electrode 14 and the drain electrode 7, so that there is a gap when the array substrate 1 and the counter substrate 21 are bonded together. Considering this, the pixel electrodes 14 are combined so as to overlap with each other.

【0037】次に、注入口より液晶26を注入し、たとえ
ばエポキシ系の樹脂で注入口を封止する。さらに、ラビ
ング方向に対して決められた方向に偏光軸を合わせ、図
示しない偏光板をそれぞれアレイ基板1および対向基板
21に貼り付ける。
Next, the liquid crystal 26 is injected through the injection port, and the injection port is sealed with, for example, an epoxy resin. Further, the polarization axes are aligned with a direction determined with respect to the rubbing direction, and polarizing plates (not shown) are arranged on the array substrate 1 and the counter substrate, respectively.
Paste it on 21.

【0038】そして、図示しない外部回路接続用端子に
駆動用ICを接続し、さらに駆動回路を接続した後に、
ケースに組み込み、液晶表示器とする。
Then, after connecting the driving IC to the external circuit connecting terminal (not shown) and further connecting the driving circuit,
Installed in a case to make a liquid crystal display.

【0039】このように製造された液晶表示器を駆動回
路と接続し、ケースに納め、液晶表示装置を製造する。
The liquid crystal display device manufactured as described above is connected to a drive circuit and placed in a case to manufacture a liquid crystal display device.

【0040】また、比例定数Kが比較的大きい場合に
は、補助容量電極16に、図3に示すように、切欠部16a
を3つ形成し、それぞれに可変補助容量電極31を設ける
ことで、補助容量Cs の変化量ΔCs を、切欠部16a が
1つである図1に示す場合の実効的に3倍にすることも
できる。
When the proportional constant K is relatively large, the auxiliary capacitance electrode 16 has a notch 16a as shown in FIG.
It is also possible to effectively increase the variation amount ΔCs of the auxiliary capacitance Cs by three times as compared with the case shown in FIG. it can.

【0041】[0041]

【発明の効果】本発明の液晶表示装置によれば、補助容
量を形成する1組の補助容量電極のうち片側の電極の少
なくとも一部の相対位置をゲート電極に対するソース電
極の相対位置と等しくし、この補助容量をゲート電極お
よびソース電極の重なり量に対応させたため、ソース電
極とゲート電極の重なり量の増減に応じて補助容量の大
きさが増減するので、分割された領域毎の寄生容量の変
化を相殺することができ、トランジスタの寄生容量が異
なる場合でも、画素電位の変化を一定に保つことがで
き、フリッカや表示むらが視認されることがなく、高い
表示品位を得ることができる。
According to the liquid crystal display device of the present invention, the relative position of at least a part of the electrodes on one side of the set of auxiliary capacitance electrodes forming the auxiliary capacitance is made equal to the relative position of the source electrode with respect to the gate electrode. , Since the auxiliary capacitance is made to correspond to the overlapping amount of the gate electrode and the source electrode, the auxiliary capacitance is increased or decreased in accordance with the increase or decrease of the overlapping amount of the source electrode and the gate electrode. The change can be canceled out, the change in pixel potential can be kept constant even when the parasitic capacitances of the transistors are different, and flicker and display unevenness are not visually recognized, and high display quality can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の一実施例を示す平面図
である。
FIG. 1 is a plan view showing an embodiment of a liquid crystal display device of the present invention.

【図2】同上液晶表示装置を示す図である。 (a) ゲート電極近傍を示す平面図 (b) 可変補助容量電極近傍を示す平面図 (c) 可変補助容量電極近傍を示す断面図FIG. 2 is a diagram showing a liquid crystal display device of the above. (A) Plan view showing the vicinity of the gate electrode (b) Plan view showing the vicinity of the variable auxiliary capacitance electrode (c) Sectional view showing the vicinity of the variable auxiliary capacitance electrode

【図3】同上他の実施例の可変補助容量電極を示す平面
図である。
FIG. 3 is a plan view showing a variable auxiliary capacitance electrode of another embodiment of the same as above.

【図4】本発明および従来例の液晶表示装置を示す断面
図である。
FIG. 4 is a cross-sectional view showing a liquid crystal display device of the present invention and a conventional example.

【図5】従来例の液晶表示装置を示す平面図である。FIG. 5 is a plan view showing a conventional liquid crystal display device.

【図6】画素部の等価回路を示す回路である。FIG. 6 is a circuit showing an equivalent circuit of a pixel portion.

【符号の説明】[Explanation of symbols]

1 アレイ基板 3 ゲート電極 7 ドレイン電極 9 ソース電極 11 薄膜トランジスタ(TFT) 14 画素電極 16 補助容量電極 31 可変補助容量電極 1 array substrate 3 gate electrode 7 drain electrode 9 source electrode 11 thin film transistor (TFT) 14 pixel electrode 16 auxiliary capacitance electrode 31 variable auxiliary capacitance electrode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配設された画素電極と、
ゲート電極、ドレイン電極およびソース電極を有し前記
画素電極をスイッチングするトランジスタと、補助容量
を形成する補助容量電極とを備えたアレイ基板を具備し
た液晶表示装置において、 前記補助容量電極は1組設けられ、これら1組の補助容
量電極のうち片側の電極の少なくとも一部の相対位置を
ゲート電極に対するソース電極の相対位置と等しくし、
この補助容量を前記ゲート電極および前記ソース電極の
重なり量に対応させたことを特徴とする液晶表示装置。
1. Pixel electrodes arranged in a matrix,
In a liquid crystal display device including an array substrate including a transistor having a gate electrode, a drain electrode and a source electrode for switching the pixel electrode, and an auxiliary capacitance electrode forming an auxiliary capacitance, one set of the auxiliary capacitance electrode is provided. The relative position of at least a part of the electrodes on one side of the one set of auxiliary capacitance electrodes is made equal to the relative position of the source electrode with respect to the gate electrode,
A liquid crystal display device, wherein the auxiliary capacitance is made to correspond to the amount of overlap between the gate electrode and the source electrode.
JP2281493A 1993-02-10 1993-02-10 Liquid crystal display device Pending JPH06235938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2281493A JPH06235938A (en) 1993-02-10 1993-02-10 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2281493A JPH06235938A (en) 1993-02-10 1993-02-10 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH06235938A true JPH06235938A (en) 1994-08-23

Family

ID=12093162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2281493A Pending JPH06235938A (en) 1993-02-10 1993-02-10 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH06235938A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411346B1 (en) * 1998-06-16 2002-06-25 Mitsubishi Denki Kabushiki Kaisha Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd
JP2007183643A (en) * 2005-12-30 2007-07-19 Au Optronics Corp Pixel unit and display device utilizing the same
US7511777B2 (en) 2001-07-11 2009-03-31 Lg Display Co., Ltd. Liquid crystal display device with compensating patterns on capacitor electrodes
WO2009125532A1 (en) * 2008-04-11 2009-10-15 シャープ株式会社 Active matrix substrate and liquid crystal display device
JP2011008217A (en) * 2009-06-24 2011-01-13 Chunghwa Picture Tubes Ltd Pixel set
CN106920529A (en) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 Pixel cell and the array base palte comprising it

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411346B1 (en) * 1998-06-16 2002-06-25 Mitsubishi Denki Kabushiki Kaisha Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd
US7511777B2 (en) 2001-07-11 2009-03-31 Lg Display Co., Ltd. Liquid crystal display device with compensating patterns on capacitor electrodes
JP2007183643A (en) * 2005-12-30 2007-07-19 Au Optronics Corp Pixel unit and display device utilizing the same
WO2009125532A1 (en) * 2008-04-11 2009-10-15 シャープ株式会社 Active matrix substrate and liquid crystal display device
JPWO2009125532A1 (en) * 2008-04-11 2011-07-28 シャープ株式会社 Active matrix substrate and liquid crystal display device
US8264630B2 (en) 2008-04-11 2012-09-11 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
JP2011008217A (en) * 2009-06-24 2011-01-13 Chunghwa Picture Tubes Ltd Pixel set
CN106920529A (en) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 Pixel cell and the array base palte comprising it
CN106920529B (en) * 2017-05-09 2019-03-05 深圳市华星光电技术有限公司 Pixel unit and array substrate comprising it

Similar Documents

Publication Publication Date Title
KR101469028B1 (en) Display device
US7545356B2 (en) Liquid crystal display device and method of manufacturing the same
US5459595A (en) Active matrix liquid crystal display
JP3127894B2 (en) Active matrix type liquid crystal display
US20110176078A1 (en) Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
US20070146563A1 (en) Liquid crystal display and method of manufacturing thereof
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
US20060187370A1 (en) Substrate for display device and display device equipped therewith
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
JP2693513B2 (en) Active matrix type liquid crystal display device
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
US6853406B2 (en) In-plane switching LCD device
EP2261880A1 (en) Active matrix substrate and liquid crystal display device
US8045079B2 (en) Display device
US7327431B2 (en) Liquid crystal display device and method for fabricating the same
JPH0713196A (en) Active matrix type liquid crystal display device
US20040109120A1 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
JPH06235938A (en) Liquid crystal display device
KR20000031956A (en) Transverse electric field type lcd and fabrication method of the same
JP2004245952A (en) Liquid crystal display device
KR100623443B1 (en) Multi-Domain Liquid Crystal Display Device
JP3164987B2 (en) Active matrix type liquid crystal display
JPH11194365A (en) Liquid crystal display element and liquid crystal display device