JPH06230414A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPH06230414A
JPH06230414A JP1407293A JP1407293A JPH06230414A JP H06230414 A JPH06230414 A JP H06230414A JP 1407293 A JP1407293 A JP 1407293A JP 1407293 A JP1407293 A JP 1407293A JP H06230414 A JPH06230414 A JP H06230414A
Authority
JP
Japan
Prior art keywords
pixel electrode
liquid crystal
electrode
display region
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1407293A
Other languages
Japanese (ja)
Inventor
Yumiko Yamada
ゆみ子 山田
Masahito Shoji
雅人 庄子
Meiko Ogawa
盟子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1407293A priority Critical patent/JPH06230414A/en
Publication of JPH06230414A publication Critical patent/JPH06230414A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To realize the liquid crystal display element having a high display grade by improving the excellent controllability in gradation display and improving a visual angle characteristic. CONSTITUTION:The electric resistance formed out of a first TFT element 15 and a second TFT element 17 is connected in series to a liquid crystal cell 21 of a second display region, there by, the difference between the electric field intensity by the voltage impressed to the liquid crystal cell 19 of a first display region by the partial voltage of the electric resistance thereof and the electric field intensity by the voltage impressed to the liquid crystal cell 21 of the second display region, is largely taken and the controllability of the gradation display is improved, and the visual angle characteristic is improved as well. Moreover, the drop of the holding voltage with the lapse of time and the fluctuation therein occurring in the redistribution, etc., of the accumulated charges between the liquid crystal cell 19 and the liquid crystal cell 21, are averted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術】近年、高解像度の表示が可能なディスプ
レイデバイスとして、アクティブマトリックス型液晶表
示素子が注目されている。そのなかでも特に電界効果型
トランジスタ(TFT)をスイッチング素子として備え
たアクティブマトリックス型液晶表示素子は階調表示に
適しており、テレビ等への応用が進められている。
2. Description of the Related Art In recent years, an active matrix type liquid crystal display device has been attracting attention as a display device capable of high resolution display. Among them, an active matrix type liquid crystal display element equipped with a field effect transistor (TFT) as a switching element is particularly suitable for gradation display and is being applied to televisions and the like.

【0003】液晶表示素子の動作モードとしては、TN
型、DS型、GH型、DAP型、熱書込み型等がある
が、アクティブマトリックス型液晶表示素子には一般に
TN型が用いられる。
The operation mode of the liquid crystal display element is TN.
Type, DS type, GH type, DAP type, thermal writing type, etc., but the TN type is generally used for the active matrix type liquid crystal display element.

【0004】アクティブマトリックス型液晶表示素子の
1画素の等価回路を図9に示す。アドレス線801と信
号線803との交差部近傍に、電界効果型の薄膜トラン
ジスタ(以下、TFTと略称)805が配置され、TF
T805のゲート807はアドレス線801に、ドレイ
ン809は信号線803に、またソース811は画素電
極813接続されている。そして、画素電極813と対
向電極815との間に液晶層817が挟持されている。
また、液晶層817と接する画素電極813および対向
電極815の表面には液晶分子を配向させるための配向
層等(図示省略)が形成されている。
FIG. 9 shows an equivalent circuit of one pixel of the active matrix type liquid crystal display element. A field-effect thin film transistor (hereinafter abbreviated as TFT) 805 is arranged near the intersection of the address line 801 and the signal line 803, and
The gate 807 of T805 is connected to the address line 801, the drain 809 is connected to the signal line 803, and the source 811 is connected to the pixel electrode 813. A liquid crystal layer 817 is sandwiched between the pixel electrode 813 and the counter electrode 815.
Further, an alignment layer or the like (not shown) for aligning liquid crystal molecules is formed on the surfaces of the pixel electrode 813 and the counter electrode 815 which are in contact with the liquid crystal layer 817.

【0005】ところでTN型液晶表示素子のノーマリホ
ワイトモード(白背景に黒表示を行なうモード)におけ
る液晶印加電圧と透過率の関係(V−T特性)は、透過
率が変化し始める電圧(しきい値電圧Vthと称する)
と、透過率の変化がほぼ終了する電圧(飽和電圧Vsat
と称する)との間に、例えば 1〜2V程度の差がある。そ
してTFTをスイッチング素子として用いたアクティブ
マトリックス型液晶表示素子では、このVthとVsat の
間にいくつかの電圧レベルを設けることにより、階調表
示を行なっている。
By the way, the relationship (VT characteristic) between the liquid crystal applied voltage and the transmittance in the normally white mode (mode in which black display is performed on a white background) of the TN type liquid crystal display element is the voltage at which the transmittance starts to change. (Called threshold voltage Vth)
And the voltage at which the change in transmittance is almost completed (saturation voltage Vsat
There is a difference of, for example, about 1 to 2V. In the active matrix type liquid crystal display element using the TFT as a switching element, gradation display is performed by providing some voltage levels between Vth and Vsat.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
VthとVsat の差は 1〜2V程度とあまり大きくないた
め、階調数を増やすに従って印加電圧レベル間の差が小
さくなり、印加電圧の制御が困難になるという問題があ
る。すなわち、アクティブマトリックス型液晶表示素子
において、例えば64階調表示を行うとき、駆動用ICの
出力のわずかなバラツキにより、画面全体に帯状の濃淡
のムラが生じることがある。これは階調間の電圧の差よ
りも駆動用ICの出力電圧のバラツキの方がはるかに大
きく、このバラツキが階調間の電圧の差による階調の濃
淡差よりも顕著な濃淡差として視認されるため、著しく
表示品位が損なわれてしまうという問題がある。
However, since the above-mentioned difference between Vth and Vsat is not so large as about 1 to 2 V, the difference between the applied voltage levels becomes smaller as the number of gray scales increases, and the applied voltage can be controlled. There is a problem that it becomes difficult. That is, in the active matrix type liquid crystal display device, for example, when 64-gradation display is performed, a band-shaped unevenness of light and shade may occur on the entire screen due to a slight variation in the output of the driving IC. This is because the variation in the output voltage of the driving IC is much larger than the difference in the voltage between the gray levels, and this variation is visually recognized as a more distinct gray level difference than the gray level difference due to the voltage difference between the gray levels. Therefore, there is a problem that the display quality is significantly impaired.

【0007】また、このような方法で階調表示を行なう
と、TN型液晶表示素子の動作原理上、視角を変えたと
きの透過率の変化が大きいため、その結果として視野角
が狭くなるという問題もある。
Further, when gradation display is performed by such a method, due to the operating principle of the TN type liquid crystal display element, there is a large change in transmittance when the viewing angle is changed, and as a result, the viewing angle is narrowed. There are also problems.

【0008】また、TN形以外の動作モード、例えばG
H型やDAP型等の動作原理による液晶表示素子におい
ても、同様に表現する総階調数が多いほど印加電圧の制
御が困難となる。
In addition, an operation mode other than the TN type, for example, G
Even in a liquid crystal display device based on an operating principle such as an H type or a DAP type, it is more difficult to control the applied voltage as the total number of gray levels to be expressed increases.

【0009】このような問題の解消を企図した技術とし
て、 1画素内で液晶層に印加される電界強度が互いに異
なる表示領域を設ける技術が、例えば特開平2-12号公
報、特開平2-310534号公報、特開平3-122621号公報等に
より知られている。
As a technique intended to solve such a problem, a technique of providing display regions in which the electric field strengths applied to the liquid crystal layer are different from each other in one pixel is disclosed in, for example, Japanese Patent Laid-Open Nos. 2-12 and 2- It is known from Japanese Patent No. 310534, Japanese Patent Laid-Open No. 3-122621, and the like.

【0010】これらの技術を要約すると、 1つの画素内
の画素電極と対向電極との間に同一の電圧を印加したと
きに液晶層に印加される電界強度が互いに異なるような
2つ以上の領域を設けるというものである。そして液晶
表示素子全体に比べて個々の画素が十分に小さければ、
個々の画素 1個の電極間印加電圧に対する透過率特性
(V−T特性)は、観察者にとっては前記の 2つ以上の
領域の透過率特性の総和であるように映る。その結果、
VthとVsat の差が実質的に拡大されたことになり、多
階調表示をより容易に実現するというものである。ま
た、階調表示を行ったときの視野角の狭さも軽減しよう
とするものである。
To summarize these techniques, when the same voltage is applied between the pixel electrode and the counter electrode in one pixel, the electric field strengths applied to the liquid crystal layer are different from each other.
It is to provide two or more areas. And if each pixel is sufficiently small compared to the entire liquid crystal display element,
The transmittance characteristic (VT characteristic) with respect to the voltage applied between the electrodes of each individual pixel appears to the observer as the sum of the transmittance characteristics of the two or more regions. as a result,
This means that the difference between Vth and Vsat is substantially enlarged, and multi-gradation display can be realized more easily. Further, it is intended to reduce the narrow viewing angle when gradation display is performed.

【0011】このような特開平2-12号等の技術において
は、各表示領域は並列に接続されており、容量素子の静
電容量を各表示領域で異ならせることにより各液晶層に
加わる電界強度を異ならせている。
In such a technique as disclosed in Japanese Patent Laid-Open No. 12-12, the display areas are connected in parallel, and the electric field applied to each liquid crystal layer is changed by making the capacitance of the capacitive element different in each display area. The strength is different.

【0012】しかしながら、容量素子と液晶層は直列に
接続されており、この容量素子に加わる電圧を異なる値
に設定して液晶層に加わる電圧を変化させることは容易
ではない。例えばその電圧を大きくして液晶層に加わる
電圧を減らすには、容量素子の容量を小さくしなければ
ならない。そのためには容量素子の比誘電率εを大き
く、面積Sを小さく、厚さtを大きくしなければならな
いが、用いる誘電体はプロセス上の要因からそのスペッ
クを制限され、また、容量素子の面積を小さくすれば短
絡の可能性があり、厚さについても液晶素子の基板間の
厚みに制限されるため、それほど大きくはできない。こ
のように、上述のような既知の技術においても、実際に
は各表示領域の電界強度制御が容易ではなく各々の表示
領域の電界強度の差をそれほど大きくすることができな
いために、表示品位や視角特性の向上が容易ではないと
いう問題がある。
However, since the capacitive element and the liquid crystal layer are connected in series, it is not easy to change the voltage applied to the liquid crystal layer by setting the voltage applied to the capacitive element to different values. For example, in order to increase the voltage and reduce the voltage applied to the liquid crystal layer, the capacitance of the capacitive element must be reduced. For that purpose, the relative permittivity ε of the capacitive element must be large, the area S must be small, and the thickness t must be large, but the specifications of the dielectric used are limited due to process factors, and the area of the capacitive element is limited. If is smaller, there is a possibility of short circuit, and since the thickness is limited to the thickness between the substrates of the liquid crystal element, it cannot be so large. As described above, even in the known technique as described above, it is actually difficult to control the electric field strength of each display area and the difference in the electric field strength of each display area cannot be increased so much. There is a problem that it is not easy to improve the viewing angle characteristics.

【0013】本発明はこのような問題点を解決するため
に成されたもので、階調表示の制御性を優れたものと
し、また視角特性を向上させて、表示品位の高い液晶表
示素子を実現することを目的としている。
The present invention has been made in order to solve the above problems, and has excellent controllability of gradation display and improved viewing angle characteristics to provide a liquid crystal display device having high display quality. It is intended to be realized.

【0014】[0014]

【課題を解決するための手段】上記の問題を解決するた
めに、本発明の液晶表示素子は、複数のアドレス線と複
数の信号線とから形成されるマトリックス配線と、前記
信号線に入力端が接続され該信号線から入力された信号
の出力端への導通を前記アドレス線から入力された信号
に基づいて継断するスイッチング素子と、該スイッチン
グ素子の出力端に接続された画素電極と、該画素電極に
対向する対向電極と、前記対向電極および前記画素電極
の間に挟持される液晶層とを有する液晶表示素子におい
て、前記画素電極は少なくとも第1の表示領域の画素電
極および第2の表示領域の画素電極に 2分割され、前記
第2の表示領域の画素電極は薄膜トランジスタを 2つ組
み合わせて形成される電気抵抗を介挿されて前記スイッ
チング素子の出力端に接続されるとともに、前記第1の
表示領域の画素電極と並列に接続されていることを特徴
としている。
In order to solve the above problems, a liquid crystal display device according to the present invention comprises a matrix wiring formed of a plurality of address lines and a plurality of signal lines, and an input terminal for the signal lines. A switching element that is connected to and disconnects conduction to an output end of a signal input from the signal line based on a signal input from the address line, and a pixel electrode connected to an output end of the switching element, In a liquid crystal display element having a counter electrode facing the pixel electrode, and a liquid crystal layer sandwiched between the counter electrode and the pixel electrode, the pixel electrode is at least the pixel electrode in the first display region and the second electrode. The pixel electrode in the display area is divided into two, and the pixel electrode in the second display area is inserted through an electric resistance formed by combining two thin film transistors to output the output terminal of the switching element. And is connected in parallel with the pixel electrode of the first display region.

【0015】あるいは、本発明の液晶表示素子は、複数
のアドレス線と複数の信号線とから形成されるマトリッ
クス配線と、前記信号線に入力端が接続され、前記信号
線から入力された信号の出力端への導通を前記アドレス
線から入力された信号に基づいて継断するスイッチング
素子と、前記スイッチング素子の前記出力端に接続され
た第1の表示領域の画素電極と、前記第1の表示領域の
画素電極との接続を避けて形成された第2の表示領域の
画素電極と、ゲートが前記スイッチング素子の前記出力
端に接続され、ソース・ドレインの一方が前記スイッチ
ング素子の前記出力端に接続され他方が前記第2の表示
領域の画素電極に接続され、前記ソースと前記ドレイン
との間に電流が流れたときに電位差を生じる第1のトラ
ンジスタ素子と、ゲートが前記第2の表示領域の画素電
極に接続され、ソース・ドレインの一方が前記スイッチ
ング素子の前記出力端に接続され他方が前記第2の表示
領域の画素電極に接続されて前記第1のトランジスタ素
子とは並列に前記出力端と前記第2の表示領域の画素電
極との間に介挿され、前記ソースと前記ドレインとの間
に電流が流れたときに電位差を生じる第2のトランジス
タ素子と、前記第1の表示領域の画素電極および前記第
2の表示領域の画素電極に対向する対向電極と、前記第
1の表示領域の画素電極および前記第2の表示領域の画
素電極と前記対向電極との間に挟持された液晶層とを具
備することを特徴としている。
Alternatively, in the liquid crystal display device of the present invention, a matrix wiring formed of a plurality of address lines and a plurality of signal lines, and an input end connected to the signal line, and a signal input from the signal line is connected. A switching element that interrupts conduction to an output end based on a signal input from the address line, a pixel electrode of a first display region connected to the output end of the switching element, and the first display The pixel electrode of the second display region formed avoiding the connection with the pixel electrode of the region and the gate are connected to the output end of the switching element, and one of the source and drain is connected to the output end of the switching element. A first transistor element that is connected and the other is connected to the pixel electrode of the second display region, and produces a potential difference when a current flows between the source and the drain; Connected to the pixel electrode in the second display area, one of the source and drain connected to the output terminal of the switching element, and the other connected to the pixel electrode in the second display area. Second transistor which is inserted in parallel between the output terminal and the pixel electrode of the second display region in parallel with the transistor element and produces a potential difference when a current flows between the source and the drain. An element, a counter electrode facing the pixel electrode in the first display area and the pixel electrode in the second display area, a pixel electrode in the first display area and a pixel electrode in the second display area, and And a liquid crystal layer sandwiched between the counter electrode and the counter electrode.

【0016】なお、前記のトランジスタ素子のソース・
ドレイン間に電位差を生じさせるために、トランジスタ
素子は電気抵抗(内部抵抗等)を有していなければなら
ないが、その電気抵抗の大きさについては、用いる液晶
層の物性、特に誘電率および液晶層の厚さを考慮して設
計する必要がある。すなわち、前記のトランジスタ素子
による電気抵抗と液晶層とは直列回路を形成しているた
め、第1および第2の画素領域の電極と対向電極間との
間に印加する液晶印加電圧はトランジスタ素子と液晶層
とに分圧されるが、このとき分圧の比率はそれぞれの抵
抗値(またはインピーダンス)によって決まるから、予
め液晶層の電気抵抗を計算してから、前記のトランジス
タ素子の電気抵抗を決めておく必要がある。このとき、
液晶層のインピーダンスは液晶自体が誘電率異方性を有
しているため、印加される電圧によって変化することを
考慮に入れてトランジスタ素子の抵抗値を設定すること
が望ましい。
The source of the transistor element
In order to generate a potential difference between the drains, the transistor element must have electric resistance (internal resistance, etc.). Regarding the magnitude of the electric resistance, the physical properties of the liquid crystal layer to be used, particularly the dielectric constant and the liquid crystal layer It is necessary to design considering the thickness of the. That is, since the electrical resistance of the transistor element and the liquid crystal layer form a series circuit, the liquid crystal applied voltage applied between the electrodes of the first and second pixel regions and the counter electrode is different from that of the transistor element. The voltage is divided into the liquid crystal layer. At this time, the ratio of the voltage division is determined by the resistance value (or impedance) of each. Need to be kept. At this time,
Since the liquid crystal itself has a dielectric anisotropy, the impedance of the liquid crystal layer is preferably set in consideration of the fact that it changes depending on the applied voltage.

【0017】また、第1のトランジスタ素子および第2
のトランジスタ素子を組み合わせてなる電気抵抗は、一
組だけ介挿してもよく、あるいは複数組を直列に介挿し
てもよい。このとき、複数組のトランジスタ素子は同じ
電気抵抗であっても異なる電気抵抗でもどちらでもよ
く、必要な抵抗値を有するように形成すればよい。ま
た、前記の画素電極は必ずしも第1の表示領域と第2の
表示領域との 2領域のみに分割されるものだけには限定
しない。例えばその他に第2の表示領域に隣接して第3
の表示領域を配設し、この第3の表示領域に、第2の表
示領域と比べてさらに 1組以上多くの第1および第2の
トランジスタ素子を直列に接続してもよい。
The first transistor element and the second transistor element
The electric resistance formed by combining the transistor elements may be inserted in only one set, or a plurality of sets may be inserted in series. At this time, the plurality of sets of transistor elements may have the same electric resistance or different electric resistance, and may be formed so as to have a necessary resistance value. Further, the pixel electrode is not necessarily limited to one that is divided into only two regions, the first display region and the second display region. For example, in addition to the third display area adjacent to the second display area,
It is also possible to arrange the display region of No. 1 and to connect the third display region with more one or more sets of the first and second transistor elements in series as compared with the second display region.

【0018】[0018]

【作用】本発明の液晶表示素子においては、第2の表示
領域の画素電極に第1のトランジスタ素子および第2の
トランジスタ素子で形成される電気抵抗が接続されてい
るので、このような電気抵抗により、信号線からスイッ
チング素子を介して印加される信号すなわち映像信号電
圧が分圧される。そのように分圧されて電圧低下した印
加電圧が第2の表示領域の画素電極に印加されるので、
第1の表示領域の画素電極に印加される映像信号電圧と
の差により、第1の表示領域と第2の表示領域との 2つ
の異なる領域に対応する液晶セル間での電界強度の差を
大きくすることができる。
In the liquid crystal display element of the present invention, since the electric resistance formed by the first transistor element and the second transistor element is connected to the pixel electrode in the second display area, Thus, the signal applied from the signal line through the switching element, that is, the video signal voltage is divided. Since the applied voltage thus divided and reduced in voltage is applied to the pixel electrode in the second display region,
Due to the difference with the video signal voltage applied to the pixel electrode of the first display area, the difference in the electric field strength between the liquid crystal cells corresponding to the two different areas of the first display area and the second display area is Can be large.

【0019】しかも、前記の電気抵抗は第1のトランジ
スタ素子および第2のトランジスタ素子を組み合わせて
形成されているので、それらの素子の導通しきい値Vth
以下の電圧では電流が流れない(高抵抗状態となる)と
いう非線形なI−V特性を有している。したがって、走
査選択期間が過ぎてスイッチング素子がオフになったと
きの第1の表示領域の画素電極と第2のそれとの間など
での電位差に起因した電圧の変動を避けることができ、
走査選択期間中に一旦各画素電極に書き込まれた電圧を
時間的な低下や変動を避けて保持することができる。
Moreover, since the electric resistance is formed by combining the first transistor element and the second transistor element, the conduction threshold Vth of these elements is formed.
It has a non-linear I-V characteristic that no current flows (high resistance state) at the following voltages. Therefore, it is possible to avoid the fluctuation of the voltage due to the potential difference between the pixel electrode of the first display region and the second electrode when the switching element is turned off after the scanning selection period has passed,
During the scan selection period, the voltage once written in each pixel electrode can be held while avoiding a temporal drop or fluctuation.

【0020】[0020]

【実施例】以下、本発明の液晶表示素子の実施例を図面
に基づいて詳細に説明する。
Embodiments of the liquid crystal display device of the present invention will be described below in detail with reference to the drawings.

【0021】(実施例1)本発明の液晶表示素子は図1
に示すような等価回路で表わすことができる。すなわ
ち、複数のアドレス線1と複数の信号線3とからなるマ
トリックス配線と、このマトリックス配線の交差部分近
傍に配置され、信号線3に入力端としてドレイン309
が接続され、信号線3から入力された映像信号電圧の出
力端であるソース電極311への導通を、アドレス線1
からゲート307に入力された走査パルスに基づいて継
断するスイッチング素子としての電界効果型のTFT5
と、一画素中に第1の表示領域を形成する第1の画素電
極7と、この第1の画素電極7との接続を避けて配設さ
れ一画素中に第1の表示領域とは別の第2の表示領域を
形成する第2の画素電極9と、これら第1の画素電極7
および第2の画素電極9に対向する対向電極11と、画
素電極7、9と対向電極11との間に挟持された液晶層
13と、TFT5の出力端としてのソース電極311と
第2の表示領域の画素電極9との間に介挿されTFT5
のソース電極311とドレイン309との間に電流が流
れたときに電位差を生じるような内部抵抗を有する第1
のTFT素子15および第2のTFT素子17とを具備
して、印加される電界強度が互いに異なる第1の表示領
域および第2の表示領域が各画素ごとに形成されてい
る。
Example 1 The liquid crystal display element of the present invention is shown in FIG.
It can be represented by an equivalent circuit as shown in. That is, the matrix wiring formed of the plurality of address lines 1 and the plurality of signal lines 3 is arranged in the vicinity of the intersection of the matrix wirings, and the drain 309 serving as the input end of the signal line 3 is provided.
Is connected to the source electrode 311 which is the output terminal of the video signal voltage input from the signal line 3, and the address line 1
Field-effect TFT 5 as a switching element that is connected and disconnected based on the scanning pulse input to the gate 307 from the
And a first pixel electrode 7 forming a first display area in one pixel and a first pixel electrode 7 which is arranged so as to avoid connection with the first pixel electrode 7 and is separated from the first display area in one pixel. A second pixel electrode 9 forming a second display region of the
And a counter electrode 11 facing the second pixel electrode 9, a liquid crystal layer 13 sandwiched between the pixel electrodes 7 and 9 and the counter electrode 11, a source electrode 311 as an output end of the TFT 5, and a second display. The TFT 5 is inserted between the pixel electrode 9 in the area and
Having an internal resistance that causes a potential difference when a current flows between the source electrode 311 and the drain 309 of the first
The TFT element 15 and the second TFT element 17 are provided, and a first display area and a second display area having different applied electric field strengths are formed for each pixel.

【0022】第1の表示領域の液晶セル19は、第1の
画素電極7と液晶層13と対向電極11とによってその
主要部が構成され、また前記の第2の表示領域の液晶セ
ル21は第2の画素電極9と液晶層13と対向電極11
とによってその主要部が構成される。図1に示すよう
に、第1の表示領域の液晶セル19には第1のTFT素
子15および第2のTFT素子17は接続されておら
ず、これらは第2の表示領域の液晶セル21に直列に接
続されている。
The liquid crystal cell 19 in the first display area has a main part composed of the first pixel electrode 7, the liquid crystal layer 13 and the counter electrode 11, and the liquid crystal cell 21 in the second display area is Second pixel electrode 9, liquid crystal layer 13, and counter electrode 11
Its main part is composed of and. As shown in FIG. 1, the first TFT element 15 and the second TFT element 17 are not connected to the liquid crystal cell 19 in the first display area, and these are connected to the liquid crystal cell 21 in the second display area. It is connected in series.

【0023】そして第1のTFT素子15は、ゲートが
TFT5のソース電極311に接続され、ソース・ドレ
インの一方がTFT5のソース電極311に接続され他
方が第2の画素電極9に接続されている。また第2のT
FT素子17はゲートが第2の画素電極9に接続され、
ソース・ドレインの一方がTFT5のソース電極311
に接続され他方が第2の画素電極9に接続されている。
In the first TFT element 15, the gate is connected to the source electrode 311 of the TFT 5, one of the source / drain is connected to the source electrode 311 of the TFT 5, and the other is connected to the second pixel electrode 9. . Also the second T
The gate of the FT element 17 is connected to the second pixel electrode 9,
One of the source and drain is the source electrode 311 of the TFT5
And the other is connected to the second pixel electrode 9.

【0024】本発明の液晶表示素子は、このように第1
のTFT素子15および第2のTFT素子17により形
成される電気抵抗を第2の表示領域の液晶セル21に直
列に接続することにより、その電気抵抗の分圧により第
1の表示領域の液晶セル19に印加される電圧による電
界強度と第2の表示領域の液晶セル21に印加される電
圧による電界強度との差を大きく取ることができ、その
結果、階調表示の制御性を優れたものとしまた視角特性
を向上させることができる。
Thus, the liquid crystal display element of the present invention is
By connecting the electric resistance formed by the TFT element 15 and the second TFT element 17 in series to the liquid crystal cell 21 in the second display area, the voltage division of the electric resistance causes the liquid crystal cell in the first display area to be divided. The difference between the electric field strength due to the voltage applied to 19 and the electric field strength due to the voltage applied to the liquid crystal cell 21 in the second display region can be made large, and as a result, the controllability of gradation display is excellent. In addition, the viewing angle characteristics can be improved.

【0025】しかも、前記の電気抵抗は第1のTFT素
子15および第2のTFT素子17を組み合わせて形成
されているので、トランジスタ素子の導通しきい値電圧
Vth以下の電圧では電流が流れないという非線形なI−
V特性を有している。したがって走査選択期間が過ぎて
スイッチング素子としてのTFT5がオフになり第1の
画素電極7、第2の画素電極9および液晶層13への外
部からの給電が停止したときにも液晶表示素子内部で液
晶セル19と液晶セル21との間などでの蓄積電荷の再
分配などに起因した保持電圧の時間的低下や変動を避け
ることができる。これにより、第1の画素電極7と第2
の画素電極9にそれぞれ書き込んだ電圧を液晶セル19
と液晶セル21に各々保持することができる。
Moreover, since the electric resistance is formed by combining the first TFT element 15 and the second TFT element 17, no current flows at a voltage lower than the conduction threshold voltage Vth of the transistor element. Non-linear I-
It has V characteristics. Therefore, even when the scanning selection period has passed and the TFT 5 as a switching element is turned off and the external power supply to the first pixel electrode 7, the second pixel electrode 9 and the liquid crystal layer 13 is stopped, inside the liquid crystal display element. It is possible to avoid temporal reduction or fluctuation of the holding voltage due to redistribution of accumulated charges between the liquid crystal cell 19 and the liquid crystal cell 21, or the like. As a result, the first pixel electrode 7 and the second pixel electrode 7
The voltage written in each pixel electrode 9 of the liquid crystal cell 19
And the liquid crystal cell 21.

【0026】次に、その動作を説明する。第1の画素電
極7の電圧をV1 、第2の画素電極9の電圧をV2 、並
列に組み合わされた第1のTFT素子15および第2の
TFT素子17の電気抵抗による電圧降下分をVdn、第
1のTFT素子15および第2のTFT素子17のしき
い値電圧をVthとする。印加電圧書き込み時には|V1
−V2 |>|Vth|である電圧V1 がTFT5を介して
印加されているときには第1のTFT素子15のソース
・ドレイン間が導通状態となって、第2の画素電極9に
電圧が書き込まれていく。この書き込みは第2の画素電
極9の電圧V2が第2のTFT素子17の出力端の電圧
|V1 |−|Vdn|と等しくなるまで継続される。つま
り|V2 |<(|V1 |−|Vdn|)である間は継続さ
れる。
Next, the operation will be described. The voltage of the first pixel electrode 7 is V1, the voltage of the second pixel electrode 9 is V2, the voltage drop due to the electric resistance of the first TFT element 15 and the second TFT element 17 combined in parallel is Vdn, The threshold voltage of the first TFT element 15 and the second TFT element 17 is Vth. When writing applied voltage | V1
When a voltage V1 of −V2 |> | Vth | is applied through the TFT 5, the source and drain of the first TFT element 15 become conductive, and the voltage is written in the second pixel electrode 9. To go. This writing is continued until the voltage V2 of the second pixel electrode 9 becomes equal to the voltage | V1 |-| Vdn | at the output end of the second TFT element 17. That is, it is continued while | V2 | <(| V1 |-| Vdn |).

【0027】そしてTFT5がオフになると、その時点
での第2の画素電極9の電圧V2 は|V2 |<(|V1
|−|Vdn|)である。その第2の画素電極9の電圧V
2 と第1の画素電極7の電圧V1 とは最高でもVdnの電
位差があるが、この|Vdn|をあらかじめ|Vdn|<|
Vth|となるように設定しておけば、第1のTFT素子
15は導通しないので、第1の画素電極7および第2の
画素電極9の電圧の変動または低下を抑えることがで
き、液晶セル19および液晶セル21に書き込まれた電
圧をそれぞれ保持することができる。また、印加電圧が
極性反転したときには、上記の動作を第2のTFT素子
17が行なう。
When the TFT 5 is turned off, the voltage V2 of the second pixel electrode 9 at that time is │V2 │ <(│V1
|-| Vdn |). The voltage V of the second pixel electrode 9
2 and the voltage V1 of the first pixel electrode 7 have a potential difference of Vdn at the maximum, but this | Vdn | is previously set to | Vdn | <|
If it is set to Vth |, the first TFT element 15 does not conduct, so that fluctuations or reductions in the voltages of the first pixel electrode 7 and the second pixel electrode 9 can be suppressed, and the liquid crystal cell The voltages written in 19 and the liquid crystal cell 21 can be held respectively. When the polarity of the applied voltage is reversed, the second TFT element 17 performs the above operation.

【0028】上記のようにVdnを設定するためには、第
1のTFT素子15および第2のTFT素子17により
形成される電気抵抗をそれに適合するような値にあらか
じめ設定しておかなければならない。このような第1の
TFT素子15および第2のTFT素子17の電気抵抗
の大きさについては、用いる液晶層13の物性、特に誘
電率および厚さを考慮して設計することが肝要である。
すなわち、前記の第1のTFT素子15および第2のT
FT素子17による電気抵抗と液晶セル21とは直列回
路を形成しているため、その電気抵抗により因果された
電圧が分圧されるが、このときの分圧の比率はそれぞれ
の抵抗値(またはインピーダンス)によって決まるか
ら、予め液晶層13などの電気抵抗を計算してから第1
のTFT素子15および第2のTFT素子17の電気抵
抗を決めておく必要がある。
In order to set Vdn as described above, the electric resistance formed by the first TFT element 15 and the second TFT element 17 must be preset to a value suitable for it. . It is important to design the magnitudes of the electric resistances of the first TFT element 15 and the second TFT element 17 in consideration of the physical properties of the liquid crystal layer 13 to be used, particularly the dielectric constant and the thickness.
That is, the first TFT element 15 and the second T element
Since the electric resistance by the FT element 17 and the liquid crystal cell 21 form a series circuit, the voltage caused by the electric resistance is divided, but the ratio of the divided voltage at this time is the resistance value (or Since it is determined by the impedance, it is necessary to calculate the electric resistance of the liquid crystal layer 13 in advance and
It is necessary to determine the electric resistances of the TFT element 15 and the second TFT element 17 in advance.

【0029】また、前記の第1のTFT素子15および
第2のTFT素子17は、その一組が並列して組み合わ
されてTFT5と第2の画素電極9との間に介挿されて
いればその組数は複数組でもよい。つまり第1のTFT
素子15および第2のTFT素子17は、一組だけ介挿
してもよく、あるいは複数組を直列に介挿してもよい。
このとき、複数組の第1のTFT素子15および第2の
TFT素子17は同じ電気抵抗であっても異なる電気抵
抗でもどちらでもよく、上述したような条件を満たす適
切な抵抗値を有するように形成すればよい。
If the above-mentioned first TFT element 15 and second TFT element 17 are combined in parallel and are interposed between the TFT 5 and the second pixel electrode 9, The number of sets may be plural. That is, the first TFT
The element 15 and the second TFT element 17 may be inserted in only one set, or a plurality of sets may be inserted in series.
At this time, the plurality of sets of the first TFT element 15 and the second TFT element 17 may have the same electric resistance or different electric resistances, and have appropriate resistance values satisfying the above-described conditions. It may be formed.

【0030】次に、このような本発明の液晶表示素子の
構造を説明する。図2は第1の実施例の液晶表示素子の
構造を示す平面図、図3はそのTFT5のA−A´にお
ける断面図である。
Next, the structure of such a liquid crystal display device of the present invention will be described. 2 is a plan view showing the structure of the liquid crystal display element of the first embodiment, and FIG. 3 is a sectional view of the TFT 5 taken along the line AA '.

【0031】第1の実施例の液晶表示素子は、アレイ基
板301と、対向基板303と、これらの基板間に挟持
される液晶層13とからその主要部が構成される。
The liquid crystal display element of the first embodiment is mainly composed of an array substrate 301, a counter substrate 303, and a liquid crystal layer 13 sandwiched between these substrates.

【0032】アレイ基板301においては、図2、図3
に示すように、ガラス基板305上に所定の間隔で金属
からなるアドレス線1が形成され、その表面は絶縁膜で
覆われている。さらにその上にアドレス線1と交差する
ように所定の間隔で金属からなる信号線3が形成され、
その交差部ごとにTFT5およびITOからなる第1の
画素電極7および第2の画素電極9が形成されている。
TFT5は、金属からなるゲート電極307、ドレイン
電極309、ソース電極311と、例えばアモルファス
シリコンからなる半導体膜313および低抵抗半導体3
15、317により構成されている。ゲート電極307
はアドレス線1に、ドレイン電極309が信号線3に、
ソース電極311が第1の画素電極7にそれぞれ接続さ
れている。エッチングストッパー層319、パッシベー
ション膜321はいずれもSiNx からなる。ゲート電
極307上にはSiOx 膜323とSiNx 膜325が
ゲート絶縁膜として積層されている。また画素電極7、
9と蓄積容量線201とを一対の電極としその間に挟持
されるSiOx 膜323を誘電体として蓄積容量Cs が
形成されている(この蓄積容量Cs は図1では説明の簡
潔化のために省略している)。そして第1の画素電極7
は、TFT5のソース電極311に接続されるととも
に、第2の画素電極9との直接の接続を避けるように配
設され一組の第1のTFT素子15および第2のTFT
素子17から形成される電気抵抗を介して第2の画素電
極9に接続されている。そしてアレイ基板305全面は
ポリイミドからなる配向膜327で覆われている。
In the array substrate 301, as shown in FIGS.
As shown in, the address lines 1 made of metal are formed on the glass substrate 305 at predetermined intervals, and the surface thereof is covered with an insulating film. Further, signal lines 3 made of metal are formed at predetermined intervals so as to intersect with the address lines 1,
A first pixel electrode 7 and a second pixel electrode 9 made of ITO and ITO are formed at each intersection.
The TFT 5 includes a gate electrode 307 made of metal, a drain electrode 309, a source electrode 311, a semiconductor film 313 made of, for example, amorphous silicon, and a low resistance semiconductor 3.
15, 317. Gate electrode 307
Is the address line 1, the drain electrode 309 is the signal line 3,
The source electrodes 311 are connected to the first pixel electrodes 7, respectively. The etching stopper layer 319 and the passivation film 321 are both made of SiN x . A SiO x film 323 and a SiN x film 325 are stacked on the gate electrode 307 as a gate insulating film. In addition, the pixel electrode 7,
9 and the storage capacitance line 201 are used as a pair of electrodes, and the SiO x film 323 sandwiched between the electrodes is used as a dielectric to form a storage capacitance Cs (this storage capacitance Cs is omitted in FIG. 1 for simplification of description). is doing). And the first pixel electrode 7
Are connected to the source electrode 311 of the TFT 5 and are arranged so as to avoid direct connection with the second pixel electrode 9, and a pair of the first TFT element 15 and the second TFT
It is connected to the second pixel electrode 9 via an electric resistance formed by the element 17. The entire surface of the array substrate 305 is covered with an alignment film 327 made of polyimide.

【0033】一方、対向基板303においては、ガラス
基板329上には画素としての表示に係らない部分を覆
うような形にCr等の金属からなる格子状の遮光膜33
1が形成され、その上にカラーフィルタ333、ITO
からなる対向電極11が形成されており、その上にはポ
リイミドからなる配向膜335が形成されている。
On the other hand, in the counter substrate 303, on the glass substrate 329, a lattice-shaped light-shielding film 33 made of a metal such as Cr is formed so as to cover a portion not related to display as a pixel.
1 is formed, and the color filter 333 and the ITO are formed on it.
Is formed on the counter electrode 11, and an alignment film 335 made of polyimide is formed thereon.

【0034】さらに、アレイ基板301と対向基板30
3との間には、TN型液晶からなる液晶層13が挟持さ
れており、その厚さは約 5μmである。液晶分子は配向
膜327、335の作用によりプレチルトが与えられて
基板にほぼ平行に配向し、配向膜327、335の間で
液晶分子の方向が90度ねじれたTN型液晶表示素子の構
成となっている。またアレイ基板301、対向基板30
3の各々に偏光板337、339が形成されている。
Further, the array substrate 301 and the counter substrate 30
A liquid crystal layer 13 made of TN type liquid crystal is sandwiched between them and the thickness thereof is about 5 μm. The liquid crystal molecules are pre-tilted by the action of the alignment films 327 and 335 and are aligned substantially parallel to the substrate, and the orientation of the liquid crystal molecules is twisted by 90 degrees between the alignment films 327 and 335 to form a TN liquid crystal display element. ing. In addition, the array substrate 301 and the counter substrate 30
Polarizing plates 337 and 339 are formed on each of the three.

【0035】次に、本発明に係る第1の実施例の液晶表
示素子のTFT素子15および第2のTFT素子17の
構造について説明する。図4(a)は第1のTFT素子
15および第2のTFT素子17を部分的に拡大して示
す平面図、図4(b)はそのB−B´における断面図で
ある。
Next, the structures of the TFT element 15 and the second TFT element 17 of the liquid crystal display element of the first embodiment according to the present invention will be described. FIG. 4A is a partially enlarged plan view showing the first TFT element 15 and the second TFT element 17, and FIG. 4B is a sectional view taken along the line BB ′.

【0036】第1のTFT素子15は、ゲート電極15
01、SiOx 膜323とSiNx膜325からなるゲ
ート絶縁膜、活性層1503、エッチングストッパー層
1505、オーミックコンタクト層1507、ドレイン
電極1509、オーミックコンタクト層1511、ソー
ス電極1513からその主要部が形成されている。そし
てその上をパッシベーション膜(図示省略)で保護され
ている。
The first TFT element 15 has a gate electrode 15
01, a gate insulating film composed of a SiO x film 323 and a SiN x film 325, an active layer 1503, an etching stopper layer 1505, an ohmic contact layer 1507, a drain electrode 1509, an ohmic contact layer 1511, and a source electrode 1513. ing. And the upper part is protected by a passivation film (not shown).

【0037】また、第2のTFT素子17は、ゲート電
極1701、SiOx 膜323とSiNx 膜325から
なるゲート絶縁膜、活性層1703、エッチングストッ
パー層1705、オーミックコンタクト層1707、ソ
ース電極1709、オーミックコンタクト層1711、
ドレイン電極1713からその主要部が形成されてい
る。そしてその上をパッシベーション膜で保護されてい
る。
In the second TFT element 17, the gate electrode 1701, the gate insulating film composed of the SiO x film 323 and the SiN x film 325, the active layer 1703, the etching stopper layer 1705, the ohmic contact layer 1707, the source electrode 1709, Ohmic contact layer 1711,
The main part is formed from the drain electrode 1713. And the upper part is protected by a passivation film.

【0038】ガラス基板301上に、ゲート電極150
1、ゲート電極1701が形成されている。このゲート
電極1501、1701は、TFT5のゲート電極30
7と同じ膜から形成されたものである。このように、第
1のTFT素子15および第2のTFT素子17を、T
FT5を形成する膜と同じ膜を用いて形成すれば、その
製作時にパターンだけを変えれば通常のTFT5の形成
工程を用いることができるので、工程が煩雑になるとい
った不都合を避けることができる。
The gate electrode 150 is formed on the glass substrate 301.
1, a gate electrode 1701 is formed. The gate electrodes 1501 and 1701 are the gate electrodes 30 of the TFT 5.
It is formed from the same film as 7. In this way, the first TFT element 15 and the second TFT element 17 are
If the same film as the film for forming the FT5 is used, the normal TFT5 forming process can be used if only the pattern is changed at the time of manufacturing, so that the inconvenience of the process can be avoided.

【0039】そしてその上を含むほぼ全面を覆うよう
に、TFT5にも用いられるSiOx膜323とSiN
x 膜325がゲート絶縁膜として積層されている。そし
てその上に活性層1503、1703が形成されてい
る。この活性層1503、1703は、TFT5の半導
体膜313と同じ膜から形成してなるものである。ただ
しドープする不純物の量などの材質的な諸条件は本発明
に係る電気抵抗として最適な効果が発揮できるような値
に設定している。そしてこの活性層1503、1703
のチャネル領域上を覆うようにチャネル保護膜としての
エッチングストッパー層1505、1705が配設され
ている。
Then, the SiO x film 323 and SiN also used for the TFT 5 are covered so as to cover almost the entire surface including the above.
The x film 325 is stacked as a gate insulating film. Then, active layers 1503 and 1703 are formed thereon. The active layers 1503 and 1703 are formed of the same film as the semiconductor film 313 of the TFT 5. However, various material-related conditions such as the amount of impurities to be doped are set to values at which the optimum effect as the electric resistance according to the present invention can be exhibited. Then, the active layers 1503 and 1703
Etching stopper layers 1505 and 1705 as channel protection films are provided so as to cover the channel region of the.

【0040】活性層1503のドレインにはオーミック
コンタクト層1507を介してドレイン電極1509が
接続されており、ソースにはオーミックコンタクト層1
511を介してソース電極1513が接続されている。
また活性層1703のドレインにはオーミックコンタク
ト層1707を介してソース電極1709が接続されて
おり、ソースにはオーミックコンタクト層1711を介
してドレイン電極1713が接続されている。上記の各
電極および各オーミックコンタクト層は、TFT5に用
いられるそれと同じ膜から形成してなるものである。
A drain electrode 1509 is connected to the drain of the active layer 1503 through an ohmic contact layer 1507, and the ohmic contact layer 1 is connected to the source.
The source electrode 1513 is connected via 511.
A source electrode 1709 is connected to the drain of the active layer 1703 via an ohmic contact layer 1707, and a drain electrode 1713 is connected to the source via an ohmic contact layer 1711. The above electrodes and ohmic contact layers are formed of the same film as that used for the TFT 5.

【0041】第1のTFT素子15のドレイン電極15
09は、第1の画素電極7に接続されるとともに、スル
ーホール1515を通してゲート電極1501に接続さ
れている。また、この第1のTFT素子15のドレイン
電極1509は、第2のTFT素子17のソース電極1
709と一体形成されている。このようにして第1のT
FT素子15のドレイン電極1509とゲート電極15
01と第2のTFT素子17のソース電極1709とが
第1の画素電極7に接続されている。
Drain electrode 15 of the first TFT element 15
09 is connected to the first pixel electrode 7 and is also connected to the gate electrode 1501 through the through hole 1515. The drain electrode 1509 of the first TFT element 15 is the source electrode 1 of the second TFT element 17.
709 is formed integrally. In this way the first T
The drain electrode 1509 and the gate electrode 15 of the FT element 15
01 and the source electrode 1709 of the second TFT element 17 are connected to the first pixel electrode 7.

【0042】また、第1のTFT素子15のソース電極
1513と第2のTFT素子17のドレイン電極171
3とは一体形成されて接続され、かつ第2のTFT素子
17のドレイン電極1713とゲート電極1701とが
スルーホール1715を通して接続されており、ゲート
電極1701は第2の画素電極9に電気的に接続されて
いる。このような構造により図1に等価回路で示したよ
うな回路が形成されている。
The source electrode 1513 of the first TFT element 15 and the drain electrode 171 of the second TFT element 17 are also provided.
3 is integrally formed and connected, and the drain electrode 1713 and the gate electrode 1701 of the second TFT element 17 are connected through the through hole 1715, and the gate electrode 1701 is electrically connected to the second pixel electrode 9. It is connected. With such a structure, a circuit as shown by an equivalent circuit in FIG. 1 is formed.

【0043】次に、上記のような第1の実施例の液晶表
示素子の製造方法を説明する。
Next, a method of manufacturing the liquid crystal display element of the first embodiment as described above will be described.

【0044】厚さ 1.1mmの無アルカリガラス基板上に
Mo−Ta膜を3000オングストロームの膜厚にスパッタ
成膜し、フォトリソグラフィにより図2に示すような形
にゲート電極307、蓄積容量線201、アドレス線1
を形成するとともに、第1のTFT素子15のゲート電
極1501および第2のTFT素子17のゲート電極1
701を形成する。
A Mo-Ta film having a thickness of 3000 angstrom was sputter-deposited on a non-alkali glass substrate having a thickness of 1.1 mm, and the gate electrode 307, the storage capacitor line 201, and the storage capacitor line 201 were formed by photolithography into a shape as shown in FIG. Address line 1
And the gate electrode 1501 of the first TFT element 15 and the gate electrode 1 of the second TFT element 17
701 is formed.

【0045】次に膜厚3600オングストロームのSi
x 、膜厚 400オングストロームのSiNx 、膜厚 700
オングストロームのa−Si、膜厚2000オングストロー
ムのSiNx を、CVD法により成膜しフォトリソグラ
フィにより所定のパターンに形成して、絶縁膜323、
325、半導体膜313および活性層1503、170
3、エッチングストッパー層319、1505、170
5を得た。このとき前記の絶縁膜323、325には図
4に示すようなスルーホール1515、1715を形成
しておく。
Next, Si having a film thickness of 3600 angstroms
O x , 400 Å thick SiN x , 700 thick
An a-Si film having a thickness of 2000 angstroms and a SiN x film having a thickness of 2000 angstroms are formed by a CVD method and formed into a predetermined pattern by photolithography.
325, the semiconductor film 313, and the active layers 1503 and 170.
3, etching stopper layers 319, 1505, 170
Got 5. At this time, through holes 1515 and 1715 as shown in FIG. 4 are formed in the insulating films 323 and 325.

【0046】続いて膜厚 300オングストロームのn+
−SiをCVDで成膜し、フォトリソグラフィによりパ
ターンニングして低抵抗半導体膜(オーミックコンタク
ト層)315、317、1507、1511、170
7、1711を形成した。
Subsequently, n + a having a film thickness of 300 angstrom is formed.
-Si is formed by CVD, and patterned by photolithography to form low resistance semiconductor films (ohmic contact layers) 315, 317, 1507, 1511, 170.
7, 1711 was formed.

【0047】次に膜厚1000オングストロームのITOを
スパッタ成膜した後、フォトリソグラフィによりパター
ンニングして第1の画素電極7および第2の画素電極9
を形成した。このとき、第1の画素電極7および第2の
画素電極9が電気的に直接接続されることを避けるよう
な形にパターニングする。
Next, an ITO film having a film thickness of 1000 Å is formed by sputtering, and then patterned by photolithography to form the first pixel electrode 7 and the second pixel electrode 9.
Was formed. At this time, the patterning is performed so that the first pixel electrode 7 and the second pixel electrode 9 are prevented from being directly electrically connected.

【0048】次にMo、Alをそれぞれスパッタで成膜
しフォトリソグラフィによりパターンニングして、膜厚
4000オングストロームのソース電極311、1513、
1713およびドレイン電極309、1509、170
9を得た。
Next, Mo and Al are deposited by sputtering and patterned by photolithography to obtain a film thickness.
4000 angstrom source electrodes 311, 1513,
1713 and drain electrodes 309, 1509, 170
Got 9.

【0049】そして2000オングストロームの膜厚のSi
x をCVD法により成膜し、パッシベーション膜とし
た。その上を覆うように1000オングストロームのポリイ
ミド薄膜を成膜した後、その表面にラビング配向処理を
行なって配向膜327を形成した。(なお図4において
は説明の簡潔化のためにパッシベーション膜および配向
膜327の図示は省略している。) このようにして、信号線3、アドレス線1をマトリック
ス状に形成し、その各交差部に画素を形成して、縦 100
画素×横 100画素の合計 10000画素を有するアレイ基板
301を作製した。
Then, Si having a film thickness of 2000 angstroms
N x was deposited by the CVD method to form a passivation film. After forming a 1000 angstrom polyimide thin film so as to cover it, a rubbing alignment treatment was performed on the surface thereof to form an alignment film 327. (The passivation film and the alignment film 327 are not shown in FIG. 4 for the sake of simplicity.) In this way, the signal lines 3 and the address lines 1 are formed in a matrix shape, and their respective crossings are formed. Pixels are formed in the
An array substrate 301 having a total of 10,000 pixels (pixels × 100 pixels horizontally) was produced.

【0050】一方、対向基板303は、ガラス基板32
9上に膜厚3000オングストロームのCrをスパッタとフ
ォトリソグラフィにより形成し遮光膜331とし、さら
にその上に画素ごとに所定のR、G、Bが形成されたカ
ラーフィルタ333を形成した。そして膜厚1000オング
ストロームのITOをスパッタ成膜し対向電極11を得
た。その上をほぼ全面的に覆うようにポリイミド薄膜10
00オングストロームを成膜した後、表面にラビング配向
処理を施して配向膜335を形成した。
On the other hand, the counter substrate 303 is the glass substrate 32.
A light-shielding film 331 was formed by depositing Cr with a film thickness of 3000 angstroms on the substrate 9 by sputtering and photolithography, and a color filter 333 on which predetermined R, G, and B was formed for each pixel was formed thereon. Then, an ITO film having a film thickness of 1000 angstrom was formed by sputtering to obtain the counter electrode 11. Polyimide thin film 10 to cover almost all over it
After forming a film of 00 angstrom, the surface was subjected to a rubbing alignment treatment to form an alignment film 335.

【0051】この対向基板303の配向膜335の周辺
に沿って、エポキシ系接着剤(図示省略)を注入口(図
示省略)以外の部分に印刷し、また対向基板303の表
示画面の部分には粒径 5μmのミクロパール(積水ファ
インケミカル社製)を間隙材(図示省略)として散布し
た。
Along the periphery of the alignment film 335 of the counter substrate 303, an epoxy adhesive (not shown) is printed on a portion other than the injection port (not shown), and on the display screen portion of the counter substrate 303. Micropearls (manufactured by Sekisui Fine Chemical Co., Ltd.) having a particle size of 5 μm were dispersed as a gap material (not shown).

【0052】そして配向膜327、335が対向してそ
れぞれのラビング方向のなす角が90度となるように基板
301、303を組み合わせ、加熱して前記の接着剤を
硬化させ、基板301、303を貼り合わせた。
Then, the substrates 301 and 303 are combined so that the orientation films 327 and 335 face each other and the angle formed by the respective rubbing directions is 90 degrees, and the substrates 301 and 303 are heated to cure the adhesives. Pasted together

【0053】次に、通常の方法により注入口から液晶組
成物としてZLI−1565(E.メルク社製)にS811 を
0.1wt %添加したものを注入した後、注入口を紫外線硬
化樹脂で封止した。
Next, S811 was applied to ZLI-1565 (manufactured by E. Merck) as a liquid crystal composition from the injection port by a usual method.
After the injection of 0.1 wt% added, the injection port was sealed with an ultraviolet curable resin.

【0054】さらにこの後、アレイ基板301と対向基
板303に偏光板337、339を貼設し、アレイ基板
301表面のショートリング(図示省略)を切り離して
液晶表示素子を完成した。
After that, polarizing plates 337 and 339 were attached to the array substrate 301 and the counter substrate 303, and a short ring (not shown) on the surface of the array substrate 301 was cut off to complete a liquid crystal display element.

【0055】このように、本実施例の液晶表示素子で
は、TFT5の製作と同じプロセスで第1のTFT素子
15および第2のTFT素子17を形成することができ
る。
As described above, in the liquid crystal display element of the present embodiment, the first TFT element 15 and the second TFT element 17 can be formed by the same process as the manufacturing of the TFT 5.

【0056】このようにして作製されたアクティブマト
リックス型の液晶表示素子に対して64階調の表示を行な
わせたところ、各階調ともほぼ設定値どおりの透過率が
得られ、またその表示画像を目視にて検証したところ、
その表示品位は良好であることが確認された。また、視
角方向を変えた時の透過率変化も小さく、視野角特性も
高いことが確認された。このような本発明に係る液晶表
示素子のV−T特性の視角方向による変化を測定した結
果を図5に示す。
When an active matrix type liquid crystal display device manufactured in this manner was made to display 64 gradations, the transmittance was almost equal to the set value at each gradation, and the displayed image was displayed. When visually inspected,
It was confirmed that the display quality was good. It was also confirmed that the change in transmittance when the viewing angle direction was changed was small and the viewing angle characteristics were high. FIG. 5 shows the result of measuring the change in the VT characteristic of the liquid crystal display device according to the present invention depending on the viewing angle direction.

【0057】図5からも明確なように、図5(a)の曲
線に見られる従来の液晶表示素子の視野角特性と比較し
て、本発明に係る液晶表示素子のV−T特性は、図5
(b)の曲線に見られるように視角特性が飛躍的に向上
し、広い視野角が実現できることが確認された。
As is clear from FIG. 5, the VT characteristic of the liquid crystal display element according to the present invention is compared with the viewing angle characteristic of the conventional liquid crystal display element shown in the curve of FIG. Figure 5
It was confirmed that the viewing angle characteristics were dramatically improved and a wide viewing angle could be realized, as shown by the curve (b).

【0058】(実施例2)次に、第2の実施例の液晶表
示素子を図6を参照して説明する。図6は第2の実施例
の液晶表示素子の構成を示す平面図である。この第2の
実施例のアクティブマトリックス型の液晶表示素子にお
いては、一画素が縦に(図中では上下に)第1の領域の
画素電極および第2の領域の画素電極に分割されている
点が第1の実施例とは異なる点である。なお説明の簡潔
化のために、第1の実施例と同様の部分は第1の実施例
と同一符号で示した。
(Embodiment 2) Next, the liquid crystal display element of the second embodiment will be described with reference to FIG. FIG. 6 is a plan view showing the structure of the liquid crystal display element of the second embodiment. In the active matrix type liquid crystal display element of the second embodiment, one pixel is vertically (upper and lower in the figure) divided into a pixel electrode in a first area and a pixel electrode in a second area. Is different from the first embodiment. For simplification of description, the same parts as those in the first embodiment are designated by the same reference numerals as those in the first embodiment.

【0059】Mo−Ta等の金属からなる金属層701
がガラス基板305直上に配設されている。この金属層
701上にSiOx 層323とSiNx 層325が形成
されている。さらに、ITOからなる第1の画素電極7
07と第2の画素電極709が所定の距離を隔ててそれ
ぞれ金属層701上に一部重なるように形成されてい
る。この金属層701を下側電極とし、第1の画素電極
707および第2の画素電極709をそれぞれ上側電極
として各々蓄積容量が形成されている。
A metal layer 701 made of a metal such as Mo-Ta.
Are disposed directly on the glass substrate 305. A SiO x layer 323 and a SiN x layer 325 are formed on this metal layer 701. Further, the first pixel electrode 7 made of ITO
07 and the second pixel electrode 709 are formed at a predetermined distance so as to partially overlap with each other on the metal layer 701. Storage capacitors are formed by using the metal layer 701 as a lower electrode and the first pixel electrode 707 and the second pixel electrode 709 as an upper electrode.

【0060】そして第1の画素電極707と第2の画素
電極709との間に第1のTFT素子15および第2の
TFT素子17が介挿されることで、第1の実施例と同
様に第2の画素電極709には第1のTFT素子15お
よび第2のTFT素子17から形成される電気抵抗が接
続され、この第2の画素電極709と第1の画素電極7
07とが並列に接続されている。
By inserting the first TFT element 15 and the second TFT element 17 between the first pixel electrode 707 and the second pixel electrode 709, the first TFT element 15 and the second TFT element 17 are inserted as in the first embodiment. An electric resistance formed by the first TFT element 15 and the second TFT element 17 is connected to the second pixel electrode 709, and the second pixel electrode 709 and the first pixel electrode 7 are connected.
07 are connected in parallel.

【0061】このような構成の第2の実施例の液晶表示
素子も、視角方向を変えた時の透過率変化が小さく視野
角特性が高く、第1の実施例と同様に表示画像の品位が
良好であることが確認された。
The liquid crystal display element of the second embodiment having such a configuration also has a small change in transmittance when the viewing angle direction is changed and has a high viewing angle characteristic, and the quality of the display image is similar to that of the first embodiment. It was confirmed to be good.

【0062】(実施例3)図7は、前述の第2の実施例
の液晶表示素子をさらに変更した第3の実施例の液晶表
示素子の構成を示す平面図、図8はそのD−D´断面図
である。その特徴は、電気抵抗としてダブルゲート構造
のTFT素子919を用いたことにある。そしてその他
の構成は上述の第2の実施例等と同様のものとしてい
る。パッシベーション膜901上にはゲート兼ブラック
マトリックス金属903が形成されている。そしてゲー
ト電極905と、a−Siからなる活性層907、エッ
チングストッパー層909、ソース電極911、ドレイ
ン電極913、オーミックコンタクト層915、917
とから、この実施例の電気抵抗素子としてのダブルゲー
ト構造のTFT素子919の主要部が形成されている。
このようなTFT素子919の等価回路を図9に示す。
(Embodiment 3) FIG. 7 is a plan view showing the structure of a liquid crystal display element of the third embodiment, which is a modification of the liquid crystal display element of the second embodiment described above, and FIG. ′ It is a cross-sectional view. The feature is that a TFT element 919 having a double gate structure is used as an electric resistance. The other configurations are similar to those of the above-described second embodiment and the like. A gate / black matrix metal 903 is formed on the passivation film 901. Then, the gate electrode 905, the active layer 907 made of a-Si, the etching stopper layer 909, the source electrode 911, the drain electrode 913, and the ohmic contact layers 915 and 917.
Therefore, the main part of the double-gate structure TFT element 919 as the electric resistance element of this embodiment is formed.
An equivalent circuit of such a TFT element 919 is shown in FIG.

【0063】このような構成の第3の実施例の液晶表示
素子においても、第1および第2の実施例と同様に表示
画像の品位が良好であることが確認された。また視角方
向を変えた時の透過率変化も小さく視野角特性も高いこ
とが確認された。また、本実施例の液晶表示素子におい
ては、TFT素子919の構造上、その占有面積を小さ
く形成することができるため、画素の開口率を高くする
ことができるという利点を有している。なお、上述の第
1の画素電極7および第2の画素電極9のように分割形
成された画素電極は、必ずしも第1の表示領域と第2の
表示領域との 2領域のみに分割されるものとは限定しな
い。例えばその他に第2の表示領域に隣接して第3の表
示領域を配設し、この第3の表示領域に、第2の表示領
域と比べてさらに 1組以上多くの第1および第2のTF
T素子を接続してもよい。
It has been confirmed that the liquid crystal display device of the third embodiment having such a structure has good display image quality as in the first and second embodiments. It was also confirmed that the change in transmittance when changing the viewing angle direction was small and the viewing angle characteristics were high. Further, in the liquid crystal display element of the present embodiment, the occupied area can be formed small due to the structure of the TFT element 919, so that there is an advantage that the aperture ratio of the pixel can be increased. The pixel electrodes divided and formed like the above-mentioned first pixel electrode 7 and second pixel electrode 9 are necessarily divided into only two regions, the first display region and the second display region. Is not limited. For example, in addition to this, a third display area is arranged adjacent to the second display area, and one or more sets of the first and second display areas are provided in the third display area more than the second display area. TF
You may connect a T element.

【0064】また、液晶層13のインピーダンスは液晶
自体が誘電率異方性を有しているため、印加される電圧
によって変化することを考慮に入れてトランジスタ素子
の抵抗値を設定することが望ましい。
Since the liquid crystal itself has a dielectric anisotropy, the impedance of the liquid crystal layer 13 is preferably set in consideration of the fact that it changes depending on the applied voltage. .

【0065】また、上述の第1乃至第4の実施例におい
ては、第2の画素電極9に接続される電気抵抗を形成す
るTFT素子は 2個を一組として用いているが、これの
みには限定しない。例えば第1の領域に接続されるTF
T素子の数を 2個 1組とし、第2の領域に接続されるT
FT素子の数を 4個2 組とするなどしてもよい。このと
き、直列に接続されるTFT素子の組数の差が大きほ
ど、印加電圧の差も大きくなることは明らかであり、本
発明の技術が用いられる場合に応じてその印加電圧の差
を調節すべくTFT素子の組の差を決定すればよい。
Further, in the above-described first to fourth embodiments, two TFT elements forming an electric resistance connected to the second pixel electrode 9 are used as one set, but only this is used. Is not limited. For example, the TF connected to the first area
The number of T-elements is set to 2 and the T-element is connected to the second region.
The number of FT elements may be four and two. At this time, it is clear that the greater the difference in the number of sets of TFT elements connected in series, the greater the difference in applied voltage. Therefore, the difference in applied voltage is adjusted depending on the case where the technique of the present invention is used. Therefore, the difference between the sets of TFT elements may be determined.

【0066】また、本発明の電気抵抗素子として用いら
れる第1のTFT素子15および第2のTFT素子17
のようなTFT素子は上記の用途の他にも、スイッチン
グ素子としてのTFT5が劣化した場合や動作不良(欠
陥)の場合などに、レーザリペア法などにより配線をつ
なぎ変えることによりその動作不良のTFT5に代替し
てスイッチング素子として用いる、いわゆる冗長回路と
して用いることもできる。この場合、第1の画素電極7
は信号線3に電気的に直接に接続されるとともに第2の
画素電極9がスイッチング素子としての第1のTFT素
子15および第2のTFT素子17を介して信号線3お
よびアドレス線1に接続されるようにすることなどが考
えられる。
Further, the first TFT element 15 and the second TFT element 17 used as the electric resistance element of the present invention.
In addition to the above-mentioned applications, such a TFT element as described above is also used when the TFT 5 as a switching element is deteriorated or malfunctions (defectives), by rewiring the wires by a laser repair method or the like. Alternatively, it can be used as a so-called redundant circuit that is used as a switching element. In this case, the first pixel electrode 7
Is electrically connected directly to the signal line 3 and the second pixel electrode 9 is connected to the signal line 3 and the address line 1 via the first TFT element 15 and the second TFT element 17 as switching elements. It is possible to do so.

【0067】その他、本発明の要旨を逸脱しない範囲
で、本発明の液晶表示素子の形成材料などの変更が種々
可能であることは言うまでもない。
Needless to say, various changes can be made to the material for forming the liquid crystal display device of the present invention without departing from the scope of the present invention.

【0068】[0068]

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、階調表示の制御性を優れたものとし、ま
た視角特性を向上させて、表示品位の高い液晶表示素子
を実現することができる。
As is clear from the detailed description above, according to the present invention, a liquid crystal display device having a high display quality can be provided with excellent controllability of gradation display and improved viewing angle characteristics. Can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第1の実施例の液晶表示素子の等
価回路を示す図。
FIG. 1 is a diagram showing an equivalent circuit of a liquid crystal display device of a first embodiment according to the present invention.

【図2】本発明に係る第1の実施例の液晶表示素子の構
造を示す平面図。
FIG. 2 is a plan view showing the structure of the liquid crystal display element according to the first embodiment of the present invention.

【図3】本発明に係る第1の実施例の液晶表示素子のス
イッチング素子であるTFT5の構造を示す断面図。
FIG. 3 is a sectional view showing a structure of a TFT 5 which is a switching element of the liquid crystal display element of the first embodiment according to the present invention.

【図4】本発明に係る第1の実施例の液晶表示素子の電
気抵抗を形成する第1のTFT素子15の構造および第
2のTFT素子17の構造を示す平面図(a)およびそ
の断面図(b)。
FIG. 4 is a plan view (a) showing a structure of a first TFT element 15 and a structure of a second TFT element 17 which form an electric resistance of the liquid crystal display element of the first embodiment according to the present invention and a cross section thereof. Figure (b).

【図5】本発明に係る第1の実施例の液晶表示素子の印
加電圧−光透過率特性の測定実験結果を示す図(b)お
よび従来の液晶表示素子のそれを示す図(a)。
5A and 5B are diagrams showing a result of a measurement experiment of applied voltage-light transmittance characteristics of the liquid crystal display element of the first embodiment according to the present invention, and FIG. 5A showing that of a conventional liquid crystal display element.

【図6】本発明に係る第2の実施例の液晶表示素子の構
造を示す平面図。
FIG. 6 is a plan view showing the structure of a liquid crystal display element according to a second embodiment of the present invention.

【図7】本発明に係る第3の実施例の液晶表示素子の構
造を示す平面図。
FIG. 7 is a plan view showing the structure of a liquid crystal display device according to a third embodiment of the present invention.

【図8】本発明に係る第3の実施例の液晶表示素子の構
造を示す断面図。
FIG. 8 is a sectional view showing a structure of a liquid crystal display element of a third embodiment according to the present invention.

【図9】本発明に係る第3の実施例の液晶表示素子の等
価回路を示す図。
FIG. 9 is a diagram showing an equivalent circuit of a liquid crystal display element according to a third embodiment of the present invention.

【図10】従来の液晶表示素子の等価回路を示す図。FIG. 10 is a diagram showing an equivalent circuit of a conventional liquid crystal display element.

【符号の説明】[Explanation of symbols]

1…アドレス線、3…信号線、5…TFT、7…第1の
画素電極、9…第2の画素電極、11…対向電極、13
…液晶層、15…第1のTFT素子、17…第2のTF
T素子、19、21…液晶セル
1 ... Address line, 3 ... Signal line, 5 ... TFT, 7 ... First pixel electrode, 9 ... Second pixel electrode, 11 ... Counter electrode, 13
... liquid crystal layer, 15 ... first TFT element, 17 ... second TF
T element, 19, 21 ... Liquid crystal cell

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のアドレス線と複数の信号線とから
形成されるマトリックス配線と、前記信号線に入力端が
接続され該信号線から入力された信号の出力端への導通
を前記アドレス線から入力された信号に基づいて継断す
るスイッチング素子と、該スイッチング素子の出力端に
接続された画素電極と、該画素電極に対向する対向電極
と、前記対向電極および前記画素電極の間に挟持される
液晶層とを有する液晶表示素子において、 前記画素電極は少なくとも第1の表示領域の画素電極お
よび第2の表示領域の画素電極に 2分割され、 前記第2の表示領域の画素電極は薄膜トランジスタを 2
つ組み合わせて形成される電気抵抗を介挿されて前記ス
イッチング素子の出力端に接続されるとともに、前記第
1の表示領域の画素電極と並列に接続されていることを
特徴とする液晶表示素子。
1. A matrix wiring formed of a plurality of address lines and a plurality of signal lines, and an input line connected to the signal line to connect a signal input from the signal line to an output end of the address line. A switching element that is interrupted based on a signal input from the pixel element, a pixel electrode that is connected to the output terminal of the switching element, a counter electrode that faces the pixel electrode, and a pinch between the counter electrode and the pixel electrode. In the liquid crystal display element having a liquid crystal layer, the pixel electrode is divided into at least a pixel electrode in the first display region and a pixel electrode in the second display region, and the pixel electrode in the second display region is a thin film transistor. The 2
A liquid crystal display element, characterized in that it is connected to the output terminal of the switching element through an electric resistance formed by combining the two and is connected in parallel to the pixel electrode of the first display area.
【請求項2】 複数のアドレス線と複数の信号線とから
形成されるマトリックス配線と、 前記信号線に入力端が接続され、前記信号線から入力さ
れた信号の出力端への導通を前記アドレス線から入力さ
れた信号に基づいて継断するスイッチング素子と、 前記スイッチング素子の前記出力端に接続された第1の
表示領域の画素電極と、 前記第1の表示領域の画素電
極との接続を避けて形成された第2の表示領域の画素電
極と、 ゲートが前記スイッチング素子の前記出力端に接続さ
れ、ソース・ドレインの一方が前記スイッチング素子の
前記出力端に接続され他方が前記第2の表示領域の画素
電極に接続され、前記ソースと前記ドレインとの間に電
流が流れたときに電位差を生じる第1のトランジスタ素
子と、 ゲートが前記第2の表示領域の画素電極に接続され、ソ
ース・ドレインの一方が前記スイッチング素子の前記出
力端に接続され他方が前記第2の表示領域の画素電極に
接続されて前記第1のトランジスタ素子とは並列に前記
出力端と前記第2の表示領域の画素電極との間に介挿さ
れ、前記ソースと前記ドレインとの間に電流が流れたと
きに電位差を生じる第2のトランジスタ素子と、 前記第1の表示領域の画素電極および前記第2の表示領
域の画素電極に対向する対向電極と、 前記第1の表示領域の画素電極および前記第2の表示領
域の画素電極と前記対向電極との間に挟持された液晶層
とを具備することを特徴とする液晶表示素子。
2. A matrix wiring formed of a plurality of address lines and a plurality of signal lines, an input end of which is connected to the signal line, and a conduction of a signal input from the signal line to an output end of the address line. A switching element that connects and disconnects based on a signal input from a line, a pixel electrode of the first display region connected to the output terminal of the switching device, and a pixel electrode of the first display region are connected. The pixel electrode of the second display region formed avoiding the above, the gate is connected to the output end of the switching element, one of the source / drain is connected to the output end of the switching element, and the other is connected to the second end. A first transistor element that is connected to a pixel electrode in the display region and that generates a potential difference when a current flows between the source and the drain; and a gate whose image is in the second display region. One of a source and a drain is connected to the output terminal of the switching element and the other is connected to a pixel electrode of the second display region, and the source terminal and the drain are connected to the output terminal in parallel with the first transistor element. A second transistor element that is interposed between the pixel electrode of the second display region and generates a potential difference when a current flows between the source and the drain; and a pixel of the first display region. An electrode and a counter electrode facing the pixel electrode in the second display area, and a liquid crystal layer sandwiched between the pixel electrode in the first display area and the pixel electrode in the second display area and the counter electrode And a liquid crystal display element.
JP1407293A 1993-01-29 1993-01-29 Liquid crystal display element Withdrawn JPH06230414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1407293A JPH06230414A (en) 1993-01-29 1993-01-29 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1407293A JPH06230414A (en) 1993-01-29 1993-01-29 Liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH06230414A true JPH06230414A (en) 1994-08-19

Family

ID=11850907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1407293A Withdrawn JPH06230414A (en) 1993-01-29 1993-01-29 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH06230414A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300293A (en) * 1989-05-27 1994-04-05 Sumitomo Chemical Co., Ltd. Poison bait for control of noxious insects
JPH08328043A (en) * 1995-02-01 1996-12-13 Seiko Epson Corp Liquid crystal display device
US7787086B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
JP2018010308A (en) * 2017-08-23 2018-01-18 株式会社半導体エネルギー研究所 Display device
JP2018013789A (en) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 Display device
JP2018013790A (en) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 Display device
US9977286B2 (en) 2007-05-17 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300293A (en) * 1989-05-27 1994-04-05 Sumitomo Chemical Co., Ltd. Poison bait for control of noxious insects
JPH08328043A (en) * 1995-02-01 1996-12-13 Seiko Epson Corp Liquid crystal display device
US9041891B2 (en) 1997-05-29 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US8054430B2 (en) 1998-05-19 2011-11-08 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US7787087B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8400598B2 (en) 1998-05-19 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US8711309B2 (en) 1998-05-19 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display having wide viewing angle
US7787086B2 (en) 1998-05-19 2010-08-31 Samsung Electronics Co., Ltd. Liquid crystal display having wide viewing angle
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US10222653B2 (en) 2007-05-17 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9977286B2 (en) 2007-05-17 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10451924B2 (en) 2007-05-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10831064B2 (en) 2007-05-17 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10962838B2 (en) 2007-05-17 2021-03-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11520185B2 (en) 2007-05-17 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11754881B2 (en) 2007-05-17 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2018010308A (en) * 2017-08-23 2018-01-18 株式会社半導体エネルギー研究所 Display device
JP2018013789A (en) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 Display device
JP2018013790A (en) * 2017-09-05 2018-01-25 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
US6791633B2 (en) Liquid crystal display and manufacturing method of same
US8964140B2 (en) Liquid crystal display
US8587619B2 (en) Display apparatus and method of driving the same
US20070182872A1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
US6404474B1 (en) Horizontal electric field LCD with increased capacitance between pixel and common electrodes
US7626646B2 (en) Substrate for display device and display device equipped therewith
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
JP2006133577A (en) Substrate for liquid crystal display device, and liquid crystal display device equipped with same, and method for driving the liquid crystal display device
TW569073B (en) Active matrix liquid crystal display device
US20050134784A1 (en) Liquid crystal display having a black matrix layer
TWI284240B (en) Liquid crystal display device
US7733434B2 (en) Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line
US20030227580A1 (en) Liquid crystal display device
KR100286489B1 (en) Active Matrix Display
US7136118B2 (en) In-plane switching LCD device
US6115089A (en) Active-matrix type liquid crystal display device
JPH06230414A (en) Liquid crystal display element
JPWO2008018235A1 (en) TFT substrate, liquid crystal display panel including the same, liquid crystal display device, and method for manufacturing TFT substrate
US20100066932A1 (en) Liquid crystal display
US6377322B2 (en) Liquid crystal display device having spontaneous polarization and no compensating capacitors
JPH08327978A (en) Active matrix type liquid crystal display device
JP2000241830A (en) Liquid crystal display device
JPH0990428A (en) Tft liquid crystal display element
US20050146663A1 (en) Vertically aligned mode liquid crystal display
JP2000162627A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404