JPH06227092A - Control method of print data output - Google Patents
Control method of print data outputInfo
- Publication number
- JPH06227092A JPH06227092A JP5015444A JP1544493A JPH06227092A JP H06227092 A JPH06227092 A JP H06227092A JP 5015444 A JP5015444 A JP 5015444A JP 1544493 A JP1544493 A JP 1544493A JP H06227092 A JPH06227092 A JP H06227092A
- Authority
- JP
- Japan
- Prior art keywords
- page
- ram
- cpu
- section
- bitmap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、レーザプリンタ,デジ
タル複写機などのプリンタ部に適用されるプリントデー
タ出力制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a print data output control method applied to a printer unit such as a laser printer or a digital copying machine.
【0002】[0002]
【従来の技術】図2は従来のプリントデータ出力のコン
トローラにおけるRAMアクセス部分を示すブロック図
であり、1はデータ処理部であるCPU(中央演算処理
部)、2はダイレクト・メモリ・アクセス(Direct Memor
y Access)のコントローラ(DMAC)、3はCPUアク
セスとDMACアクセスのアービトレーション(調整)を
するアービタ(Arbiter)、4はRAM(ランダム・アクセ
ス・メモリ)である。2. Description of the Related Art FIG. 2 is a block diagram showing a RAM access portion in a conventional print data output controller. 1 is a CPU (central processing unit) which is a data processing unit, and 2 is a direct memory access (Direct Memor
y Access) controller (DMAC), 3 is an arbiter (arbiter) for arbitrating (adjusting) CPU access and DMAC access, and 4 is a RAM (random access memory).
【0003】前記CPU1は、ホストコンピュータから
の任意の単位(ページあるいはセクション)の画像データ
をRAM4にビットマップ展開し、この処理が終了する
とDMAC2がRAM4からDMA出力を始める。この
ビットマップに展開されたデータを出力しているとき
に、CPU1において次のページあるいはセクションの
ビットマップを作成するため、アービタ3が必要であっ
た。The CPU 1 develops the image data of an arbitrary unit (page or section) from the host computer in the RAM 4 as a bit map, and when this processing is completed, the DMAC 2 starts the DMA output from the RAM 4. The arbiter 3 is necessary for the CPU 1 to create the bitmap of the next page or section while outputting the data expanded in this bitmap.
【0004】[0004]
【発明が解決しようとする課題】前記従来技術の構成で
は、DMAC2がビットマップを出力しているときにC
PU1がRAM4にアクセスしようとすると、DMAC
2のアクセスの1つのサイクルが終わるまで待たされ
る。それによりスピードが遅くなってしまう。逆にCP
U1がアクセスしているときにDMAC2がアクセスし
ようとすると、DMAC2が待たされる。これによって
性能が悪くなるのはもちろん、プリンタエンジンのスピ
ードがより早くなった場合に、DMAが間に合わなくな
り、正しく印字されないおそれがある。In the configuration of the prior art described above, when the DMAC 2 is outputting a bitmap, the C
When PU1 tries to access RAM4, DMAC
One cycle of 2 accesses is waited for. This slows down the speed. Conversely, CP
If the DMAC2 tries to access while the U1 is accessing, the DMAC2 is kept waiting. As a result, not only the performance deteriorates, but also when the speed of the printer engine becomes faster, the DMA may not be in time and the printing may not be performed correctly.
【0005】本発明は、上記の点に鑑みてなされたもの
で、プリントデータ出力を確実なものとし、しかもデー
タ処理部からのリード/ライト時のウェイトを減らすこ
とで、性能を向上させることができるプリントデータ出
力制御方法を提供することを目的とする。The present invention has been made in view of the above points, and it is possible to improve the performance by ensuring the output of print data and reducing the weight at the time of reading / writing from the data processing unit. It is an object of the present invention to provide a print data output control method that can be performed.
【0006】[0006]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、上位装置から受信した画像データをビッ
トマップに展開して出力するプリントデータ出力制御方
法において、ビットマップでプリントする場合、任意の
ページあるいはセクションをプリントしているときに、
そのページあるいはセクションに対するデータ処理部の
アクセスを不可状態にすることを特徴とする。To achieve the above object, the present invention relates to a print data output control method for expanding image data received from a higher-level device into a bitmap and outputting the bitmap, when printing with a bitmap. When printing any page or section
It is characterized in that the data processing unit cannot access the page or section.
【0007】また、任意のページあるいはセクションの
プリント時に、データ処理部において次のページあるい
はセクションのビットマップの生成を開始することを特
徴とする。Further, when printing an arbitrary page or section, the data processing section starts generation of a bitmap of the next page or section.
【0008】また任意のページあるいはセクションと、
次のページあるいはセクションとのアドレスがデータ処
理部にとって同じであることを特徴とする。An arbitrary page or section,
The address of the next page or section is the same for the data processing unit.
【0009】[0009]
【作用】前記手段によれば、任意のページあるいはセク
ションをプリントしているときには、CPUなどのデー
タ処理部が当該ページあるいはセクションにアクセスで
きないので、ビットマップに展開されたデータの出力が
確実になり、しかもCPUからのリード/ライト時のウ
ェイトが減ることになり、処理効率,処理性能が向上す
る。According to the above-mentioned means, since the data processing unit such as the CPU cannot access the page or section while printing an arbitrary page or section, the output of the data expanded in the bit map can be ensured. Moreover, the weight at the time of reading / writing from the CPU is reduced, and the processing efficiency and processing performance are improved.
【0010】またデータ処理部は、ビットマップができ
てページあるいはセクションのプリントが開始されると
当該ページあるいはセクションにアクセスできなくなる
が、次のページあるいはセクションのビットマップを生
成するので、処理効率などが向上する。The data processing unit cannot access the page or section when a bitmap is created and printing of the page or section is started. However, since the data processing unit generates a bitmap of the next page or section, the processing efficiency is improved. Is improved.
【0011】またデータ処理部にとって、各ページある
いはセクションのアドレスが同じになることで、処理効
率などがさらに向上する。Further, for the data processing unit, since the address of each page or section is the same, the processing efficiency is further improved.
【0012】[0012]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0013】図1は本発明のプリントデータ出力制御方
法の一実施例を実施するためのコントローラの一例の構
成を示すブロック図であり、10はデータ処理部であるC
PU、11はDMAコントローラ(DMAC)、12と13は第
1RAMと第2RAM、14はCPU10が第1RAM12あ
るいは第2RAM13のいずれをアクセスするかを選択す
る第1セレクタ、15はDMAC11が第1RAM12あるい
は第2RAM13のいずれをアクセスするかを選択する第
2セレクタ、16は第1セレクタ14あるいは第2セレクタ
15のいずれを選ぶかを制御する制御回路である。FIG. 1 is a block diagram showing the configuration of an example of a controller for carrying out an embodiment of the print data output control method of the present invention, and 10 is a data processing unit C
PU, 11 is a DMA controller (DMAC), 12 and 13 are a first RAM and a second RAM, 14 is a first selector for selecting whether the CPU 10 accesses the first RAM 12 or the second RAM 13, and 15 is a DMAC 11 for the first RAM 12 or the second RAM 13. A second selector for selecting which of the two RAMs 13 is to be accessed, 16 is the first selector 14 or the second selector
It is a control circuit that controls which of 15 is selected.
【0014】前記コントローラにおいて、上位装置であ
るホストコンピュータなどから受信した画像データに基
づいて、CPU10が第nページのビットマップを第1R
AM12に作るとき、制御回路16はCPU10が第1RAM
12に、またDMAC11が第2RAM13に接続されるよう
に2つのセレクタ14,15を設定する。第nページのビッ
トマップを作り終えると、CPU10から制御回路16およ
びDMAC11に伝えられ、制御回路16はCPU10が第2
RAM13に、またDMAC11が第1RAM12に接続され
るように2つのセレクタ14,15を設定し直し、DMAC
11が第1RAM12からDMA出力を始める。CPU10は
第nページのビットマップデータをアクセスできなくな
り、第(n+1)ページのビットマップデータを作り始め
る。In the controller, based on the image data received from the host computer or the like which is a higher-level device, the CPU 10 sets the bitmap of the nth page to the first R
When making to AM12, CPU10 is the first RAM in the control circuit 16
Two selectors 14 and 15 are set so that 12 and DMAC 11 are connected to the second RAM 13. When the bitmap of the nth page is completed, it is transmitted from the CPU 10 to the control circuit 16 and the DMAC 11, and the control circuit 16 causes the CPU 10 to generate the second
The two selectors 14 and 15 are reset so that the DMAC 11 is connected to the RAM 13 and the DMAC 11 is connected to the first RAM 12.
11 starts DMA output from the first RAM 12. The CPU 10 cannot access the n-th page bitmap data, and starts to create the (n + 1) -th page bitmap data.
【0015】DMA出力が終わると、DMA出力が終わ
ったことがDMAC11からCPU10および制御回路16に
伝えられる。またCPU10が第(n+2)ページのビット
マップデータを作り終えると、ビットマップを作り終え
たことがCPU10から制御回路16およびDMAC11に伝
えられる。制御回路16は、この2つの情報からCPU10
が第1RAM12に、またDMAC11が第2RAM13に接
続されるように2つのセレクタ14,15を設定し直す。When the DMA output is completed, the DMAC 11 informs the CPU 10 and the control circuit 16 that the DMA output is completed. When the CPU 10 finishes creating the (n + 2) th page bitmap data, the CPU 10 informs the control circuit 16 and the DMAC 11 that the bitmap has been completed. The control circuit 16 determines the CPU 10 based on these two pieces of information.
To the first RAM 12 and the DMAC 11 to the second RAM 13 so that the two selectors 14 and 15 are reset.
【0016】CPU10は2つのRAM12,13を選ぶ必要
はないので、CPU10にとって第nページのアドレスも
第(n+1)ページのアドレスも第(n+2)ページのアド
レスも同じとなる。Since the CPU 10 does not need to select the two RAMs 12 and 13, the address of the nth page, the address of the (n + 1) th page and the address of the (n + 2) th page are the same for the CPU 10.
【0017】なお、前記実施例ではビットマップ対象が
ページ単位(フルビットマップ)であるが、その対象をセ
クション(パーシャルビットマップ)にしても同様の作動
がなされる。In the above embodiment, the bit map target is a page unit (full bit map), but the same operation is performed even if the target is a section (partial bit map).
【0018】上述したコントローラによるプリントデー
タ出力制御方法によれば、あるページまたはセクション
に係る前記DMA出力時、すなわち図示しないプリンタ
エンジンによるプリント時には、当該ページまたはセク
ションにはCPU10がアクセスできなくなる。すなわ
ち、あるページまたはセクションのデータをプリンタエ
ンジンに送出しているときには、当該データが書かれて
いるRAM12,13にCPU10がアクセスできなくなるの
で、DMAによる出力を確実なものにでき、しかもCP
U10からのリード/ライト時のウェイトが減ることによ
り、データ処理性能が向上する。またパーシャルビット
マップでプリントする場合のプリントパフォーマンスの
向上も望める。According to the print data output control method by the controller described above, the CPU 10 cannot access the page or section at the time of the DMA output for the page or section, that is, at the time of printing by the printer engine (not shown). That is, when the data of a certain page or section is being sent to the printer engine, the CPU 10 cannot access the RAMs 12 and 13 in which the data is written, so that the output by the DMA can be made reliable and the CP
Data processing performance is improved by reducing the wait when reading / writing from U10. It is also expected to improve print performance when printing with partial bitmaps.
【0019】[0019]
【発明の効果】以上説明したように、本発明のプリント
データ出力制御方法は、請求項1記載の方法によれば、
データ処理部のアクセスが適正時のみなされるので、ビ
ットマップに展開されたデータの出力が確実になり、し
かもデータ処理部からのリード/ライトのウェイトが減
るので、処理効率,処理性能を向上させることができ
る。As described above, according to the print data output control method of the present invention, according to the method of claim 1,
Since the access of the data processing unit is considered to be proper, the output of the data expanded in the bitmap is ensured, and the read / write weight from the data processing unit is reduced, so that the processing efficiency and the processing performance are improved. be able to.
【0020】また請求項2記載の方法によれば、次ペー
ジあるいはセクションのビットマップの生成を効率良く
行える。According to the method of claim 2, the bitmap of the next page or section can be efficiently generated.
【0021】また請求項3記載の方法によれば、各ペー
ジあるいはセクションのアドレスがデータ処理部にとっ
て同じであることから、データ処理をさらに効率的に行
うことができる。According to the method of claim 3, since the address of each page or section is the same for the data processing section, the data processing can be performed more efficiently.
【図1】本発明のプリントデータ出力制御方法の一実施
例を実施するためのコントローラの一例の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing a configuration of an example of a controller for carrying out an embodiment of a print data output control method of the present invention.
【図2】従来のプリントデータ出力のコントローラにお
けるRAMアクセス部分を示すブロック図である。FIG. 2 is a block diagram showing a RAM access portion in a conventional print data output controller.
10…CPU(データ処理部)、 11…DMAC(ダイレク
ト・メモリ・アクセス・コントローラ)、 12,13…R
AM、 14,15…セレクタ、 16…制御回路。10 ... CPU (data processing unit), 11 ... DMAC (direct memory access controller), 12, 13 ... R
AM, 14, 15 ... Selector, 16 ... Control circuit.
Claims (3)
トマップに展開して出力するプリントデータ出力制御方
法において、ビットマップでプリントする場合、任意の
ページあるいはセクションをプリントしているときに、
そのページあるいはセクションに対するデータ処理部の
アクセスを不可状態にすることを特徴とするプリントデ
ータ出力制御方法。1. A print data output control method for expanding image data received from a higher-level device into a bitmap and outputting the bitmap, when printing with a bitmap, when printing an arbitrary page or section,
A print data output control method, wherein the data processing unit cannot access the page or section.
ント時に、データ処理部において次のページあるいはセ
クションのビットマップの生成を開始することを特徴と
する請求項1記載のプリントデータ出力制御方法。2. The print data output control method according to claim 1, wherein when printing an arbitrary page or section, the data processing unit starts generating a bitmap of the next page or section.
のページあるいはセクションとのアドレスがデータ処理
部にとって同じであることを特徴とする請求項2記載の
プリントデータ出力制御方法。3. The print data output control method according to claim 2, wherein the address of an arbitrary page or section and the address of the next page or section are the same for the data processing unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5015444A JPH06227092A (en) | 1993-02-02 | 1993-02-02 | Control method of print data output |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5015444A JPH06227092A (en) | 1993-02-02 | 1993-02-02 | Control method of print data output |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06227092A true JPH06227092A (en) | 1994-08-16 |
Family
ID=11888985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5015444A Pending JPH06227092A (en) | 1993-02-02 | 1993-02-02 | Control method of print data output |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06227092A (en) |
-
1993
- 1993-02-02 JP JP5015444A patent/JPH06227092A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0378651B2 (en) | ||
JPH06227092A (en) | Control method of print data output | |
JPH01290448A (en) | Character generator | |
JP4617210B2 (en) | Drawing apparatus and exposure apparatus equipped with the same | |
JP2988820B2 (en) | Output control device and output control method | |
JP2523213B2 (en) | Page printer print control method | |
US6014225A (en) | Frame buffer control method and circuit | |
JPH09186836A (en) | Digital copying machine | |
JP4419524B2 (en) | Image processing apparatus and program | |
JP3196788B2 (en) | Printer and print control method | |
JPH0744452A (en) | Memory access circuit | |
JPH0619641A (en) | Printing control system | |
JP2872144B2 (en) | Printing equipment | |
JP4356256B2 (en) | Printer controller, printer, and memory controller | |
JPH0527929A (en) | Printer control part | |
JPH0516452A (en) | Printer | |
JPS616767A (en) | Picture information processing system | |
JPS60136824A (en) | Printer control device | |
JPH07281944A (en) | Image memory control method | |
JPH05242677A (en) | Storage device | |
JPH05212915A (en) | Controller for page printer | |
JPH05108809A (en) | Picture forming device | |
JPH03134750A (en) | Dma data transfer device | |
JPH07248965A (en) | Controller for image forming device | |
JPH01206443A (en) | Memory access circuit and output device provided with said circuit |