JPH06204160A - Adding method of impurities - Google Patents

Adding method of impurities

Info

Publication number
JPH06204160A
JPH06204160A JP90793A JP90793A JPH06204160A JP H06204160 A JPH06204160 A JP H06204160A JP 90793 A JP90793 A JP 90793A JP 90793 A JP90793 A JP 90793A JP H06204160 A JPH06204160 A JP H06204160A
Authority
JP
Japan
Prior art keywords
impurity
layer
specimen
impurities
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP90793A
Other languages
Japanese (ja)
Other versions
JPH07114189B2 (en
Inventor
Naoto Hirano
直人 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5000907A priority Critical patent/JPH07114189B2/en
Publication of JPH06204160A publication Critical patent/JPH06204160A/en
Publication of JPH07114189B2 publication Critical patent/JPH07114189B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To make it unnecessary to consider the range of dopants desides objective impurities, and dope a specimen, with high throughput and low cost, without additionally damaging the specimen, by doping the specimen with separation by packing fraction. CONSTITUTION:In a specimen, a gate electrode 2, an insulating layer 3, and a I-type amorphous silicon layer 4a are laminated on a glass substrate 1, and a protecting insulative film 5 which is to be used as a mask at the time of doping is formed on the layer 4a. PFx0-3<+> 6a and Fx1-3<+>6b as the specimen is doped with no-mass separation, thereby forming an N layer 7a in a source/ drain region. The ion implantation range of ions 6b relative to F is nearly equal to that of ions 6a relative to P. Hence it is not necessary to especially consider the range of ions 6b relative to F, and impurities can be added, so that it is not necessary to change forming conditions and doping conditions of the specimen. Further, the specimen can be doped with high throughput and low cost, without superfluously damaging the specimen.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、非質量分離で不純物イ
オンを試料に添加し、任意の不純物層を形成する不純物
添加法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impurity addition method for forming an arbitrary impurity layer by adding impurity ions to a sample by non-mass separation.

【0002】[0002]

【従来の技術】従来、MOSトランジスタ等の半導体素
子に不純物層を形成する技術としてイオン注入法が広く
用いられてきた。最近では、アクティブマトリクス型液
晶ディスプレイの駆動素子として用いられる薄膜電界効
果トランジスタ(TFT)においても、液晶ディスプレ
イ(LCD)の高精細化に伴うTFTの微細化によりこ
のイオン注入法が用いられるようになっている。その例
として特開平3−004566号公報「薄膜電界効果ト
ランジスターおよびその製造方法」に記載のTFTが知
られている。このTFTは図4に示すようなチャネル保
護型逆スタガ構造であり、ガラス基板1上に金属あるい
はそのシリサイド等の導電性の材料からなるゲート電極
2を有し、その上部に窒化シリコンや酸化シリコン等の
絶縁層3およびi型非晶質シリコン層(i層)4aが積
層され、さらにゲート電極2直上のi層4a上にイオン
注入のマスクとして用いられる窒化シリコンや酸化シリ
コン等で形成された保護絶縁膜5およびその両側にリン
(P)やボロン(B)のイオン注入によって形成された
n型あるいはp型非晶質シリコン層(n層あるいはp
層)の不純物層からなるソース/ドレイン領域7cが形
成された構造をしている。
2. Description of the Related Art Conventionally, an ion implantation method has been widely used as a technique for forming an impurity layer in a semiconductor element such as a MOS transistor. Recently, even in a thin film field effect transistor (TFT) used as a driving element of an active matrix liquid crystal display, the ion implantation method has come to be used due to the miniaturization of the TFT accompanying the higher definition of the liquid crystal display (LCD). ing. As an example thereof, the TFT described in JP-A-3-004566, "Thin-film field effect transistor and method for manufacturing the same" is known. This TFT has a channel protection type inverted stagger structure as shown in FIG. 4, has a gate electrode 2 made of a conductive material such as metal or its silicide on a glass substrate 1, and has silicon nitride or silicon oxide above it. And the like, and an i-type amorphous silicon layer (i layer) 4a are laminated, and further formed on the i layer 4a immediately above the gate electrode 2 with silicon nitride or silicon oxide used as a mask for ion implantation. An n-type or p-type amorphous silicon layer (n layer or p) formed by ion implantation of phosphorus (P) or boron (B) on the protective insulating film 5 and both sides thereof.
The source / drain region 7c is formed of an impurity layer (layer).

【0003】このような大面積にマトリクス状にアレイ
されたTFTにイオン注入により不純物層を形成する場
合、不純物源から生成したイオン種を質量分離し任意の
イオンだけを選択してイオン注入を行う従来のイオン注
入法では、イオンビーム電流が十分にとれず注入処理に
時間がかかり、(1)低スループット、(2)高コスト
という問題があった。
When forming an impurity layer in such a TFT arrayed in a matrix in a large area by ion implantation, the ion species generated from the impurity source are mass-separated and only arbitrary ions are selected for ion implantation. In the conventional ion implantation method, there is a problem that (1) low throughput and (2) high cost because the ion beam current cannot be taken sufficiently and the implantation process takes time.

【0004】これに対し現在、生成したイオン種を質量
分離することなく目的としている試料に不純物添加を行
い、任意の不純物層を形成する方法が実現されている。
この方法は不純物源としてリン(P)と水素(H)の化
合物であるホスフィン(PH3 )やBとHの化合物であ
るジボラン(B2 6 )といった水素化物系不純物ガス
をプラズマ状に分解し、生成したイオン種を質量分離す
ることなく電場により加速し、そのまま試料に不純物の
添加を行うもので、従来のイオン注入法(質量分離型イ
オン注入法)とは対照的な不純物添加法(非質量分離型
イオン注入法)である。この方法は、大面積に一度にし
かも均一性良く不純物の添加を行うことが可能であり、
さらにその処理時間が非常に短く、工程の高スループッ
ト化および低コスト化を可能にする技術として期待され
ている新規技術である。
On the other hand, at present, a method for forming an arbitrary impurity layer by adding impurities to a target sample without mass-separating the generated ionic species has been realized.
This method decomposes phosphine (PH 3 ) which is a compound of phosphorus (P) and hydrogen (H) or diborane (B 2 H 6 ) which is a compound of B and H into a plasma state as an impurity source. Then, the generated ion species are accelerated by an electric field without mass separation, and impurities are added to the sample as they are. In contrast to the conventional ion implantation method (mass separation type ion implantation method), an impurity addition method ( Non-mass separation type ion implantation method). This method can add impurities to a large area at once and with good uniformity.
Furthermore, the processing time is extremely short, and it is a new technology that is expected as a technology that enables high throughput and low cost of the process.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、この不
純物添加法では水素化物系不純物ガスを不純物源として
非質量分離で不純物添加が行われるため、目的とした不
純物以外の不純物、すなわち水素まで添加されることに
なってしまう。
However, in this impurity addition method, since impurities are added by non-mass separation using a hydride-based impurity gas as an impurity source, impurities other than the intended impurities, that is, hydrogen is added. I will end up.

【0006】図4に示すような試料にPH3 やB2 6
を不純物ガスとして用いた非質量分離型イオン注入法で
不純物添加を行いn層あるいはp層7cを形成する場
合、そのプラズマ中で生成したH関連イオン(HX=1-3
+ ,HX=1-6 + )6e,6hは、同一イオン加速条件下
ではP関連イオン(PHX=0-3 + )6dや、B関連イオ
ン(BHX=0-6 + ,B2 X=0-6 + )6f,6g等の不
純物イオンに対して数倍から十数倍の大きさのイオン注
入飛程を有するため、同一イオン加速条件下では目的と
した不純物よりも深く試料に侵入してしまう。このため
H関連イオン6e,6hは、不純物添加時のマスクとし
て用いられる保護絶縁膜5を貫通してしまい、図4に示
すような試料にダメージを与え、試料の特性を劣化させ
てしまうという問題があった。この問題を回避するため
には、(1)マスク膜厚を厚くする、(2)加速エネル
ギーを低くする等の手段をこうじなければならず、
(1)の場合ではスループットの低下、(2)の場合で
は水素の飛程に制限された不純物分布しか得られない、
試料の最適作成条件を再検討しなければならない等の問
題があった。 本発明の目的は、前述した問題点を解決
し、高スループットでしかも低コストである不純物添加
法を提供することにある。
PH 3 and B 2 H 6 were added to a sample as shown in FIG.
When the n-layer or the p-layer 7c is formed by adding impurities by the non-mass separation type ion implantation method using hydrogen as an impurity gas, H-related ions (H X = 1-3
+ , H X = 1-6 + ) 6e, 6h are P-related ions (PH X = 0-3 + ) 6d and B-related ions (BH X = 0-6 + , B 2 ) under the same ion acceleration conditions. H X = 0-6 + ) 6f, 6g, etc. has a range of ion implantation range several times to several tens of times larger than the target impurity under the same ion acceleration conditions. Invades. Therefore, the H-related ions 6e and 6h penetrate the protective insulating film 5 used as a mask at the time of adding impurities, and damage the sample as shown in FIG. 4 and deteriorate the characteristics of the sample. was there. In order to avoid this problem, it is necessary to take measures such as (1) increasing the mask film thickness, (2) decreasing the acceleration energy,
In the case of (1), the throughput is lowered, and in the case of (2), only the impurity distribution limited to the range of hydrogen is obtained,
There were problems such as having to reexamine the optimum preparation conditions for the sample. An object of the present invention is to solve the above-mentioned problems and to provide an impurity addition method with high throughput and low cost.

【0007】[0007]

【課題を解決するための手段】本発明の不純物添加法
は、価電子制御可能な元素と前記価電子制御可能な元素
と同程度かあるいはそれ以下のイオン注入飛程を有する
元素とからなる少なくとも2種類以上の元素で構成され
ている不純物ガスをプラズマ状に分解し、生成したイオ
ン種を不純物源として前記イオン種を電場により加速
し、試料に不純物を添加して前記試料上に不純物層を形
成することを特徴とする。
The impurity addition method of the present invention comprises at least an element capable of controlling a valence electron and an element having an ion implantation range equal to or less than that of the element capable of controlling a valence electron. Impurity gas composed of two or more kinds of elements is decomposed into plasma, the generated ion species are used as an impurity source to accelerate the ion species by an electric field, and impurities are added to the sample to form an impurity layer on the sample. It is characterized by forming.

【0008】[0008]

【作用】価電子制御可能な元素と、前記価電子制御可能
な元素と同程度かあるいはそれ以下のイオン注入飛程を
有する元素とからなる少なくとも2種類以上の元素で構
成されている不純物ガスをプラズマ状に分解し、生成し
たイオン種を不純物源として前記イオン種を電場により
加速し試料に不純物を添加することによって、生成した
全てのイオン種は目的としている不純物の飛程と同程度
かあるいはそれ以下であるため、目的としている不純物
以外の不純物が不純物添加時に使用するマスクを貫通す
ることを回避でき、試料にダメージを与えることを阻止
できるようになる。従って、マスク膜厚の変更をする必
要はなく、さらに目的としている不純物の飛程を基準に
不純物分布を設定できるため、不純物添加条件等の試料
の作製条件を変更する必要がなくなる。このため、工程
の変更による手間を省くことができ、高スループットで
しかも低コストの不純物添加を行うことが可能となる。
The impurity gas composed of at least two kinds of elements including an element capable of controlling valence electrons and an element having an ion implantation range equal to or less than that of the elements capable of controlling valence electrons By decomposing into a plasma and accelerating the ion species using the generated ion species as an impurity source by an electric field to add impurities to the sample, all of the generated ion species have the same range as the target impurity range or Since it is less than that, it is possible to prevent impurities other than the intended impurities from penetrating the mask used when adding the impurities, and prevent damage to the sample. Therefore, it is not necessary to change the mask film thickness, and the impurity distribution can be set on the basis of the target range of impurities. Therefore, it is not necessary to change the sample preparation conditions such as the impurity addition conditions. For this reason, it is possible to save the trouble of changing the process, and it is possible to add impurities with high throughput and at low cost.

【0009】[0009]

【実施例】図1は請求項1と請求項2記載の不純物添加
法による一実施例を示したものである。図1に示すよう
な試料は次のような工程を経て作製される。まずガラス
基板1上にクロム(Cr)やアルミ(Al)等の金属あ
るいはそのシリサイドからなるゲート電極2を50nm
の厚さで形成する。そしてその上部に窒化シリコンや酸
化シリコン等による絶縁層3およびi型非晶質シリコン
層(i層)4aをそれぞれ300nm,100nmの厚
さで積層する。次にゲート電極2直上のi層4a上に、
不純物添加の際のマスクとして用いられる保護絶縁膜5
を200nmの厚さで形成する。この厚さは、後で述べ
るイオンの加速エネルギー条件によって決定される。こ
の保護絶縁膜5は、窒化シリコンや酸化シリコン等の絶
縁膜あるいはレジストなど有機高分子膜でも良く、但し
この場合用いる材料によりその膜厚を変更しなければな
らず、レジストを用いた場合はその膜厚を窒化シリコン
や酸化シリコン膜の時の倍以上にする必要がある。しか
し、この場合でも工程的にはほとんど差はない。
EXAMPLE FIG. 1 shows an example of the impurity addition method according to the first and second aspects. The sample as shown in FIG. 1 is manufactured through the following steps. First, a gate electrode 2 made of a metal such as chromium (Cr) or aluminum (Al) or its silicide is 50 nm on a glass substrate 1.
Formed with a thickness of. Then, an insulating layer 3 made of silicon nitride, silicon oxide or the like and an i-type amorphous silicon layer (i layer) 4a are laminated on the upper part thereof with a thickness of 300 nm and 100 nm, respectively. Next, on the i layer 4a immediately above the gate electrode 2,
Protective insulating film 5 used as a mask when adding impurities
Is formed with a thickness of 200 nm. This thickness is determined by the ion acceleration energy condition described later. The protective insulating film 5 may be an insulating film such as silicon nitride or silicon oxide, or an organic polymer film such as a resist. However, in this case, the film thickness must be changed depending on the material used, and when a resist is used, It is necessary to make the film thickness more than double that of the silicon nitride or silicon oxide film. However, even in this case, there is almost no difference in the process.

【0010】前述の状態まで作製された試料は、この後
請求項1記載の不純物添加法によってソース/ドレイン
領域7aに不純物を添加し任意の不純物層を形成する。
不純物添加は5価の不純物ガスとして弗化物系不純物ガ
スであるPと弗素(F)の化合物の3弗化リン(P
3 )を用い、13.56MHzの高周波電場によりプ
ラズマ分解し、プラズマ中に生成したP関連イオン(P
X=0-3 + )6aやF関連イオン(FX=0-3 + )6bを
非質量分離で電場により40keVの加速エネルギーで
前述の使用に不純物添加してソース/ドレイン領域にn
層7aを形成する。LSS理論によるこの加速エネルギ
ーでの窒化シリコン膜に対するPおよびFの飛程は、そ
れぞれ30.0nmと51.7nm、酸化シリコン膜に
対するPおよびFの飛程はそれぞれ38.8nmと6
6.9nm、またレジスト膜に対するPおよびFの飛程
はそれぞれ165.4nmと260.9nmで互いに近
い値であり、従来条件でのマスク膜厚で十分阻止できる
ものである。よってF関連イオン6bがマスクを貫通
し、試料にダメージを与え特性を悪くするようなことは
ない。従って、使用の作製条件および不純物添加条件を
変更する必要はなく、従来のイオン注入法同様の不純物
添加が可能となる。但し、生成するイオン種およびその
割合によって、Pの分布はLSS理論からはずれた分布
をとるが、これは非質量分離型の不純物添加法において
は本質的なものであり、あらかじめこのズレ分を補正す
るような条件で不純物添加を行うことによって所定の不
純物添加を行うことができる。この場合、特に試料に悪
影響を及ぼすようなことはない。
In the sample manufactured up to the above-mentioned state, impurities are added to the source / drain regions 7a by the impurity addition method described in claim 1 thereafter to form an arbitrary impurity layer.
Impurities are added by adding phosphorus trifluoride (P), which is a compound of P and fluorine (F), which is a fluorine-based impurity gas as a pentavalent impurity gas.
F 3 ), plasma-decomposed by a high frequency electric field of 13.56 MHz, and P-related ions (P
The F x = 0-3 + ) 6a and the F related ion (F x = 0-3 + ) 6b are added to the source / drain regions by impurity addition to the above-mentioned use at an acceleration energy of 40 keV by an electric field by non-mass separation.
Form the layer 7a. The ranges of P and F for the silicon nitride film at this acceleration energy according to the LSS theory are 30.0 nm and 51.7 nm, respectively, and the ranges of P and F for the silicon oxide film are 38.8 nm and 6 respectively.
The ranges of 6.9 nm and P and F with respect to the resist film are 165.4 nm and 260.9 nm, which are close to each other, and can be sufficiently blocked by the mask film thickness under the conventional conditions. Therefore, the F-related ions 6b do not penetrate the mask to damage the sample and deteriorate the characteristics. Therefore, it is not necessary to change the manufacturing conditions for use and the impurity addition conditions, and it becomes possible to add impurities as in the conventional ion implantation method. However, depending on the generated ion species and its ratio, the distribution of P deviates from the LSS theory, but this is essential in the non-mass separation type impurity addition method, and this deviation is corrected in advance. Predetermined impurity addition can be performed by performing impurity addition under such conditions. In this case, there is no particular adverse effect on the sample.

【0011】図1の実施例では、5価の不純物ガスとし
て弗化物系不純物ガスのPF3 を用いたが、5弗化リン
(PF5 )を用いても同様である。他に5価の不純物ガ
スとして、弗化物系不純物ガスである砒素(As)とF
の化合物の3弗化砒素(AsF3 )や5弗化砒素(As
5 )が使用可能である。また塩化物不純物ガスである
Pと塩素(Cl)の化合物の3塩化リン(PCl3 ),
5塩化リン(PCl5),3塩化砒素(AsCl3 )を
用いた請求項1と請求項3記載の不純物添加法によって
も同様の効果を得ることができる。例えば PCl3
5価の不純物ガスとして用いた場合、前述の実施例の不
純物添加条件では、窒化シリコン膜に対するPおよびC
lの飛程はそれぞれ30.0nmと26.6nm、酸化
シリコン膜に対するPおよびClの飛程はそれぞれ3
8.8nmと34.4nm、またレジスト膜に対するP
およびClの飛程はそれぞれ165.4nmと151.
0nmで、ほぼ等しい値をとるため、図1の実施例で得
られた効果はもとより、弗化物系不純物ガスを用いた時
よりも、Clによる試料の他の部分に与えるダメージが
無く、Pとほぼ等しい不純物分布を実現できる。さらに
FとClと価電子制御可能な元素とから構成されている
混合ハロゲン化物系不純物ガスを用いた請求項1と請求
項4の不純物添加法もまた同様である。この場合、5価
の混合ハロゲン化物系不純物ガスとして、2弗化1塩化
リン(PClF2 ),1弗化2塩化リン(PCl2 F)
等が使用できる。
In the embodiment of FIG. 1, PF 3 which is a fluoride type impurity gas is used as the pentavalent impurity gas, but phosphorus pentafluoride (PF 5 ) is also used. In addition, as pentavalent impurity gases, arsenic (As) and F, which are fluoride-based impurity gases, are used.
Compounds such as arsenic trifluoride (AsF 3 ) and arsenic pentafluoride (AsF 3 )
F 5 ) can be used. Also, a compound of P and chlorine (Cl), which is a chloride impurity gas, is phosphorus trichloride (PCl 3 ),
Similar effects can be obtained by the impurity addition method according to the first and third aspects using phosphorus pentachloride (PCl 5 ) and arsenic trichloride (AsCl 3 ). For example, when PCl 3 is used as a pentavalent impurity gas, P and C with respect to the silicon nitride film are added under the impurity addition conditions of the above-described embodiment.
The ranges of l are 30.0 nm and 26.6 nm, respectively, and the ranges of P and Cl for the silicon oxide film are 3 respectively.
8.8 nm and 34.4 nm, and P for the resist film
And Cl have a range of 165.4 nm and 151.
Since the values are almost equal at 0 nm, not only the effect obtained in the embodiment of FIG. 1 but also the damage caused by Cl to other parts of the sample is less than that when using a fluoride-based impurity gas. An almost equal impurity distribution can be realized. Further, the impurity addition method of claims 1 and 4 using a mixed halide-based impurity gas composed of F and Cl and an element capable of controlling valence electrons is also the same. In this case, as the pentavalent mixed halide-based impurity gas, phosphorus difluoride monochloride (PClF 2 ) and phosphorus monofluoride dichloride (PCl 2 F) are used.
Etc. can be used.

【0012】図1に示す実施例では、i型半導体層とし
てi型非晶質シリコン層4aが用いられているが、別に
i型多結晶シリコン層を用いても同様である。この場
合、その実施例は図2のようになり図1でのi型非晶質
シリコン層4aがi型多結晶シリコン層4bに置き代わ
った構造となる。図2の実施例のような場合、高温工程
が途中存在するため、電極材料としてはモリブデン(M
o),タンタル(Ta),タングステン(W)あるいは
そのシリサイド等の高融点金属類が好ましい。その他の
試料作製条件および不純物添加条件、また使用不純物ガ
スは当然のことながら図1の実施例同様そのまま使用す
ることができる。
In the embodiment shown in FIG. 1, the i-type amorphous silicon layer 4a is used as the i-type semiconductor layer, but the same applies if an i-type polycrystalline silicon layer is separately used. In this case, the embodiment is as shown in FIG. 2 and has a structure in which the i-type amorphous silicon layer 4a in FIG. 1 is replaced by the i-type polycrystalline silicon layer 4b. In the case of the embodiment of FIG. 2, there is a high temperature process in the middle, so the electrode material is molybdenum (M
o), tantalum (Ta), tungsten (W), or refractory metals such as silicide thereof are preferable. Other sample preparation conditions, impurity addition conditions, and the impurity gas used can of course be used as they are as in the embodiment of FIG.

【0013】図3は請求項1と請求項2記載の不純物添
加法による別の実施例を示したものである。図3に示す
ような試料は次のような工程を経て作製される。n型単
結晶シリコン基板8上に酸化シリコンあるいは窒化シリ
コン等の絶縁層3を100nmの厚さで形成する。そし
て絶縁層3上に、AlやCr等の金属あるいはそのシリ
サイドからなるゲート電極2を300nmの厚さで形成
する。このゲート電極は、不純物添加時にそのマスクと
しても用いられる。
FIG. 3 shows another embodiment of the impurity addition method according to the first and second aspects. The sample as shown in FIG. 3 is manufactured through the following steps. An insulating layer 3 made of silicon oxide, silicon nitride, or the like is formed on the n-type single crystal silicon substrate 8 to have a thickness of 100 nm. Then, the gate electrode 2 made of a metal such as Al or Cr or a silicide thereof is formed on the insulating layer 3 with a thickness of 300 nm. This gate electrode is also used as a mask when impurities are added.

【0014】前述の状態まで作製された試料は、この後
請求項1と請求項2記載の不純物添加法によってソース
/ドレイン領域9に不純物を絶縁膜越しに添加し、任意
の不純物層を絶縁層3の下部に形成する。不純物添加は
3価の不純物ガスとして弗化物系不純物ガスであるBと
Fの化合物の3弗化ボロン(BF3 )を用い、13.5
6MHzの高周波電場によりプラズマ分解し、プラズマ
中に生成したB関連イオン(BFX=0-3 + )6cやF関
連イオン(FX=0-3 + )6bを非質量分離で電場により
60keVの加速エネルギーで前述の試料に不純物添加
してp型単結晶シリコン層(p層)9を形成する。LS
S理論によるこの加速エネルギーでのAl電極に対する
BおよびFの飛程はそれぞれ195.2nmと110.
4nmであり、Cr電極に対してはそれよりも小さな値
をとる。前述のようにBの方がFの飛程よりも大きいた
め、Bを阻止できる電極膜厚ならばFも十分に阻止でき
る。従来の水素化物系不純物ガスのB2 6 を用いた場
合では、HのAlに対するLSS理論による飛程は前述
の条件で1077.9nmであり、このHを阻止しよう
とする場合、Al電極の厚さを5倍近く厚くしなくては
ならずスループットという点で問題があった。しかし、
請求項1記載の不純物添加法により前述の問題は解決さ
れ、スループットを損なうこと無く、また試料の作製条
件も大幅に変更することなく所定の不純物添加処理が可
能となり、その結果、飛躍的なスループットの向上をは
かることができる。
In the sample manufactured up to the above-mentioned state, impurities are added to the source / drain regions 9 through the insulating film by the impurity adding method according to claims 1 and 2, and an arbitrary impurity layer is added to the insulating layer. It is formed in the lower part of 3. For the impurity addition, boron trifluoride (BF 3 ) which is a compound of B and F which is a fluoride-based impurity gas is used as a trivalent impurity gas.
Plasma-decomposed by a high-frequency electric field of 6 MHz, and B-related ions (BF X = 0-3 + ) 6c and F-related ions (F X = 0-3 + ) 6b generated in the plasma are subjected to non-mass separation to generate an electric field of 60 keV. Impurities are added to the above-described sample with acceleration energy to form a p-type single crystal silicon layer (p layer) 9. LS
The ranges of B and F for the Al electrode at this acceleration energy according to S theory are 195.2 nm and 110. nm, respectively.
4 nm, which is smaller than that for the Cr electrode. As described above, since B is larger than the range of F, F can be sufficiently blocked if the electrode film thickness can block B. When B 2 H 6 which is a conventional hydride-based impurity gas is used, the range of H for Al by LSS theory is 1077.9 nm under the above-mentioned conditions. There is a problem in terms of throughput in that the thickness must be increased by about 5 times. But,
The above-mentioned problem is solved by the impurity addition method according to claim 1, and a predetermined impurity addition process can be performed without impairing the throughput and without significantly changing the sample preparation conditions. As a result, a dramatic throughput is achieved. Can be improved.

【0015】一方、前述のB関連イオン6cの一つであ
るBF2 イオンをイオン注入して半導体素子上にp型の
不純物層を形成する半導体素子の製造方法として、特開
昭63−155720号公報「半導体装置の製造方法」
に記載の内容が知られている。前記公報の内容は、第1
イオンのイオン注入により半導体素子上に非晶質層を形
成した後、第2のイオンを第1のイオン注入により形成
された非晶質層の深さよりも浅くイオン注入し、熱処理
により第2のイオン注入により導入した不純物を拡散さ
せ、不純物層の深さを前記非晶質層の深さよりもやや深
くすることを最も特徴としている。ここで用いられてい
るBF2 イオンは低エネルギーのBイオンを得るための
ものであり、浅い接合を実現することを目的とした従来
の質量分離型イオン注入法である。従って、本発明で特
徴とする非質量分離型イオン注入法における価電子制御
可能な不純物元素よりも数倍以上の大きいイオン注入飛
程を有した元素イオンの影響を、価電子制御可能な不純
物元素のイオン注入飛程と同程度かあるいはそれ以下の
元素イオンと置き換えることにより排除しようとする本
発明の目的とは根本的に異なっている。
On the other hand, as a method for manufacturing a semiconductor device in which a BF 2 ion, which is one of the B-related ions 6c, is ion-implanted to form a p-type impurity layer on the semiconductor device, Japanese Patent Laid-Open No. 63-155720. Publication "Method of manufacturing semiconductor device"
The contents described in are known. The contents of the publication are:
After the amorphous layer is formed on the semiconductor element by ion implantation of ions, the second ions are ion-implanted at a depth shallower than the depth of the amorphous layer formed by the first ion implantation. The most characteristic feature is that the impurities introduced by ion implantation are diffused to make the depth of the impurity layer slightly deeper than the depth of the amorphous layer. The BF 2 ion used here is for obtaining low-energy B ion, and is a conventional mass separation type ion implantation method for the purpose of realizing a shallow junction. Therefore, the influence of an element ion having an ion implantation range several times larger than the impurity element capable of controlling the valence electrons in the non-mass separation type ion implantation method, which is a feature of the present invention, is controlled by the impurity element capable of controlling the valence electrons. Is fundamentally different from the object of the present invention, which is to be eliminated by substituting elemental ions having the same or smaller ion implantation range as in (1).

【0016】図3の実施例では3価の不純物ガスとして
弗化物系不純物ガスのBF3 を用いたが、4弗化ボロン
(B2 4 )を用いても同様である。他に塩化物系不純
物ガスとして3塩化ボロン(BCl3 ),4塩化ボロン
(B2 Cl4 )もまた使用可能である。またインジウム
(In)とClの化合物の塩化インジウム(InC
l),2塩化インジウム(InCl2 ),3塩化インジ
ウム(InCl3 )を用いても同様の効果を得ることが
できる。さらにFとClと目的とする不純物とから構成
されている混合ハロゲン化物系不純物ガスもまた使用可
能である。この場合、3価の混合ハロゲン化物系不純物
ガスとして2弗化1塩化ボロン(BClF2),1弗化
2塩化ボロン(BCl2 F)等が使用できる。
In the embodiment of FIG. 3, BF 3 which is a fluoride type impurity gas is used as the trivalent impurity gas, but boron tetrafluoride (B 2 F 4 ) is also used. Besides, boron trichloride (BCl 3 ) and tetrachloride boron (B 2 Cl 4 ) can also be used as the chloride-based impurity gas. Indium chloride (InC) which is a compound of indium (In) and Cl
1), indium dichloride (InCl 2 ) and indium trichloride (InCl 3 ) can be used to obtain the same effect. Further, a mixed halide-based impurity gas composed of F and Cl and the target impurity can also be used. In this case, boron trifluoride monochloride (BClF 2 ) or boron monofluoride dichloride (BCl 2 F) can be used as the trivalent mixed halide-based impurity gas.

【0017】[0017]

【発明の効果】本発明により、非質量分離で不純物添加
を行う不純物添加法において同一のイオン加速エネルギ
ー条件でも、目的としている不純物以外の不純物も同様
にその不純物分布を制御でき、従来、水素化物系不純物
ガスを用いていた場合に問題となっていたHの大きい飛
程により生じる問題を回避するためのマスク膜厚の変更
や注入条件の変更といった工程上の変更をする必要がな
くなり、試料の特性を損なうことなく高スループットと
低コストを実現しながら試料に不純物添加を行うことが
可能となる。さらに、水素化非晶質シリコンを半導体領
域として用いているTFTにおいて、弗素物系不純物ガ
スを不純物源として用い、半導体領域に不純物添加を行
った場合、前述の半導体領域においてシリコンの未結合
手を終端しているHがFにとって代わったような場合で
は、Si−F結合はSi−H結合よりもその結合エネル
ギーが大きいため熱的に安定となり、Hの場合よりも試
料の高信頼化が期待できる。
According to the present invention, even in the same ion accelerating energy condition in the impurity addition method in which impurities are added by non-mass separation, the impurity distribution of impurities other than the intended impurity can be similarly controlled. There is no need to change the process such as changing the mask film thickness or changing the implantation conditions in order to avoid the problem caused by the large range of H, which is a problem when using the system impurity gas. It is possible to add impurities to a sample while realizing high throughput and low cost without deteriorating the characteristics. Further, in a TFT using hydrogenated amorphous silicon as a semiconductor region, when a fluorine-based impurity gas is used as an impurity source and impurities are added to the semiconductor region, unbonded hands of silicon in the aforementioned semiconductor region are used. When the terminating H is replaced by F, the Si-F bond has a larger binding energy than the Si-H bond and is thermally stable, so that higher reliability of the sample is expected than in the case of H. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.

【図2】本発明の別の実施例を示す断面図である。FIG. 2 is a sectional view showing another embodiment of the present invention.

【図3】本発明の別の実施例を示す断面図である。FIG. 3 is a sectional view showing another embodiment of the present invention.

【図4】従来の不純物添加法を示す断面図である。FIG. 4 is a cross-sectional view showing a conventional impurity addition method.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 ゲート電極 3 絶縁層 4a i型非晶質シリコン層(i層) 4b i型多結晶シリコン層(i層) 5 保護絶縁膜 6a PFX=0-3 + 6b FX=1-3 + 6c BFX=0-3 + 6d PHX=0-3 + 6e HX=1-3 + 6f BHX=0-6 + 6g B2 X=0-6 + 6h HX=1-6 + 7a n型非晶質シリコン層(n層):ソース/ドレイ
ン領域 7b n型多結晶シリコン層(n層):ソース/ドレイ
ン領域 7c n型あるいはp型非晶質シリコン層(n層あるい
はp層):ソース/ドレイン領域 8 n型単結晶シリコン基板 9 p型単結晶シリコン層:ソース/ドレイン領域 10 HX=1-3 + イオンによるダメージ層
1 Glass Substrate 2 Gate Electrode 3 Insulating Layer 4a i-type Amorphous Silicon Layer (i-layer) 4b i-type Polycrystalline Silicon Layer (i-layer) 5 Protective Insulating Film 6a PF X = 0-3 + 6b F X = 1- 3 + 6c BF X = 0-3 + 6d PH X = 0-3 + 6e H X = 1-3 + 6f BH X = 0-6 + 6g B 2 H X = 0-6 + 6h H X = 1- 6 + 7a n type amorphous silicon layer (n layer): source / drain region 7b n type polycrystalline silicon layer (n layer): source / drain region 7c n type or p type amorphous silicon layer (n layer or p layer): source / drain region 8 n-type single crystal silicon substrate 9 p type single crystal silicon layer: source / drain region 10 H X = 1-3 + ion damage layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】価電子制御可能な元素と前記価電子制御可
能な元素と同程度かあるいはそれ以下のイオン注入飛程
を有する元素とからなる少なくとも2種類以上の元素で
構成されている不純物ガスをプラズマ状に分解し、生成
したイオン種を不純物源として前記イオン種を電場によ
り加速し、試料に不純物を添加して前記試料上に不純物
層を形成することを特徴とする不純物添加法。
1. An impurity gas composed of at least two kinds of elements including an element capable of controlling valence electrons and an element having an ion implantation range equal to or less than that of the elements capable of controlling valence electrons. Is decomposed into a plasma, the generated ion species are used as an impurity source to accelerate the ion species by an electric field, and impurities are added to the sample to form an impurity layer on the sample.
【請求項2】前記不純物ガスとして、弗素との化合物ガ
スを用いることを特徴とする請求項1記載の不純物添加
法。
2. The impurity addition method according to claim 1, wherein a compound gas with fluorine is used as the impurity gas.
【請求項3】前記不純物ガスとして、塩素との化合物ガ
スを用いることを特徴とする請求項1記載の不純物添加
法。
3. The impurity addition method according to claim 1, wherein a compound gas with chlorine is used as the impurity gas.
【請求項4】前記不純物ガスとして、弗素と塩素との混
合ハロゲン化合物ガスを用いることを特徴とする請求項
1記載の不純物添加法。
4. The impurity addition method according to claim 1, wherein a mixed halogen compound gas of fluorine and chlorine is used as the impurity gas.
JP5000907A 1993-01-07 1993-01-07 Impurity addition method Expired - Lifetime JPH07114189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5000907A JPH07114189B2 (en) 1993-01-07 1993-01-07 Impurity addition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000907A JPH07114189B2 (en) 1993-01-07 1993-01-07 Impurity addition method

Publications (2)

Publication Number Publication Date
JPH06204160A true JPH06204160A (en) 1994-07-22
JPH07114189B2 JPH07114189B2 (en) 1995-12-06

Family

ID=11486755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5000907A Expired - Lifetime JPH07114189B2 (en) 1993-01-07 1993-01-07 Impurity addition method

Country Status (1)

Country Link
JP (1) JPH07114189B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060461A (en) * 2005-08-30 2014-04-03 Advanced Technology Materials Inc Boron ion implantation using alternative boron fluoride precursor and formation of large boron hydride for implantation
US9142387B2 (en) 2009-10-27 2015-09-22 Entegris, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135037A (en) * 1984-12-06 1986-06-23 Matsushita Electric Ind Co Ltd Device and method for ion irradiation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135037A (en) * 1984-12-06 1986-06-23 Matsushita Electric Ind Co Ltd Device and method for ion irradiation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060461A (en) * 2005-08-30 2014-04-03 Advanced Technology Materials Inc Boron ion implantation using alternative boron fluoride precursor and formation of large boron hydride for implantation
JP2016042601A (en) * 2005-08-30 2016-03-31 インテグリス・インコーポレーテッド Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US9455147B2 (en) 2005-08-30 2016-09-27 Entegris, Inc. Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation
US9142387B2 (en) 2009-10-27 2015-09-22 Entegris, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same
US9685304B2 (en) 2009-10-27 2017-06-20 Entegris, Inc. Isotopically-enriched boron-containing compounds, and methods of making and using same

Also Published As

Publication number Publication date
JPH07114189B2 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
US5879973A (en) Method for fabricating thin-film transistor
KR100402845B1 (en) Manufacturing method of liquid crystal display device
JP3187086B2 (en) Semiconductor device and method for manufacturing semiconductor device
US5381032A (en) Semiconductor device having a gate electrode of polycrystal layer and a method of manufacturing thereof
US20050035413A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR890004982B1 (en) Semiconductor manufacturing method
WO2000054299A1 (en) Field emission device, its manufacturing method and display device using the same
US7138339B2 (en) Method of manufacturing semiconductor device including etching a conductive layer by using a gas including SiCl4 and NF3
JPH06204160A (en) Adding method of impurities
KR20020035747A (en) Thin film transistor of bottom-gate type, fabrication method thereof and display device using the same
JP3116163B2 (en) Method of manufacturing insulated gate field effect transistor
JPS61241974A (en) Manufacture of semiconductor device
JPH0653492A (en) Semiconductor device and fabrication thereof
JP3701549B2 (en) Semiconductor device
JP3277910B2 (en) Field effect transistor and method of manufacturing the same
JP2716035B2 (en) Thin film field effect transistor
JPH05175232A (en) Thin film transistor and its manufacture
JPH09186337A (en) Method of manufacturing thin film transistor and electro-optic display unit formed by this method
JP3375938B2 (en) Semiconductor device
JPH05243270A (en) Manufacture of thin-film transistor
KR19990037326A (en) Method for manufacturing thin film transistor and thin film transistor manufactured thereby
JP3310654B2 (en) Semiconductor device
JPH04119635A (en) Manufacture of thin film transistor
JPH05218428A (en) Thin film semiconductor element, device and manufacturing method thereof
JPH0590574A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20081206

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20101206

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20111206

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20111206

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 17

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 17

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 18

Free format text: PAYMENT UNTIL: 20131206

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131206

Year of fee payment: 18