JPH06202075A - Active matrix type liquid crystal display element and its driving method - Google Patents

Active matrix type liquid crystal display element and its driving method

Info

Publication number
JPH06202075A
JPH06202075A JP36100892A JP36100892A JPH06202075A JP H06202075 A JPH06202075 A JP H06202075A JP 36100892 A JP36100892 A JP 36100892A JP 36100892 A JP36100892 A JP 36100892A JP H06202075 A JPH06202075 A JP H06202075A
Authority
JP
Japan
Prior art keywords
liquid crystal
line
signal
crystal display
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36100892A
Other languages
Japanese (ja)
Other versions
JP3243582B2 (en
Inventor
Shigeki Kondo
茂樹 近藤
Tetsunobu Kouchi
哲伸 光地
Shigetoshi Sugawa
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36100892A priority Critical patent/JP3243582B2/en
Publication of JPH06202075A publication Critical patent/JPH06202075A/en
Application granted granted Critical
Publication of JP3243582B2 publication Critical patent/JP3243582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To enable faster operation and a high-definition liquid crystal display at high frequencies to be realized by providing a means which controls a potential by a line buffer through a transistor(TR) different from a TR arranged on a display signal line. CONSTITUTION:The line buffer 7 is provided with a reset signal input means through a TR separately from the display signal line 2. A video signal is stored in respective line buffers 7 and transferred to respective display signal lines 2 through TRs. In the remaining blanking period before a next scanning period, the reset signal input means provided to the line buffer 7, i.e., TR is turned on to input a desired potential through it, and all the line buffers 7 are reset to the constant potential. Thus, the respective line buffers 7 are provided with line buffer control means which function independently of the display signal lines 2 and the charge quantities of the line buffers 7 are controlled through them to input the video signal under the optimum condition.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の画素を縦横に配
置し、各画素毎にスイッチング素子を設けてアクティブ
マトリクス駆動する液晶表示素子に関する発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display element in which a plurality of pixels are arranged vertically and horizontally and a switching element is provided for each pixel to perform active matrix driving.

【0002】[0002]

【従来の技術】近年高精細な画像表示を目的とし、膨大
な数の画素を高周波数で駆動する手段としてアクティブ
マトリクス型の駆動方法が知られている。この方式は、
各画素毎にスイッチング素子、例えばトランジスタを配
し、ドレイン電極を各画素の画素電極に接続し、各列毎
にソース電極を、各行毎にゲート電極を共通に接続し、
1走査線ずつ選択して順次ゲート電極をオンし、同時に
各表示信号線に映像信号を入力し、選択された走査線に
接続されたトランジスタを介して画素電極に映像信号を
入力して表示を行なう方式である。
2. Description of the Related Art In recent years, an active matrix driving method has been known as a means for driving a huge number of pixels at a high frequency for the purpose of displaying a high-definition image. This method
A switching element, for example, a transistor is arranged for each pixel, a drain electrode is connected to a pixel electrode of each pixel, a source electrode is connected for each column, and a gate electrode is commonly connected for each row.
The gate electrodes are sequentially turned on by selecting one scanning line at a time, the video signal is input to each display signal line at the same time, and the video signal is input to the pixel electrode via the transistor connected to the selected scanning line to display. It is a method to do.

【0003】図3にアクティブマトリクス型の液晶表示
素子の駆動回路の一例、及び図4にそのタイミングチャ
ートを示す。
FIG. 3 shows an example of a drive circuit for an active matrix type liquid crystal display element, and FIG. 4 shows a timing chart thereof.

【0004】図中1は走査信号線、2は表示信号線、3
は薄膜トランジスタ(以下「TFT」と記す)、4は液
晶、5は垂直シフトレジスタ、6は水平シフトレジス
タ、7はラインバッファである。この型の液晶表示素子
においては、映像信号は水平シフトレジスタ6の信号に
応じてゲートオンしたトランジスタを介してラインバッ
ファ7に蓄積される。各ラインバッファに順次映像信号
が蓄積された後、ラインバッファ7が接続している画素
側のトランジスタをオンして全表示信号線に一斉に各ラ
インバッファ7が蓄積した映像信号を入力し画素に転送
する。同時に、ある走査信号線1が選択され当該走査信
号線に接続されたTFT3のゲートがオンし、ラインバ
ッファ7から転送された映像信号がTFT3を介して画
素電極に入力され、次の信号が入力されるまで、液晶容
量CLCとして保持される。この1水平走査を順次走査
信号線毎に行ない、1画面の表示を行なう。
In the figure, 1 is a scanning signal line, 2 is a display signal line, 3
Is a thin film transistor (hereinafter referred to as “TFT”), 4 is a liquid crystal, 5 is a vertical shift register, 6 is a horizontal shift register, and 7 is a line buffer. In this type of liquid crystal display element, the video signal is accumulated in the line buffer 7 via the transistor whose gate is turned on in response to the signal from the horizontal shift register 6. After the video signals are sequentially accumulated in each line buffer, the pixel side transistors connected to the line buffer 7 are turned on to input the video signals accumulated in each line buffer 7 to all the display signal lines all at once. Forward. At the same time, a scanning signal line 1 is selected, the gate of the TFT 3 connected to the scanning signal line is turned on, the video signal transferred from the line buffer 7 is input to the pixel electrode via the TFT 3, and the next signal is input. It is held as the liquid crystal capacitance C LC until it is turned on. This one horizontal scanning is sequentially performed for each scanning signal line to display one screen.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、より
高精細な画像表示を実現するべく、より高周波数で駆動
するために、最適の条件で機能し得る液晶表示素子及び
その駆動方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device capable of functioning under optimum conditions for driving at a higher frequency in order to realize higher definition image display and a driving method thereof. To provide.

【0006】表示部の画素数は、垂直走査線450本×
水平走査線(表示信号線)600本である。この水平画
素数を持った表示パネルをNTSC信号で走査した場
合、1水平画素(実際には各表示信号線毎に設けたライ
ンバッファ)への充電にかけられる時間は、約90[n
sec.]しかない。この時間内にビデオ信号電荷をラ
インバッファに蓄積する必要がある。蓄積すべき信号電
荷は、パネルとしての表示性能、とりわけ、階調数をど
の程度要求されるかによって決まってくる。すなわち、
表示すべき階調数の1階調分に相当する信号電圧以上の
信号電圧の転送とりこぼしがあると、そのパネルの階調
特性はもはや維持できなくなる。今後液晶表示パネルの
分野においても、ますます高階調性が要求されてくるも
のと思われる。液晶の駆動電圧振幅自体は、大きく変化
しないと思われるので、その場合、1階調を識別するた
めの信号電圧は、ますます小さくなる。例えば、液晶の
駆動電圧振幅を±5[V]とした場合、その液晶の電圧
−透過率曲線の変化を考慮した場合、表示階調数を64
階調程度実現するためには、20〜30[mV]前後の
信号電圧の差を読み取らなければならない。
The number of pixels in the display unit is 450 vertical scanning lines ×
There are 600 horizontal scanning lines (display signal lines). When a display panel having this number of horizontal pixels is scanned with an NTSC signal, the time required to charge one horizontal pixel (actually, a line buffer provided for each display signal line) is about 90 [n
sec. ] Only It is necessary to store the video signal charge in the line buffer within this time. The signal charge to be accumulated depends on the display performance of the panel, and in particular, how many gradation levels are required. That is,
If there is a transfer failure of a signal voltage equal to or higher than the signal voltage corresponding to one gradation of the number of gradations to be displayed, the gradation characteristics of the panel can no longer be maintained. In the field of liquid crystal display panels, it is expected that higher gradation will be required in the future. Since the drive voltage amplitude of the liquid crystal does not seem to change significantly, in that case, the signal voltage for identifying one gradation becomes smaller and smaller. For example, when the drive voltage amplitude of the liquid crystal is ± 5 [V], the number of display gradations is 64 when the change in the voltage-transmittance curve of the liquid crystal is taken into consideration.
In order to realize a gradation level, it is necessary to read the difference between the signal voltages of about 20 to 30 [mV].

【0007】例えば、スイッチングするトランジスタを
全てP型MOSのみで構成した場合について考える。入
力される信号の振幅は、3〜13[V]である。この場
合、液晶セルの対向電極の電位は、ほぼ8[V]に設定
した。信号を転送するスイッチングトランジスタを駆動
するゲートパルスの駆動振幅は、0〜15[V]とし
た。
Consider, for example, a case where all the switching transistors are composed of only P-type MOS. The amplitude of the input signal is 3 to 13 [V]. In this case, the potential of the counter electrode of the liquid crystal cell was set to about 8 [V]. The drive amplitude of the gate pulse that drives the switching transistor that transfers the signal was set to 0 to 15 [V].

【0008】ここで、ラインバッファ容量のリセット電
圧を、3[V」、及び8[V]に設定したところ、図5
に示したように、特に、入力信号が小さい場合、リセッ
ト電圧によってラインバッファ容量への充電率に差が生
じた。これは先述したように、リセット電圧の違いによ
り、ラインバッファ容量側が、トランジスタのドレイン
として作用するか、ソースとして作用するかによると考
えられる。
Here, when the reset voltage of the line buffer capacity is set to 3 [V] and 8 [V], FIG.
As shown in, the reset voltage causes a difference in the charging rate to the line buffer capacitance, especially when the input signal is small. It is considered that this depends on whether the line buffer capacitance side functions as the drain or the source of the transistor due to the difference in the reset voltage, as described above.

【0009】以上の検討の結果、本発明者等は、高階調
の液晶表示パネルを実現するための手段として、本発明
を得るに至ったのである。
As a result of the above examination, the present inventors have obtained the present invention as a means for realizing a high gradation liquid crystal display panel.

【0010】[0010]

【課題を解決するための手段】本発明は上記課題を解決
し、より高速で機能し得る液晶表示素子とその駆動方法
を提供するものであり、第1の発明は、各画素毎のスイ
ッチング素子に薄膜トランジスタを用いたアクティブマ
トリクス型液晶表示素子であって、シフトレジスタから
の信号に応じて表示信号線に入力された映像信号を蓄積
し且つトランジスタを介して画素にVideo信号を転
送するラインバッファを表示信号線毎に有し、該ライン
バッファが上記表示信号線に配したトランジスタとは異
なるトランジスタを介して電位を制御する手段を有する
ことを特徴とするアクティブマトリクス型液晶表示素子
である。
SUMMARY OF THE INVENTION The present invention solves the above problems and provides a liquid crystal display device capable of functioning at a higher speed and a driving method thereof. A first invention is a switching device for each pixel. An active matrix type liquid crystal display device using thin film transistors for storing a video signal input to a display signal line according to a signal from a shift register and transferring a Video signal to a pixel through the transistor. An active matrix type liquid crystal display device, characterized in that it has a unit for each display signal line, and the line buffer has means for controlling the potential through a transistor different from the transistor arranged on the display signal line.

【0011】また、第2の発明は上記第1の発明の液晶
表示素子の駆動方法であり、一水平走査期間の走査期間
に各表示信号線毎に設けたラインバッファに映像信号を
蓄積し、続くブランキング期間の一部で各ラインバッフ
ァが接続するトランジスタのゲートをオンして各画素に
一斉に蓄積された映像信号を転送し、ブランキング期間
の残された期間に上記トランジスタのゲートをオフし、
ラインバッファに接続された異なるトランジスタを介し
てリセット信号を全ラインバッファに入力し、全ライン
バッファの電位を一定に保持することを特徴とするアク
ティブマトリクス型液晶表示素子の駆動方法である。
A second invention is a method of driving the liquid crystal display device according to the first invention, wherein a video signal is stored in a line buffer provided for each display signal line during a scanning period of one horizontal scanning period, During a part of the subsequent blanking period, the gates of the transistors connected to each line buffer are turned on to transfer the video signals stored in all pixels simultaneously, and the gates of the above transistors are turned off during the remaining period of the blanking period. Then
A method for driving an active matrix type liquid crystal display device, characterized in that a reset signal is input to all line buffers via different transistors connected to the line buffers to keep the potentials of all line buffers constant.

【0012】本発明において、上記ラインバッファの電
位は映像信号の振幅内の最高電位に設定されるのが望ま
しい。
In the present invention, the potential of the line buffer is preferably set to the highest potential within the amplitude of the video signal.

【0013】[0013]

【実施例及び作用】[Examples and functions]

(実施例1)図1に本発明の一実施例である液晶表示素
子の回路図、及び図2にそのタイミングチャートを示
す。
(Embodiment 1) FIG. 1 shows a circuit diagram of a liquid crystal display device which is an embodiment of the present invention, and FIG. 2 shows a timing chart thereof.

【0014】図中の符号は前記図3と同じであるが、本
発明においては、ラインバッファ7に、表示信号線とは
別にトランジスタを介してリセット信号入力手段が設け
てある。
The reference numerals in the figure are the same as those in FIG. 3, but in the present invention, the reset signal input means is provided in the line buffer 7 separately from the display signal line via a transistor.

【0015】本実施例においては、各ラインバッファ7
に映像信号を蓄積し、各表示信号線にトランジスタを介
して該映像信号を転送するところまでは同じであるが、
次の走査期間前の残されたブランキング期間に、ライン
バッファ7に設けたリセット信号入力手段、即ち本実施
例においてはトランジスタをオンしこれを介して所望の
電位を入力し、全ラインバッファを一定電位にリセット
する。その結果、次の映像信号はいずれのラインバッフ
ァであっても、一定電位に保持された状態で入力される
ことになる。
In this embodiment, each line buffer 7
It is the same up to the point where the video signal is stored in and the video signal is transferred to each display signal line through the transistor.
In the remaining blanking period before the next scanning period, the reset signal input means provided in the line buffer 7, that is, the transistor in this embodiment is turned on, and a desired potential is input through the reset signal input means to turn on all the line buffers. Reset to constant potential. As a result, the next video signal is input while being held at a constant potential in any line buffer.

【0016】一般に、ある容量に接続したトランジスタ
の特性は該容量に蓄積された電荷量に依存し、容量側を
ドレインとして作用する場合、即ち映像信号入力時に容
量に蓄積した電荷をVideo信号線に放電する場合に
は、90%→10%放電には2.74τ、逆に10%→
90%充電には容量側がソースとして作用する場合には
10%→90%充電には7τ必要と成る。但しτ=C/
Gm(τは時定数、Cは負荷容量、Gmはトランジスタ
のコンダクタンス)である。
In general, the characteristics of a transistor connected to a capacitor depend on the amount of charge stored in the capacitor, and when the capacitor side acts as a drain, that is, when the video signal is input, the charge stored in the capacitor is applied to the Video signal line. When discharging, 90% → 2.74τ for 10% discharging, and conversely 10% →
For 90% charging, if the capacity side acts as a source, 10% → 90% charging requires 7τ. However, τ = C /
Gm (τ is a time constant, C is a load capacitance, and Gm is a transistor conductance).

【0017】また、上記の容量側をソースとした場合に
は、ゲートとドレイン間の電位にも左右される。従っ
て、本発明においては、ソースとゲート間の電位に影響
されない、容量側がドレインとして作用する場合が最も
望ましく、しかも最高電位、即ち映像信号振幅の中心を
0として、P型MOSを用いた場合には負極性、N型M
OSを用いた場合には正極性の最高電位に容量を制御す
れば良い。
When the capacitance side is used as the source, it also depends on the potential between the gate and the drain. Therefore, in the present invention, it is most desirable that the capacity side acts as the drain without being affected by the potential between the source and the gate, and the maximum potential, that is, the center of the video signal amplitude is 0, and the P-type MOS is used. Is negative polarity, N-type M
When the OS is used, the capacity may be controlled to the maximum positive potential.

【0018】本発明においては、各ラインバッファにそ
れぞれ表示信号線とは独立して機能する、ラインバッフ
ァ電位制御手段を有しておりこの制御手段を介してライ
ンバッファの電荷量を制御し、映像信号入力を最適な条
件で行なうことができる。
In the present invention, each line buffer has a line buffer potential control means that functions independently of the display signal line, and the charge amount of the line buffer is controlled via this control means to obtain an image. Signals can be input under optimum conditions.

【0019】このようにして、本発明では常に映像信号
を入力するラインバッファが一定電位に制御されている
ため、常に最適なしかも均一な条件で入力できる。
In this way, according to the present invention, the line buffer for inputting the video signal is always controlled to have a constant potential, so that the input can always be performed under optimum and uniform conditions.

【0020】次に本実施例を具体的に示す。本実施例に
おいては、スイッチングするトランジスタは、全てNM
OS構成とした。
Next, the present embodiment will be specifically described. In this embodiment, all switching transistors are NM.
It has an OS configuration.

【0021】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、W/L=90/2[μm]
(W;ゲート幅、L;ゲート長)、ラインバッファ容量
値は、12p[F]である。
The size of the transistor for transferring the video signal to each line buffer is W / L = 90/2 [μm]
(W: gate width, L: gate length) and the line buffer capacity value is 12 p [F].

【0022】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層(SOI層)
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶SOI層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。
In this embodiment, a single crystal silicon layer (SOI layer) on an insulating layer is used as an active layer forming a transistor.
Was used. Examples of the method for manufacturing such a substrate include those obtained by recrystallizing an amorphous silicon or polycrystalline silicon film deposited on a glass substrate by an energy beam, or a substrate obtained by bonding a single crystal silicon wafer on an insulating film. Can be used. In particular, the latter is effective as a means for obtaining a good-quality single crystal SOI layer, and the substrate prepared by this method was used also in this example.

【0023】入力するビデオ信号振幅は、3〜13
[V]、液晶の対向電極の電圧は、8[V]、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は0〜15[V]とした。
The input video signal amplitude is 3 to 13
[V], the voltage of the counter electrode of the liquid crystal was 8 [V], and the drive voltage amplitude of the shift register for driving the switching transistor was 0 to 15 [V].

【0024】また、ラインバッファ容量のリセット電圧
は13[V]に設定した。
The reset voltage of the line buffer capacity is set to 13 [V].

【0025】また、液晶の表示は、ノーマリーホワイト
(入力信号がないスタンバイ状態で白表示)表示とし
た。
The liquid crystal display is normally white (white display in a standby state with no input signal).

【0026】この結果、特に、入力ビデオ信号が高い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、60階調
の液晶表示パネルが実現できた。
As a result, in particular, when the input video signal is high, that is, in the display, the gradation property near black display is improved, and a liquid crystal display panel of 60 gradations can be realized as the entire input video signal. It was

【0027】これは、入力ビデオ信号が高い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。
It is considered that this is because the line buffer capacity was sufficiently charged when the input video signal was high.

【0028】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。
In particular, as a liquid crystal material, TN (Twi
In the case of using a steady nematic liquid crystal, the driving method is so-called AC driving in which a positive and negative signal is input with respect to the center voltage, but in that case, the display is continued with the positive and negative signals being unbalanced. And DC in the liquid crystal molecule
The component is applied, and the liquid crystal molecules are gradually burned in due to the rearrangement of the impurity ions in the liquid crystal, and flicker begins to stand out, and finally a phenomenon occurs in which the liquid crystal molecules completely stop operating.

【0029】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。
In the liquid crystal display panel according to the present embodiment, flicker was remarkably reduced, and a long-life panel without liquid crystal burn-in could be realized.

【0030】これは、対向電極の中心電圧に対して、特
に、正側の(入力信号の高いレベル)のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。 (実施例2)本発明の第2の実施例として、図2に示す
駆動タイミングチャートでPMOS構成とした例を示
す。
This is because the transfer capability of the video signal on the positive side (high level of the input signal) with respect to the center voltage of the counter electrode is improved, and the positive and negative signals are more balanced. It is believed that there is. (Embodiment 2) As a second embodiment of the present invention, an example of a PMOS configuration is shown in the drive timing chart shown in FIG.

【0031】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、W/L=180/2[μm]
(W;ゲート幅、L;ゲート長)、ラインバッファ容量
値は、12p[F]である。
The size of the transistor for transferring the video signal to each line buffer is W / L = 180/2 [μm]
(W: gate width, L: gate length) and the line buffer capacity value is 12 p [F].

【0032】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層(SOI層)
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶SOI層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。
In this embodiment, a single crystal silicon layer (SOI layer) on an insulating layer is used as an active layer forming a transistor.
Was used. Examples of the method for manufacturing such a substrate include those obtained by recrystallizing an amorphous silicon or polycrystalline silicon film deposited on a glass substrate by an energy beam, or a substrate obtained by bonding a single crystal silicon wafer on an insulating film. Can be used. In particular, the latter is effective as a means for obtaining a good-quality single crystal SOI layer, and the substrate prepared by this method was used also in this example.

【0033】入力するビデオ信号振幅は、3〜13
[V]、液晶の対向電極の電圧は、8[V]、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は0〜15[V]とした。
The input video signal amplitude is 3 to 13
[V], the voltage of the counter electrode of the liquid crystal was 8 [V], and the drive voltage amplitude of the shift register for driving the switching transistor was 0 to 15 [V].

【0034】また、ラインバッファ容量のリセット電圧
は13[V]に設定した。
Further, the reset voltage of the line buffer capacity is set to 13 [V].

【0035】また、液晶の表示は、ノーマリーホワイト
(入力信号がないスタンバイ状態で白表示)表示とし
た。
The liquid crystal display is normally white (white display in a standby state with no input signal).

【0036】この結果、特に、入力ビデオ信号が低い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、60階調
の液晶表示パネルが実現できた。
As a result, in particular, when the input video signal is low, that is, as a display, the gradation property near black display is improved, and a liquid crystal display panel of 60 gradations can be realized as the entire input video signal. It was

【0037】これは、入力ビデオ信号が低い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。
It is considered that this is because the line buffer capacity was sufficiently charged when the input video signal was low.

【0038】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。
In particular, as a liquid crystal material, TN (Twi
When a steady nematic liquid crystal is used, the driving method is so-called AC driving in which a positive and negative signal is input with respect to the center voltage, but in that case, the display is continued with the positive and negative signals being unbalanced. And DC in the liquid crystal molecule
The component is applied, and the liquid crystal molecules are gradually burned in due to the rearrangement of the impurity ions in the liquid crystal, and flicker begins to stand out, and finally a phenomenon occurs in which the liquid crystal molecules completely stop operating.

【0039】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。
In the liquid crystal display panel according to the present embodiment, flicker was remarkably reduced, and it was possible to realize a panel having a long life and free from liquid crystal burn-in.

【0040】これは、対向電極の中心電圧に対して、特
に、負側の(入力信号の低いレベル)のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。 (実施例3)本発明の第3の実施例として、図2に示す
駆動タイミングチャートでNMOS構成とした、実施例
1とは異なる例を示す。
This is because the transfer capability of the video signal on the negative side (low level of the input signal) is improved with respect to the center voltage of the counter electrode, and the positive and negative signals are more balanced. It is believed that there is. (Embodiment 3) As a third embodiment of the present invention, an example different from the embodiment 1 in which the driving timing chart shown in FIG.

【0041】映像信号を各ラインバッファに転送するト
ランジスタのサイズは、W/L=400/3[μm]
(W;ゲート幅、L;ゲート長)、ラインバッファ容量
値は、12p[F]である。
The size of the transistor for transferring the video signal to each line buffer is W / L = 400/3 [μm]
(W: gate width, L: gate length) and the line buffer capacity value is 12 p [F].

【0042】本実施例では、トランジスタを形成する活
性層として、絶縁層上の単結晶シリコン層(SOI層)
を用いた。このような基板の製法としては、ガラス基板
上に堆積した非晶質シリコンや多結晶シリコン膜をエネ
ルギービームにより再結晶化したものや、絶縁膜上に単
結晶シリコンウェハーを貼りあわせた基板などを用いる
ことができる。特に後者は、良質の単結晶SOI層を得
る手段として有効であり、本実施例においても、この方
法で作成した基板を用いた。
In this embodiment, a single crystal silicon layer (SOI layer) on an insulating layer is used as an active layer forming a transistor.
Was used. Examples of the method for manufacturing such a substrate include those obtained by recrystallizing an amorphous silicon or polycrystalline silicon film deposited on a glass substrate by an energy beam, or a substrate obtained by bonding a single crystal silicon wafer on an insulating film. Can be used. In particular, the latter is effective as a means for obtaining a good-quality single crystal SOI layer, and the substrate prepared by this method was used also in this example.

【0043】入力するビデオ信号振幅は、3〜13
[V]、液晶の対向電極の電圧は、8[V]、スイッチ
ングトランジスタを駆動するためのシフトレジスタの駆
動電圧振幅は0〜16[V]とした。
The input video signal amplitude is 3 to 13
[V], the voltage of the counter electrode of the liquid crystal was 8 [V], and the drive voltage amplitude of the shift register for driving the switching transistor was 0 to 16 [V].

【0044】また、ラインバッファ容量のリセット電圧
は13[V]に設定した。
The reset voltage of the line buffer capacity is set to 13 [V].

【0045】また、液晶の表示は、ノーマリーホワイト
(入力信号がないスタンバイ状態で白表示)表示とし
た。
The liquid crystal display is normally white (white display in a standby state with no input signal).

【0046】この結果、特に、入力ビデオ信号が高い場
合、すなわち、表示としては、黒表示に近いところでの
階調性が向上し、入力ビデオ信号全体として、45階調
の液晶表示パネルが実現できた。
As a result, in particular, when the input video signal is high, that is, in the display, the gradation property near black display is improved, and a liquid crystal display panel of 45 gradations can be realized as the entire input video signal. It was

【0047】これは、入力ビデオ信号が低い場合におい
て、ラインバッファ容量への充電が充分行われたためと
考えられる。
It is considered that this is because the line buffer capacity was sufficiently charged when the input video signal was low.

【0048】また、特に液晶材料として、TN(Twi
sted Nematic)液晶を用いた場合は、その
駆動方法は、中心電圧に対して、正負の信号を入力する
いわゆる交流駆動をするが、その場合、正負の信号のバ
ランスが崩れたままに表示を続けると、液晶分子にDC
成分が印加されることになり、液晶中の不純物イオンの
再配列による液晶分子の焼きつきが徐々に生じ、フリッ
カが目立ち始め、最後には完全に動作しなくなってしま
う現象が生じる。
In particular, as a liquid crystal material, TN (Twi
When a steady nematic liquid crystal is used, the driving method is so-called AC driving in which a positive and negative signal is input with respect to the center voltage, but in that case, the display is continued with the positive and negative signals being unbalanced. And DC in the liquid crystal molecule
The component is applied, and the liquid crystal molecules are gradually burned in due to the rearrangement of the impurity ions in the liquid crystal, and flicker begins to stand out, and finally a phenomenon occurs in which the liquid crystal molecules completely stop operating.

【0049】本実施例による液晶表示パネルにおいて
は、フリッカが著しく減少し、液晶の焼きつきの無い長
寿命のパネルが実現することができた。
In the liquid crystal display panel according to this example, flicker was significantly reduced, and a long-life panel without liquid crystal burn-in could be realized.

【0050】これは、対向電極の中心電圧に対して、特
に、正側の(入力信号の高いレベル)のビデオ信号の転
送能力が向上し、正負の信号のバランスがよりとれるよ
うになったためであると考えられる。
This is because the transfer capability of the video signal on the positive side (high level of the input signal) with respect to the center voltage of the counter electrode is improved, and the positive and negative signals are more balanced. It is believed that there is.

【0051】[0051]

【発明の効果】上記の様に、本発明においては各ライン
バッファに接続したトランジスタを最適な条件で作動さ
せることができるため、更なる画素の増加、或いは周波
数の増加を図り、より高精細、高品質な画像表示を実現
することができる。
As described above, in the present invention, since the transistors connected to each line buffer can be operated under the optimum conditions, it is possible to further increase the number of pixels or the frequency, and to achieve higher definition. High quality image display can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示素子の一実施例の回路図であ
る。
FIG. 1 is a circuit diagram of an embodiment of a liquid crystal display device of the present invention.

【図2】図1に示した液晶表示素子のタイミングチャー
トである。
FIG. 2 is a timing chart of the liquid crystal display element shown in FIG.

【図3】従来の液晶表示素子の一例の回路図である。FIG. 3 is a circuit diagram of an example of a conventional liquid crystal display element.

【図4】図3に示した液晶表示素子のタイミングチャー
トである。
FIG. 4 is a timing chart of the liquid crystal display element shown in FIG.

【図5】本発明に係る、リセット電圧とラインバッファ
容量の充電率との関係を示した図である。
FIG. 5 is a diagram showing a relationship between a reset voltage and a charging rate of a line buffer capacity according to the present invention.

【符号の説明】[Explanation of symbols]

1 走査信号線 2 表示信号線 3 TFT 4 液晶 5 垂直シフトレジスタ 6 水平シフトレジスタ 7 ラインバッファ 1 Scanning Signal Line 2 Display Signal Line 3 TFT 4 Liquid Crystal 5 Vertical Shift Register 6 Horizontal Shift Register 7 Line Buffer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 各画素毎のスイッチング素子に薄膜トラ
ンジスタを用いたアクティブマトリクス型液晶表示素子
であって、シフトレジスタからの信号に応じて表示信号
線に入力された映像信号を蓄積し且つトランジスタを介
して画素に映像信号を転送するラインバッファを表示信
号線毎に有し、該ラインバッファが上記表示信号線に配
したトランジスタとは異なるトランジスタを介して電位
を制御する手段を有することを特徴とするアクティブマ
トリクス型液晶表示素子。
1. An active matrix type liquid crystal display element using a thin film transistor as a switching element for each pixel, which stores a video signal input to a display signal line according to a signal from a shift register and through a transistor. Each display signal line has a line buffer for transferring a video signal to a pixel, and the line buffer has means for controlling the potential through a transistor different from the transistor arranged on the display signal line. Active matrix liquid crystal display device.
【請求項2】 各画素毎のスイッチング素子に薄膜トラ
ンジスタを用いたアクティブマトリクス型液晶表示素子
の駆動方法であって、一水平走査期間の走査期間に各表
示信号線毎に設けたラインバッファに映像信号を蓄積
し、続くブランキング期間の一部で各ラインバッファが
接続するトランジスタのゲートをオンして各画素に一斉
に蓄積された映像信号を転送し、ブランキング期間の残
された期間に上記トランジスタのゲートをオフし、ライ
ンバッファに接続された異なるトランジスタを介してリ
セット信号を全ラインバッファに入力し、全ラインバッ
ファの電位を一定に保持することを特徴とするアクティ
ブマトリクス型液晶表示素子の駆動方法。
2. A method for driving an active matrix type liquid crystal display element using a thin film transistor as a switching element for each pixel, wherein a video signal is provided in a line buffer provided for each display signal line during a scanning period of one horizontal scanning period. Is stored, the gates of the transistors connected to the respective line buffers are turned on in a part of the subsequent blanking period, and the video signals stored in all the pixels are transferred at the same time. Driving an active matrix type liquid crystal display device characterized by turning off the gate of each of them and inputting a reset signal to all line buffers through different transistors connected to the line buffers to keep the potentials of all line buffers constant. Method.
【請求項3】 リセット信号により保持する電位が映像
信号の振幅内の最高電位であることを特徴とするアクテ
ィブマトリクス型液晶表示素子の駆動方法。
3. A method for driving an active matrix type liquid crystal display device, wherein the potential held by the reset signal is the highest potential within the amplitude of the video signal.
JP36100892A 1992-12-29 1992-12-29 Active matrix type liquid crystal display Expired - Fee Related JP3243582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36100892A JP3243582B2 (en) 1992-12-29 1992-12-29 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36100892A JP3243582B2 (en) 1992-12-29 1992-12-29 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JPH06202075A true JPH06202075A (en) 1994-07-22
JP3243582B2 JP3243582B2 (en) 2002-01-07

Family

ID=18471804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36100892A Expired - Fee Related JP3243582B2 (en) 1992-12-29 1992-12-29 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3243582B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134246A (en) * 1999-08-18 2001-05-18 Semiconductor Energy Lab Co Ltd Display device and its driving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134246A (en) * 1999-08-18 2001-05-18 Semiconductor Energy Lab Co Ltd Display device and its driving circuit
JP4674939B2 (en) * 1999-08-18 2011-04-20 株式会社半導体エネルギー研究所 Drive circuit, display device, electronic equipment

Also Published As

Publication number Publication date
JP3243582B2 (en) 2002-01-07

Similar Documents

Publication Publication Date Title
JP3297347B2 (en) Active matrix display
JP2528957B2 (en) Energizing matrix cell for AC operation
JP4271414B2 (en) Image display device and display driving method
KR101013522B1 (en) Drive circuit and method for charging a liquid crystal cell
JPH02170125A (en) Matrix display device
JPH08314409A (en) Liquid crystal display device
JPH07181927A (en) Image display device
JP3305931B2 (en) Liquid crystal display
JP2000356785A (en) Liquid crystal display device
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
KR100257242B1 (en) Liquid crystal display device
JP3128965B2 (en) Active matrix liquid crystal display
KR100832049B1 (en) Display unit and display driver therefor
JP3090239B2 (en) Method and apparatus for driving liquid crystal element
JP3243583B2 (en) Active matrix type liquid crystal display
JP3243582B2 (en) Active matrix type liquid crystal display
JP3548811B2 (en) Active matrix liquid crystal display device and method of driving active matrix liquid crystal display element
JP3103161B2 (en) Liquid crystal display
JPH06202076A (en) Active matrix type liquid crystal display device and its driving method
JP2861266B2 (en) Active matrix type liquid crystal display device and driving method thereof
US20040027321A1 (en) Switched amplifier drive circuit for liquid crystal displays
JP3476865B2 (en) Driving method of liquid crystal display device
JPH0580354A (en) Liquid crystal display device
JPH09325348A (en) Liquid crystal display device
JPH06118910A (en) Method for driving liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010918

LAPS Cancellation because of no payment of annual fees