JPH06197118A - Asynchrnous transfer mode subscriber's circuit and switchboard using the same - Google Patents

Asynchrnous transfer mode subscriber's circuit and switchboard using the same

Info

Publication number
JPH06197118A
JPH06197118A JP34481692A JP34481692A JPH06197118A JP H06197118 A JPH06197118 A JP H06197118A JP 34481692 A JP34481692 A JP 34481692A JP 34481692 A JP34481692 A JP 34481692A JP H06197118 A JPH06197118 A JP H06197118A
Authority
JP
Japan
Prior art keywords
transfer mode
asynchronous transfer
circuit
processing
atm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34481692A
Other languages
Japanese (ja)
Other versions
JP2689061B2 (en
Inventor
Hiroshi Fujitani
宏 藤谷
Toshiro Mizuno
俊郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP34481692A priority Critical patent/JP2689061B2/en
Publication of JPH06197118A publication Critical patent/JPH06197118A/en
Application granted granted Critical
Publication of JP2689061B2 publication Critical patent/JP2689061B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To connect an existing network with an ATM network by making a signal from an analog subscriber's line to an ATM. CONSTITUTION:The transfer of a PCM signal and a level signal between an analog subscriber's line 2 and an ATM cell multiplex circuit 8 is performed by making the signal to the ATM cell by an ALL processing circuit 5 for a PCM signal and an ATM layer processing circuit 7, and the transfer of the level signal between the analog subscriber's circuit 2 and the ATM cell multiplex circuit 8 is performed by making the signal to the ATM cell by an ALL processing circuit 6 for a level signal and the ATM layer processing circuit 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アナログ加入者回線を
収容する非同期転送モード交換機として利用する。アナ
ログ加入者回線対応にセル化機能を配備し加入者回線か
ら非同期転送モード化して収容する非同期転送モード交
換機に利用する。従来の加入者交換機を更改した非同期
転送モード交換機に利用する。
BACKGROUND OF THE INVENTION The present invention is used as an asynchronous transfer mode switch for accommodating analog subscriber lines. It is used for an asynchronous transfer mode switch that accommodates analog subscriber lines by providing a cellizing function and converting the subscriber lines into asynchronous transfer mode. The conventional subscriber exchange is used as an upgraded asynchronous transfer mode exchange.

【0002】[0002]

【従来の技術】非同期転送モード(ATM)は、すべて
情報をセルと呼ばれる固定長のパケットを単位に伝達、
交換する方法で、多様な速度や様々なメディアが混在し
た通信を効率良く高速に実現できる方法として、ISD
N(Integrated Services Dig
ital Network)を構築する基盤技術となっ
ている。このようなATMによるB−ISDN(Bro
adband ISDN)を構築する場合に、既存のS
TM(Synchronous Transfer M
ode)との相互接続またはSTM系の既存端末または
既存加入者回線を直接ATM網に接続する機能が必要と
なる。特に、既存網をATMによる統合網に効率よく収
容してゆく過程では必要不可欠の機能である。
2. Description of the Related Art In asynchronous transfer mode (ATM), all information is transferred in fixed-length packets called cells.
As a method of exchanging, various methods such as various speeds and various media can be efficiently realized at high speed as ISD.
N (Integrated Services Dig)
It is a basic technology for building an ital network. Such an ATM B-ISDN (Bro
existing ISDN) when constructing an existing S
TM (Synchronous Transfer M)
It is necessary to have a function of interconnecting with an ode) or connecting an existing terminal of the STM system or an existing subscriber line directly to the ATM network. In particular, it is an indispensable function in the process of efficiently accommodating the existing network in the integrated network by ATM.

【0003】既存網をATM化する方法としては、網間
アダプタにより既存網とATM網とを接続したり、ST
M交換機の中継出回線にセル組立分解機能を付加するな
ど中継回線からATM化を行う方法や、また加入者交換
機の多重出回線やまたは加入者回線対応にセル化機能を
配備して加入者回線からATM化する方法や、さらに端
末側にATMアダプタを配置して既存端末を直接ATM
網に収容できるようにする方法などが考えられる。
As a method of converting an existing network into an ATM, an inter-network adapter is used to connect the existing network and an ATM network, or ST
A method to make ATM from the trunk line by adding a cell assembling / disassembling function to the trunk outgoing line of the M switch, or a subscriber line by deploying the cellizing function for multiple outgoing lines of the subscriber switch or subscriber line To ATM from the terminal, or by arranging an ATM adapter on the terminal side and directly connecting the existing terminal to the ATM.
It is possible to consider a method of making it possible to accommodate it in the net.

【0004】[0004]

【発明が解決しようとする課題】しかし、従来の技術で
は、前述のようなおおまかな方法に分類している程度
で、それぞれの実現方法はまだ確立されていない状態で
ある。
However, in the prior art, the methods are roughly classified into the above-mentioned rough methods, and the respective realization methods have not been established yet.

【0005】本発明はこのような背景のもとに行われる
もので、アナログ加入者回線からATM化して既存網を
ATM網に接続することができ、従来の加入者交換機を
ATM交換機に更改する場合に、既存アナログ加入者回
線も従来と全く同じインタフェースでATM交換機に効
率的かつ経済的に収容できる非同期転送モード加入者交
換機を提供することを目的とする。
The present invention has been made under such a background, and it is possible to connect an existing network to an ATM network by converting an analog subscriber line into ATM, and to replace the conventional subscriber exchange with an ATM exchange. In this case, it is an object of the present invention to provide an asynchronous transfer mode subscriber exchange in which an existing analog subscriber line can be accommodated in an ATM exchange efficiently and economically with the same interface as the conventional one.

【0006】[0006]

【課題を解決するための手段】第一の発明は、アナログ
加入者回線を収容するアナログ加入者回路を含むアナロ
グ回線用非同期転送モード加入者回路において、前記ア
ナログ加入者回路の出力の非同期転送モードアダプテー
ションレイヤ処理および非同期転送モードレイヤ処理を
行いセル化して非同期転送モードセル多重回線に与え、
非同期転送モードセル多重回線からのセルを受信しその
セルの分解を行い前記アナログ加入者回路に与える手段
を含むことを特徴とする。
A first aspect of the present invention is an asynchronous transfer mode subscriber circuit for an analog line including an analog subscriber circuit for accommodating an analog subscriber line, wherein the asynchronous transfer mode of the output of the analog subscriber circuit is used. Adaptation layer processing and asynchronous transfer mode layer processing are performed and cells are created and given to the asynchronous transfer mode cell multiplex line.
It is characterized in that it includes means for receiving a cell from an asynchronous transfer mode cell multiplex line, disassembling the cell, and supplying the cell to the analog subscriber circuit.

【0007】また、本発明は、前記処理手段は、前記ア
ナログ加入者回路の出力パルス符号変調信号に対してエ
コー制御を行うエコーキャンセラと、前記エコーキャン
セラの出力パルス符号変調信号に対して非同期転送モー
ドアダプテーションレイヤ処理を行うパルス符号変調信
号用処理手段と、前記アナログ加入者回路の出力レベル
信号に対して非同期転送モードアダプテーションレイヤ
処理を行うレベル信号用処理手段と、このパルス符号変
調信号用処理手段およびレベル信号用処理手段の出力に
それぞれ非同期転送モードヘッダを付加し非同期転送モ
ードセルを非同期転送モードセル多重回線に与え、非同
期転送モードセル多重回線からの非同期転送モードセル
を分解してこのパルス符号変調信号用処理手段およびこ
のレベル信号用処理手段に与える非同期転送モードレイ
ヤ処理手段とを含み、前記パルス符号変調信号用処理手
段は前記非同期転送モードレイヤ処理手段の出力を分解
して前記エコーキャンセラを介して前記アナログ加入者
回路に与える手段を含み、前記レベル信号用処理手段は
前記非同期転送モードレイヤ処理手段の出力を分解して
前記アナログ加入者回路に与える手段を含むことができ
る。
According to the present invention, the processing means includes an echo canceller for performing echo control on the output pulse code modulation signal of the analog subscriber circuit, and an asynchronous transfer for the output pulse code modulation signal of the echo canceller. Pulse code modulation signal processing means for performing mode adaptation layer processing, level signal processing means for performing asynchronous transfer mode adaptation layer processing on the output level signal of the analog subscriber circuit, and this pulse code modulation signal processing means And an asynchronous transfer mode header is added to the output of the level signal processing means and an asynchronous transfer mode cell is given to the asynchronous transfer mode cell multiplex line, and the asynchronous transfer mode cell from the asynchronous transfer mode cell multiplex line is disassembled to obtain the pulse code. Modulation signal processing means and level signal processing means Asynchronous transfer mode layer processing means for giving the means, the pulse code modulation signal processing means decomposes the output of the asynchronous transfer mode layer processing means, and gives the means to the analog subscriber circuit via the echo canceller. In addition, the level signal processing means may include means for decomposing an output of the asynchronous transfer mode layer processing means and providing it to the analog subscriber circuit.

【0008】第二の本発明は、請求項1記載の非同期転
送モード加入者回路が複数個非同期転送モードスイッチ
に接続された非同期転送モード交換機である。
A second aspect of the present invention is an asynchronous transfer mode switch in which a plurality of asynchronous transfer mode subscriber circuits according to claim 1 are connected to an asynchronous transfer mode switch.

【0009】また、本発明は、請求項3記載の非同期転
送モード交換機において、非同期転送モードセル多重回
線と前記非同期転送モードスイッチとの間のパルス符号
変調信号の送受信を行い、非同期転送モードセル多重回
線からのレベル信号セルを振分けて送受信する多重振分
回路と、入力するメッセージをDチャネル用リンクアク
セス手順を含むレイヤ2処理、非同期転送モードアダプ
テーションレイヤ処理のタイプ1およびタイプ2処理な
らびに非同期転送モードレイヤ処理を行い前記非同期転
送モードスイッチに与え、この非同期転送モードスイッ
チの出力をメッセージに分解するメッセージ処理回路
と、前記多重振分回路の送受信するレベル信号セルの分
解組立を行う組立分解手段と、この組立分解手段からの
レベレ信号に基づきメッセージを生成して前記メッセー
ジ処理手段に与える手段、このメッセージ処理手段から
のメッセージがレベル信号である場合にはそのレベル信
号をこの組立分解手段に与える手段ならびにこのメッセ
ージ処理手段からのメッセージがプッシュボタン信号受
信指示およびトーン指定の内の一つの場合にはその一つ
を出力する手段を含む制御装置と、前記プッシュボタン
受信指示によりプッシュボタンを受信する受信回路、前
記トーン指定により指定されたトーンを送出するトーン
送信回路ならびにこの二つの回路と前記非同期転送モー
ドスイッチとを接続し非同期転送モードアダプテーショ
ン処理のタイプ1処理、非同期転送モードレイヤ処理お
よびインタフェースを行うインタフェース回路を含む信
号処理回路とを備え、前記制御装置は前記受信回路から
のプッシュボタン信号に基づきメッセージを生成して前
記メッセージ処理回路に与える手段を含むことを特徴と
する。
According to the present invention, in an asynchronous transfer mode switch according to a third aspect of the present invention, a pulse code modulation signal is transmitted and received between an asynchronous transfer mode cell multiplex line and the asynchronous transfer mode switch, and the asynchronous transfer mode cell multiplex is performed. Multiplex distribution circuit for distributing and transmitting level signal cells from the line, and input message for layer 2 processing including D channel link access procedure, asynchronous transfer mode adaptation layer processing type 1 and type 2 processing and asynchronous transfer A message processing circuit for performing mode layer processing, giving it to the asynchronous transfer mode switch, and disassembling the output of the asynchronous transfer mode switch into messages, and assembling / disassembling means for disassembling and assembling level signal cells transmitted and received by the multiplex distribution circuit. And based on the level signal from this assembly and disassembly means A means for generating a message and giving it to the message processing means, a means for giving the level signal to the assembling / disassembling means and a message from the message processing means when the message from the message processing means is a level signal. In the case of one of the signal reception instruction and the tone designation, a control device including a means for outputting one of them, a receiving circuit for receiving a push button in response to the push button reception instruction, and a tone designated by the tone designation. A tone transmitting circuit for transmitting and a signal processing circuit including an interface circuit for connecting the two circuits and the asynchronous transfer mode switch to each other to perform type 1 processing of asynchronous transfer mode adaptation processing, asynchronous transfer mode layer processing and interface, The control device is It generates a message based on a push-button signal from the serial receiver circuit characterized in that it comprises a means for providing the message processing circuit.

【0010】[0010]

【作用】アナログ加入者回路とATM交換機との間のP
CM信号およびレベル信号の送受信をATMセル化して
行うことにより、アナログ加入者回線からATM化して
既存網をATM網に接続することができる。
Function: P between the analog subscriber circuit and the ATM switch
By transmitting and receiving the CM signal and the level signal in ATM cells, the analog subscriber line can be converted into ATM and the existing network can be connected to the ATM network.

【0011】STM線をATM網に収容するには、CC
ITT(国際電信電話諮問委員会)で規定するところの
ATMセルに組立分解する機能すなわちATMアダプテ
ーション処理(ALL処理)が必須となる。このALL
処理をどこでどのように行うかの方法が考えられ、その
一つの方法としてはSTM回線を従来のATM交換機で
収容し、その多重中継線への出入口にALL機能を配備
することが考えられる。この方法は比較的導入しやすい
反面、ATM化が進んでもいずれATM交換機が残るこ
とになり、ATM統合網とはいえない。
To accommodate the STM line in the ATM network, CC
A function of assembling and disassembling into ATM cells, that is, an ATM adaptation process (ALL process) defined by ITT (International Telegraph and Telephone Consultative Committee) is essential. This ALL
A method of performing the processing where and how can be considered, and one of the methods is to accommodate the STM line in the conventional ATM switch and provide the ALL function at the entrance / exit to the multiple trunk line. Although this method is relatively easy to introduce, it cannot be said to be an ATM integrated network because an ATM switch will remain in the future even if ATM is advanced.

【0012】また市内通話がATM化されないために、
市内通話にATM化のメリットが生かされない。そこ
で、本発明は加入者交換機において、各加入者回線対応
にALL処理を行うことにより、加入者交換機本体のA
TM化を可能とする方法である。アナログ加入者回線を
収容すためには各回線対応に加入者回路すなわちBOR
SCHT回路が必要であり、そのBORSCHT機能に
さらにALL機能を付加するのが本発明の考えである。
ALL機能をBORSCHT機能と一体としてLSI
(Large Scale Integrated C
ircuit)化すれば、将来十分に経済化を図れる可
能性がある。
Since local calls are not converted to ATM,
The advantages of using ATM for local calls cannot be used. In view of this, the present invention performs the ALL processing for each subscriber line in the subscriber exchange, thereby
This is a method that enables TM conversion. In order to accommodate analog subscriber lines, the subscriber circuits, or BORs, must be provided for each line.
The SCHT circuit is required, and it is an idea of the present invention to add an ALL function to the BORSCHT function.
LSI with ALL function integrated with BORSCHT function
(Large Scale Integrated C
If it becomes an ircuit, there is a possibility that it will be possible to achieve sufficient economic efficiency in the future.

【0013】ここで、アナログ加入者回線をATM網に
収容する場合を考えると、そのユーザ情報をATMセル
に変換するだけでなく、アナログ加入者回線による信号
方式もATM交換機で処理する必要がある。その信号の
種類としてはPB信号やトーン信号のようなインチャネ
ルのPCM信号と、オンフック検出のようなレベル信号
があり、前者は特にPB信号受信回路(PBR)のよう
な信号処理回路を必要とする。従来の交換機でよく用い
られていた方法は、PB受信回路などをトランクとして
共通に使用するように設置して、必要の都度時間スイッ
チで接続する方法である。この方法をそのまま適用する
と、ATMスイッチ以外に時間スイッチを必要とし、加
入者回線対応部と本体とのインタフェースもATMとS
TMとの両方を持つことになり、交換機構成の複雑化を
まねく。またレベル信号をインタフェースする線も必要
となる。
Considering the case of accommodating an analog subscriber line in an ATM network, it is necessary not only to convert the user information into an ATM cell, but also to process the signal system by the analog subscriber line in the ATM switch. . The types of signals include in-channel PCM signals such as PB signals and tone signals and level signals such as on-hook detection. The former requires a signal processing circuit such as a PB signal receiving circuit (PBR). To do. A method often used in conventional exchanges is a method in which a PB receiving circuit or the like is installed so as to be commonly used as a trunk and connected by a time switch whenever necessary. If this method is applied as it is, a time switch is required in addition to the ATM switch, and the interface between the subscriber line interface and the main body is ATM or S.
It will have both the TM and the switch configuration will be complicated. Also, a line for interfacing the level signal is required.

【0014】交換機本体には従来と同様にPB受信回路
などの信号回路を共通に使用されるように設置し、さら
にその装置にALL処理回路を付加する。各アナログ回
線用ATM加入者回路とATM交換機本体との間には適
切なVCI(VirtualChannel Iden
tifier)が設定され、呼制御に従って、たとえば
PB信号受信であればATMスイッチによりそのVCI
のセルがPB受信回路に接続されるようにスイッチング
する。これによりアナログ加入者線からきたPB信号が
加入者対応部においてALL処理のタイプ1でセル化さ
れATMセルにより信号処理回路へ伝達される。信号処
理回路では受信したセルを分解してもとの信号列に戻
し、PB受信回路でPB信号を受信その結果を制御装置
に伝達する。このようにして回線対応部とATM交換機
本体のインタフェースとはATM一種類となり構成が簡
易化されるとともに、すべての情報をALL処理のなか
で最もシンプルなタイプ1でセル化するためアナログ回
線用ATM加入者回路も比較的簡易に構成できる。
As in the conventional case, a signal circuit such as a PB receiving circuit is installed in the exchange body so as to be commonly used, and an ALL processing circuit is added to the device. An appropriate VCI (Virtual Channel Iden) is provided between the ATM subscriber circuit for each analog line and the main body of the ATM switch.
(Tiffer) is set, and according to the call control, for example, if the PB signal is received, the VCI is set by the ATM switch.
Cells are switched so as to be connected to the PB receiving circuit. As a result, the PB signal coming from the analog subscriber line is made into cells by the ALL processing type 1 in the subscriber corresponding portion and transmitted to the signal processing circuit by the ATM cell. In the signal processing circuit, the received cells are disassembled and returned to the original signal sequence, and the PB receiving circuit receives the PB signal and transmits the result to the control device. In this way, the line interface and the interface of the ATM switch become one type of ATM, and the configuration is simplified, and at the same time, all the information is converted into cells by the simplest type 1 in the ALL processing, the ATM for analog lines. The subscriber circuit can also be constructed relatively easily.

【0015】[0015]

【実施例】本発明の実施例について図面を参照して説明
する。
Embodiments of the present invention will be described with reference to the drawings.

【0016】図1は本発明一実施例非同期転送モード加
入者回路のブロック構成図である。
FIG. 1 is a block diagram of an asynchronous transfer mode subscriber circuit according to an embodiment of the present invention.

【0017】図1において、アナログ回線用ATM加入
者回路10は、アナログ加入者回線1を収容するアナロ
グ加入者回路2を含む。
In FIG. 1, an analog subscriber circuit 10 for an analog line includes an analog subscriber circuit 2 which accommodates an analog subscriber line 1.

【0018】ここで本発明の特徴とするところは、アナ
ログ加入者回路2の出力の非同期転送モードアダプテー
ションレイヤ処理(ALL処理)および非同期転送モー
ドレイヤ処理(ATMレイヤ処理)を行いセル化して非
同期転送モードセル多重回線としてATMセル多重回線
8に与え、ATMセル多重回線8からのセルを受信しそ
のセルの分解を行いアナログ加入者回路2に与える処理
手段を含むことを特徴とする。
A feature of the present invention is that asynchronous transfer mode adaptation layer processing (ALL processing) and asynchronous transfer mode layer processing (ATM layer processing) of the output of the analog subscriber circuit 2 are performed to form cells and asynchronous transfer. It is characterized in that it includes processing means for giving to the ATM cell multiplex line 8 as a mode cell multiplex line, receiving a cell from the ATM cell multiplex line 8, disassembling the cell and giving it to the analog subscriber circuit 2.

【0019】また、前記処理手段は、アナログ加入者回
路2の出力パルス符号変調信号に対してエコー制御を行
うエコーキャンセラ9と、エコーキャンセラ9の出力パ
ルス符号変調信号(PCM信号)に対してALL処理を
行うパルス符号変調信号用処理手段としてPCM信号用
ALL処理回路5と、アナログ加入者回路2の出力レベ
ル信号に対してALL処理を行うレベル信号用処理手段
としてレベル信号用ALL処理回路6と、PCM信号用
ALL処理回路5およびレベル信号用ALL処理回路6
の出力にそれぞれ非同期転送モードヘッダ(ATMヘッ
ダ)を付加し非同期転送モードセル(ATMセル)をA
TMセル多重回線8に与え、ATMセル多重回線8から
のATMセルを分解してこのPCM信号用ALL処理回
路5およびこのレベル信号用ALL処理回路6に与える
非同期転送モードレイヤ処理手段としてATMレイヤ処
理回路7とを含み、PCM信号用ALL処理回路5はA
TMレイヤ処理回路7の出力を分解してエコーキャンセ
ラ9を介してアナログ加入者回路2に与える手段を含
み、レベル信号用ALL処理回路6はATMレイヤ処理
回路7の出力を分解してアナログ加入者回路2に与える
手段を含むこのような構成の非同期転送モード加入者回
路の動作について説明する。
The processing means performs echo control on the output pulse code modulation signal of the analog subscriber circuit 2 and ALL on the output pulse code modulation signal (PCM signal) of the echo canceller 9. A PCM signal ALL processing circuit 5 as a pulse code modulation signal processing means for performing processing, and a level signal ALL processing circuit 6 as a level signal processing means for performing ALL processing on the output level signal of the analog subscriber circuit 2. , PCM signal ALL processing circuit 5 and level signal ALL processing circuit 6
Asynchronous transfer mode header (ATM header) is added to each output of
An ATM layer processing as an asynchronous transfer mode layer processing means which is given to the TM cell multiplex line 8 and decomposes the ATM cells from the ATM cell multiplex line 8 and is given to this PCM signal ALL processing circuit 5 and this level signal ALL processing circuit 6. Including the circuit 7 and the ALL processing circuit 5 for PCM signal is A
The level signal ALL processing circuit 6 decomposes the output of the ATM layer processing circuit 7 and decomposes the output of the ATM layer processing circuit 7 into an analog subscriber circuit 2 via the echo canceller 9. The operation of the asynchronous transfer mode subscriber circuit having such a configuration including the means for providing the circuit 2 will be described.

【0020】図2において、アナログ加入者回路はSL
IC(Subscriber Line Interf
ace Circuit)と呼ばれる既存の加入者回路
であり、給電、二線四線変換、アナログディジタル変換
などのBORSCHT機能を有し、アナログ加入者回線
1からの音声等の情報をアナログディジタル変換および
μlawまたはAlawのPCM(パルス符号変調)符
号化しPCM信号入出力線3に出力し、またPCM信号
入出力線3からPCM信号をアナログディジタル変換な
どして音声などのアナログ信号に変換してアナログ加入
者回線1に出力する。さらにアナログ加入者回路2は、
加入者のオフフック監視などのレベル信号等をレベル信
号入出力線4に出力する。
In FIG. 2, the analog subscriber circuit is SL.
IC (Subscriber Line Interface)
ACE Circuit) is an existing subscriber circuit and has a BORSCHT function such as power feeding, two-wire / four-wire conversion, analog-digital conversion, etc., and information such as voice from the analog subscriber line 1 is converted to analog-digital and μlaw or Alaw PCM (Pulse Code Modulation) coding is performed and output to the PCM signal input / output line 3, and the PCM signal from the PCM signal input / output line 3 is converted to an analog signal such as voice by analog / digital conversion and an analog subscriber line. Output to 1. Furthermore, the analog subscriber circuit 2
A level signal for off-hook monitoring of the subscriber is output to the level signal input / output line 4.

【0021】PCM信号用ALL処理回路5およびレベ
ル信号用ALL処理回路6は、それぞれPCM信号入出
力線3およびレベル信号入出力線4上の信号に対してA
LL処理すなわちセル組立分解を行う。ATMレイヤ処
理回路7は、ATM処理およびインタフェース機能を持
ち、PCM信号用ALL処理回路5およびレベル信号用
ALL処理回路6の出力に適切なヘッダを付加してAT
Mセルを完成し、ATMセル多重回線8を介して交換機
本体に出力する。また逆にATMレイヤ処理回路7は、
ATMセル多重回線8からATMセルを受信し、ATM
ヘッダを解読してPCM信号用ALL処理回路5および
レベル信号用ALL処理回路6に与える。PCM信号用
ALL処理回路5およびレベル信号用ALL処理回路6
は、ATMレイヤ処理回路7の出力をデセル化してPC
M信号入出力線3およびレベル信号入出力線4を介して
アナログ加入者回路2に与える。
The ALL processing circuit 5 for PCM signal and the ALL processing circuit 6 for level signal are A for signals on the PCM signal input / output line 3 and level signal input / output line 4, respectively.
LL processing, that is, cell assembly / disassembly is performed. The ATM layer processing circuit 7 has an ATM processing and interface function, adds an appropriate header to the outputs of the PCM signal ALL processing circuit 5 and the level signal ALL processing circuit 6, and AT
The M cell is completed and output to the exchange main body through the ATM cell multiplex line 8. On the contrary, the ATM layer processing circuit 7
ATM cells are received from the ATM cell multiplex line 8 and
The header is decoded and given to the ALL processing circuit 5 for PCM signals and the ALL processing circuit 6 for level signals. ALL processing circuit 5 for PCM signal and ALL processing circuit 6 for level signal
Decelerates the output of the ATM layer processing circuit 7 and
It is given to the analog subscriber circuit 2 through the M signal input / output line 3 and the level signal input / output line 4.

【0022】エコーキャンセラ9は必要に応じてアナロ
グ加入者回路2内の二線四線変換時に生じるエコーを消
去する。
The echo canceller 9 cancels the echo generated during the two-wire / four-wire conversion in the analog subscriber circuit 2 as necessary.

【0023】図2は本発明第二実施例非同期転送モード
交換機のブロック構成図である。図3は本発明第二実施
例非同期転送モード交換機の非同期転送モードアダプテ
ーションレイヤ処理のタイプ1、タイプ3およびタイプ
4のプロトコルで扱う分割組立サブレイヤプロトルデー
タ単位の構造と符号化とを示す図である。図3(a)は
ALL処理のタイプ1を示し、図3(b)はALL処理
のタイプ3を示し、また図3(c)はALL処理のタイ
プ4を示す。さらに、SNはシーケンス番号、SNPは
シーケンス番号保護、SARーPDUは分割組立サブレ
イヤプロトコルデータ単位、STはセグメントタイプ、
Res.はリザーブフィールド、LIは長さ表示、CR
Cは冗長検査コードおよびMIDは多重化識別子を示
す。
FIG. 2 is a block diagram of the asynchronous transfer mode switch according to the second embodiment of the present invention. FIG. 3 is a diagram showing the structure and encoding of a divided and assembled sub-layer protocol data unit handled by the type 1, type 3 and type 4 protocols of the asynchronous transfer mode adaptation layer processing of the asynchronous transfer mode switch according to the second embodiment of the present invention. is there. 3A shows the type 1 of ALL processing, FIG. 3B shows the type 3 of ALL processing, and FIG. 3C shows the type 4 of ALL processing. Furthermore, SN is a sequence number, SNP is a sequence number protection, SAR-PDU is a fragmentation sublayer protocol data unit, ST is a segment type,
Res. Is a reserve field, LI is a length display, CR
C indicates a redundancy check code and MID indicates a multiplexing identifier.

【0024】図2において、10Aは一つのアナログ回
線用ATM加入者回路を表し、多重振分回路11は、複
数のアナログ回線用ATM加入者回路10AのATMセ
ルを多重化してATMスイッチ12に出力する。アナロ
グ回線用ATM加入者回路10Aは、図1に示すアナロ
グ回線用ATM加入者回路10と同じ構成であるが、た
だしPCM信号用ALL処理回路およびレベル信号用A
LL処理回路は図3(a)に示すタイプ1のALL処理
を行う点が異なる。
In FIG. 2, 10A represents one analog line ATM subscriber circuit, and the multiplex distribution circuit 11 multiplexes the ATM cells of a plurality of analog line ATM subscriber circuits 10A to the ATM switch 12. Output. The analog line ATM subscriber circuit 10A has the same configuration as the analog line ATM subscriber circuit 10 shown in FIG. 1, except that the PCM signal ALL processing circuit and the level signal A
The LL processing circuit is different in that it performs the type 1 ALL processing shown in FIG.

【0025】信号処理回路13のインタフェース回路1
4は、ATMレイヤ処理やタイプ1によるALL処理な
どを行う回路でATMスイッチ12とインタフェースし
てセルの送受信を行う。たとえば、インタフェース回路
14は、ATMスイッチ12からのPB信号セルを受信
してもとの信号列に戻した後にPB信号受信回路15に
出力する。またトーン送信回路16で生成した話中音
(BT)などのトーンをセル化してATMスイッチ12
を経由して適切なアナログ回線用ATM加入者回路10
Aに送信する。信号処理回路13は複数回線分の処理能
力を持つ。
Interface circuit 1 of signal processing circuit 13
A circuit 4 performs ATM layer processing, type 1 ALL processing and the like, and interfaces with the ATM switch 12 to transmit and receive cells. For example, the interface circuit 14 outputs the PB signal cell from the ATM switch 12 to the PB signal receiving circuit 15 after returning it to the original signal sequence. In addition, the tones such as busy tone (BT) generated by the tone transmission circuit 16 are made into cells and the ATM switch 12
Appropriate ATM subscriber circuit 10 for analog lines via
Send to A. The signal processing circuit 13 has a processing capability for a plurality of lines.

【0026】多重振分回路11は、アナログ回線用AT
M加入者回路10AからのATMセルを振分けPCM信
号セルはATMスイッチ12へ出力し、レベル信号セル
はレベル信号用セル組立分解回路17に出力する。また
ATMスイッチ12およびレベル信号用セル組立分解回
路17の出力セルを多重して適切なアナログ回線用AT
M加入者回路10Aに出力する。レベル信号用セル組立
分解回路17は、セル化されたレベル信号の送受信を行
い、多重振分回路11で振分けられたレベル信号セルの
分解処理を行いレベル信号入出力線4に出力されたもと
の信号列に戻し制御装置18へ伝達する。また、制御装
置18からのレベル信号をセル化して多重振分回路11
に出力する。制御装置18は、各チャネルの信号監視を
行いそれに従って呼処理を行う。メッセージ処理回路1
9は、他のATM交換機との間で呼制御信号をメッセー
ジの形で送受信を行う。レイヤ2処理回路20はLAP
D(Dチャネル用リンクアクセス手順、Link Ac
cess Procedure)などのレイヤ2処理を
行い、レイヤ1処理回路21は図3(b)および図3
(c)に示すALL処理のタイプ3、4の処理やATM
レイヤ処理などを行う。すなわちメッセージは制御装置
18で生成または解読されメッセージ処理回路19でレ
イヤ1、レイヤ2の処理を行いATMセルで網とインタ
フェースする。
The multiplex distribution circuit 11 is an AT for analog lines.
The ATM cells from the M subscriber circuit 10A are distributed, the PCM signal cells are output to the ATM switch 12, and the level signal cells are output to the level signal cell assembling / disassembling circuit 17. Further, the output cells of the ATM switch 12 and the level signal cell assembling / disassembling circuit 17 are multiplexed to make an appropriate analog line AT.
Output to the M subscriber circuit 10A. The level signal cell assembling / disassembling circuit 17 transmits / receives cellized level signals, decomposes the level signal cells distributed by the multiplex distributing circuit 11, and outputs the original signal output to the level signal input / output line 4. The signal sequence is returned to the control device 18. In addition, the level signal from the control device 18 is converted into cells, and the multiplex distribution circuit 11
Output to. The control device 18 monitors the signal of each channel and performs call processing accordingly. Message processing circuit 1
9 transmits / receives a call control signal in the form of a message to / from another ATM exchange. Layer 2 processing circuit 20 is LAP
D (link access procedure for D channel, Link Ac
3) and the layer 1 processing circuit 21 performs the layer 2 processing such as process procedure).
All processing types 3 and 4 shown in (c) and ATM
Performs layer processing, etc. That is, the message is generated or decoded by the control device 18, and the message processing circuit 19 processes the layers 1 and 2 to interface with the network using ATM cells.

【0027】図2において、各アナログ回線用ATM加
入者回路10AとATM交換機本体とのVCI(Vir
tual Channel Identifier)の
設定方式としては、一例として各アナログ回線用ATM
加入者回路10AごとにPVC(Permanent
Virtual Circuit)を設定し、監視信号
などのレベル信号を常にATM交換機本体で受信して監
視する。たとえば端末がオフフックすれば、それがレベ
ル信号変化となりアナログ回線用ATM加入者回路10
Aでセル化されPVCに従って制御装置18へ伝達され
る。制御装置18では、その情報によりオフフックを検
出し、以後それに従って呼制御処理が実行される。
In FIG. 2, the VCI (Vir) between the ATM subscriber circuit 10A for each analog line and the main body of the ATM switch is shown.
As an example of the setting method of the real channel identifier, ATM for each analog line is used.
PVC (Permanent) for each subscriber circuit 10A
Virtual Circuit) is set, and level signals such as supervisory signals are always received and monitored by the ATM switch body. For example, if the terminal goes off-hook, it becomes a level signal change, and the ATM subscriber circuit 10 for analog lines is used.
It is made into cells at A and transmitted to the control device 18 according to PVC. The control device 18 detects off-hook based on the information, and thereafter the call control process is executed in accordance with the detected off-hook condition.

【0028】このとき、たとえば制御装置18からレベ
ル信号用セル組立分解回路17を通して、制御信号セル
をアナログ回線用ATM加入者回路10Aへ送出して新
たなVCIを設定し、そのVCIに従ってダイヤルトー
ンやPB信号の送受信が行われる。呼設定が終了し通話
状態となれば、ユーザ情報はアナログ回線用ATM加入
者回路10Aで適切なATMヘッダが付加されてセル化
され、ATMスイッチ12によりルーティングされる。
At this time, for example, the control device 18 sends the control signal cell to the analog line ATM subscriber circuit 10A through the level signal cell assembling / disassembling circuit 17 to set a new VCI, and dial tone or dial tone according to the VCI. The PB signal is transmitted and received. When the call setting is completed and the call is established, the user information is cellized by adding an appropriate ATM header in the analog subscriber ATM circuit 10A, and is routed by the ATM switch 12.

【0029】[0029]

【発明の効果】以上説明したように、本発明は、ATM
網を構築する上で現在膨大な設備として存在するアナロ
グ加入者回線をそのままATM網に収容することがで
き、ATM化の迅速で経済的な進歩に寄与できる優れた
効果がある。また、LSI(Large Scale
Integrated Circuit)などによる経
済化、小型化が実現できれば、電話をはじめとする既存
サービスをより経済的に提供できる。さらにATM交換
機にレベル信号組立分解回路、信号処理回路、メッセー
ジ処理回路および制御装置を設けることによりアナログ
回線用ARM加入者回路を簡易化することができる。
As described above, according to the present invention, the ATM
In constructing the network, the analog subscriber line, which is presently a huge amount of equipment, can be accommodated as it is in the ATM network, and there is an excellent effect that it can contribute to the rapid and economical advancement of ATM conversion. In addition, LSI (Large Scale)
If the economy and downsizing can be realized by the integrated circuit, etc., existing services such as a telephone can be provided more economically. Further, by providing a level signal assembling / disassembling circuit, a signal processing circuit, a message processing circuit and a control device in the ATM switch, the analog subscriber circuit for analog lines can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明一実施例非同期転送モード加入者回路の
ブロック構成図。
FIG. 1 is a block configuration diagram of an asynchronous transfer mode subscriber circuit according to an embodiment of the present invention.

【図2】本発明他の実施例非同期転送モード交換機のブ
ロック構成図。
FIG. 2 is a block diagram of an asynchronous transfer mode switch according to another embodiment of the present invention.

【図3】本発明第二実施例非同期転送モード交換機の非
同期転送モードアダプテーションレイヤ処理のタイプ
1、タイプ3およびタイプ4のプロトコルで扱う分割組
立サブレイヤプロトルデータ単位の構造と符号化とを示
す図。
FIG. 3 is a diagram showing the structure and encoding of a divided / assembled sublayer protocol data unit handled by the type 1, type 3 and type 4 protocols of the asynchronous transfer mode adaptation layer processing of the asynchronous transfer mode switch according to the second embodiment of the present invention. .

【符号の説明】[Explanation of symbols]

1 アナログ加入者回線 2 アナログ加入者回路 3 PCM信号入出力線 4 レベル信号入出力線 5 PCM信号用ALL処理回路 6 レベル信号用ALL処理回路 7 ATMレイヤ処理回路 8 ATMセル多重回線 9 エコーキャンセラ 10、10A アナログ回線用ATM加入者回路 11 多重振分回路 12 ATMスイッチ 13 信号処理回路 14 インタフェース回路 15 PB信号受信回路 16 トーン送信回路 17 レベル信号用セル組立分解回路 18 制御装置 19 メッセージ処理回路 20 レイヤ2処理回路 21 レイヤ1処理回路 CRC 冗長検査コード LI 長さ表示 MID 多重化識別子 SARーPDU 分割組立サブレイヤプロトコルデータ
単位 SN シーケンス番号 SNP シーケンス番号保護 Res. リザーブフィールド
1 analog subscriber line 2 analog subscriber circuit 3 PCM signal input / output line 4 level signal input / output line 5 PCM signal ALL processing circuit 6 level signal ALL processing circuit 7 ATM layer processing circuit 8 ATM cell multiplex line 9 echo canceller 10 10A ATM subscriber circuit for analog line 11 Multiplexing circuit 12 ATM switch 13 Signal processing circuit 14 Interface circuit 15 PB signal receiving circuit 16 Tone transmitting circuit 17 Level signal cell assembling / disassembling circuit 18 Controller 19 Message processing circuit 20 Layer 2 processing circuit 21 Layer 1 processing circuit CRC Redundancy check code LI Length display MID Multiplexing identifier SAR-PDU Division assembly sub-layer protocol data unit SN sequence number SNP sequence number protection Res. Reserve field

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 11/04 9076−5K H04Q 11/04 R ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H04Q 11/04 9076-5K H04Q 11/04 R

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 アナログ加入者回線を収容するアナログ
加入者回路を含む非同期転送モード加入者回路におい
て、 前記アナログ加入者回路の出力の非同期転送モードアダ
プテーション処理および非同期転送モードレイヤ処理を
行いセル化して非同期転送モードセル多重回線に与え、
非同期転送モードセル多重回線からのセルを受信しその
セルの分解を行い前記アナログ加入者回路に与える処理
手段を含むことを特徴とする非同期転送モード加入者回
路。
1. In an asynchronous transfer mode subscriber circuit including an analog subscriber circuit accommodating an analog subscriber line, an asynchronous transfer mode adaptation process and an asynchronous transfer mode layer process of an output of the analog subscriber circuit are performed to form cells. Asynchronous transfer mode Cell multiplex,
An asynchronous transfer mode subscriber circuit, comprising processing means for receiving a cell from an asynchronous transfer mode cell multiplex line, disassembling the cell, and providing the cell to the analog subscriber circuit.
【請求項2】 前記処理手段は、前記アナログ加入者回
路の出力パルス符号変調信号に対してエコー制御を行う
エコーキャンセラと、このエコーキャンセラの出力パル
ス符号変調信号に対して非同期転送モードアダプテーシ
ョンレイヤ処理を行うパルス符号変調信号用処理手段
と、前記アナログ加入者回路の出力レベル信号に対して
非同期転送モードアダプテーションレイヤ処理を行うレ
ベル信号用処理手段と、このパルス符号変調信号用処理
手段およびレベル信号用処理手段の出力にそれぞれ非同
期転送モードヘッダを付加し非同期転送モードセルを非
同期転送モードセル多重回線に与え、非同期転送モード
セル多重回線からの非同期転送モードセルを分解してこ
のパルス符号変調信号用処理手段およびこのレベル信号
用処理手段に与える非同期転送モードレイヤ処理手段と
を含み、 前記パルス符号変調信号用処理手段は前記非同期転送モ
ードレイヤ処理手段の出力を分解して前記エコーキャン
セラを介して前記アナログ加入者回路に与える手段を含
み、 前記レベル信号用処理手段は前記非同期転送モードレイ
ヤ処理手段の出力を分解して前記アナログ加入者回路に
与える手段を含む請求項1記載の非同期転送モード加入
者回路。
2. The processing means includes an echo canceller for performing echo control on an output pulse code modulated signal of the analog subscriber circuit, and an asynchronous transfer mode adaptation layer process for an output pulse code modulated signal of the echo canceller. Pulse code modulated signal processing means, level signal processing means for performing asynchronous transfer mode adaptation layer processing on the output level signal of the analog subscriber circuit, and pulse code modulated signal processing means and level signal processing means Asynchronous transfer mode headers are added to the outputs of the processing means, asynchronous transfer mode cells are given to the asynchronous transfer mode cell multiplex line, the asynchronous transfer mode cells from the asynchronous transfer mode cell multiplex line are disassembled, and this pulse code modulation signal processing is performed. Means and means for processing this level signal Synchronous transfer mode layer processing means, the pulse code modulation signal processing means includes means for decomposing the output of the asynchronous transfer mode layer processing means and giving it to the analog subscriber circuit via the echo canceller, 2. The asynchronous transfer mode subscriber circuit according to claim 1, wherein the level signal processing means includes means for decomposing the output of the asynchronous transfer mode layer processing means and applying it to the analog subscriber circuit.
【請求項3】 請求項1記載の非同期転送モード加入者
回路が複数個非同期転送モードスイッチに接続された非
同期転送モード交換機。
3. An asynchronous transfer mode switch in which a plurality of asynchronous transfer mode subscriber circuits according to claim 1 are connected to an asynchronous transfer mode switch.
【請求項4】 請求項3記載の非同期転送モード交換機
において、 非同期転送モードセル多重回線と前記非同期転送モード
スイッチとの間のパルス符号変調信号の送受信を行い、
非同期転送モードセル多重回線からのレベル信号セルを
振分けて送受信する多重振分回路と、 入力するメッセージをDチャネル用リンクアクセス手順
を含むレイヤ2処理、非同期転送モードアダプテーショ
ンレイヤ処理のタイプ1およびタイプ2処理ならびに非
同期転送モードレイヤ処理を行い前記非同期転送モード
スイッチに与え、この非同期転送モードスイッチの出力
をメッセージに分解するメッセージ処理回路と、 前記多重振分回路の送受信するレベル信号セルの分解組
立を行う組立分解手段と、 この組立分解手段からのレベレ信号に基づきメッセージ
を生成して前記メッセージ処理手段に与える手段、この
メッセージ処理手段からのメッセージがレベル信号であ
る場合にはそのレベル信号をこの組立分解手段に与える
手段ならびにこのメッセージ処理手段からのメッセージ
がプッシュボタン信号受信指示およびトーン指定の内の
一つの場合にはその一つを出力する手段を含む制御装置
と、 前記プッシボタン受信指示によりプッシボタンを受信す
る受信回路、前記トーン指定により指定されたトーンを
送出するトーン送信回路ならびにこの二つの回路と前記
非同期転送モードスイッチとを接続し非同期転送モード
アダプテーションレイヤ処理のタイプ1処理、非同期転
送モードレイヤ処理およびイタフェースを行うインタフ
ェース回路を含む信号処理回路とを備え、 前記制御装置は前記受信回路からのプッシボタン信号に
基づきメッセージを生成して前記メッセージ処理回路に
与える手段を含むことを特徴とする非同期転送モード加
入者交換機。
4. The asynchronous transfer mode switch according to claim 3, wherein a pulse code modulation signal is transmitted and received between an asynchronous transfer mode cell multiplex line and the asynchronous transfer mode switch,
Asynchronous transfer mode cell Multiplexing circuit for distributing and transmitting level signal cells from multiplex line, layer 2 processing including input access message for D channel link access procedure, type 1 and type of asynchronous transfer mode adaptation layer processing (2) A message processing circuit that performs two processes and an asynchronous transfer mode layer process, gives the asynchronous transfer mode switch, and decomposes the output of the asynchronous transfer mode switch into messages, and disassembles and assembles level signal cells transmitted and received by the multiplex distribution circuit. And a means for generating a message based on the level signal from the assembly and disassembly means and giving it to the message processing means. If the message from the message processing means is a level signal, the level signal is Assembling and disassembling means and When the message from the message processing means is one of a push button signal reception instruction and a tone designation, a control device including means for outputting one of them, a receiving circuit for receiving a push button according to the push button reception instruction, A tone transmitting circuit for transmitting a tone designated by a tone designation, and an interface for connecting the two circuits with the asynchronous transfer mode switch to perform type 1 processing of asynchronous transfer mode adaptation layer processing, asynchronous transfer mode layer processing and interface A signal processing circuit including a circuit, wherein the control device includes means for generating a message based on a push button signal from the receiving circuit and supplying the message to the message processing circuit.
JP34481692A 1992-12-24 1992-12-24 Asynchronous transfer mode switch Expired - Fee Related JP2689061B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34481692A JP2689061B2 (en) 1992-12-24 1992-12-24 Asynchronous transfer mode switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34481692A JP2689061B2 (en) 1992-12-24 1992-12-24 Asynchronous transfer mode switch

Publications (2)

Publication Number Publication Date
JPH06197118A true JPH06197118A (en) 1994-07-15
JP2689061B2 JP2689061B2 (en) 1997-12-10

Family

ID=18372199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34481692A Expired - Fee Related JP2689061B2 (en) 1992-12-24 1992-12-24 Asynchronous transfer mode switch

Country Status (1)

Country Link
JP (1) JP2689061B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724774B1 (en) 1998-05-18 2004-04-20 Nec Corporation Subscriber access apparatus capable of adapting all of analog communication access network, ISDN access network and XDSL access network to ATM core network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180323A (en) * 1990-11-15 1992-06-26 Oki Electric Ind Co Ltd Atm switchboard

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180323A (en) * 1990-11-15 1992-06-26 Oki Electric Ind Co Ltd Atm switchboard

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724774B1 (en) 1998-05-18 2004-04-20 Nec Corporation Subscriber access apparatus capable of adapting all of analog communication access network, ISDN access network and XDSL access network to ATM core network

Also Published As

Publication number Publication date
JP2689061B2 (en) 1997-12-10

Similar Documents

Publication Publication Date Title
JP2878805B2 (en) ATM switch
JP2635190B2 (en) A personal computer connection device to the telephone network.
US5150357A (en) Integrated communications system
US4596010A (en) Distributed packet switching arrangement
US5734653A (en) Cell/ packet assembly and disassembly apparatus and network system
JP3192030B2 (en) Interface device and communication system
US4592048A (en) Integrated packet switching and circuit switching system
US5982783A (en) Switch distribution via an intermediary switching network
JPH08195746A (en) Atm electronic exchange network system and electronic exchange used for the system
JP2001504659A (en) Broadband telecommunications system interface
JPH06205105A (en) Dial-up exchange and transmission of wide band communication through local exchange
JP3448174B2 (en) A device that provides services from multiple telephone service providers to telephone subscribers connected to remote terminals
US5920559A (en) Voice information service system to be connected to ATM network
JPH11331191A (en) Subscriber access device
EP1051862A2 (en) Reliable and flexible access network
CA1220843A (en) Digital terminal keyboard dialing
US5446732A (en) Method of and apparatus for signalling between nodes in network
JPH07221764A (en) Order wire relay system
JP2631801B2 (en) Asynchronous transfer mode subscriber circuit for analog lines
JP2689061B2 (en) Asynchronous transfer mode switch
Griffiths ISDN network terminating equipment
JP2001223701A (en) Atm device
JP2930095B2 (en) ATM network tandem connection system
JPH06276219A (en) I interface device
KR100542703B1 (en) Swiching system and method capable of supporting convergence service through interworking various network

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees