JPH0618385Y2 - Display device - Google Patents

Display device

Info

Publication number
JPH0618385Y2
JPH0618385Y2 JP1986095483U JP9548386U JPH0618385Y2 JP H0618385 Y2 JPH0618385 Y2 JP H0618385Y2 JP 1986095483 U JP1986095483 U JP 1986095483U JP 9548386 U JP9548386 U JP 9548386U JP H0618385 Y2 JPH0618385 Y2 JP H0618385Y2
Authority
JP
Japan
Prior art keywords
display
package
display device
control line
common control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986095483U
Other languages
Japanese (ja)
Other versions
JPS632980U (en
Inventor
一美 野崎
耕作 馬場
Original Assignee
株式会社カンセイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カンセイ filed Critical 株式会社カンセイ
Priority to JP1986095483U priority Critical patent/JPH0618385Y2/en
Publication of JPS632980U publication Critical patent/JPS632980U/ja
Application granted granted Critical
Publication of JPH0618385Y2 publication Critical patent/JPH0618385Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【考案の詳細な説明】 〔考案の利用分野〕 本考案は、チップオングラス型表示装置において、特に
その表示部に接続される駆動回路を改良した表示装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Use of the Invention] The present invention relates to a chip-on-glass type display device, and more particularly to a display device having an improved drive circuit connected to its display portion.

〔考案の背景〕[Background of the invention]

従来のチップオングラス型表示装置としては、例えば第
5図に示す如き構造のものがある。このチップオングラ
ス型表示装置(1)は、互に対向配置されかつ対向面に電
極が配設されている一対の絶縁性基板(2)と(3)との間に
例えば液晶又はエレクトロルミネッセンス等の封入によ
る表示部(4)を構成し、また上記一方の絶縁性基板(3)の
表面積は、他方の絶縁性基板(2)の表面積よりも大きく
設定して、その絶縁性基板(3)の三方辺縁と、絶縁性基
板(2)の三方辺縁との間に空間部(5)を形成して、この空
間部(5)上に前記表示部(4)の表示に必要な多数本の出力
線(6)及びこれらの出力線(6)に接続される多数個のチッ
プキャリア(7)及びこれらのチップキャリア(7)に接続さ
れる入力制御線(バスライン)(8)を配設しているもの
であった。(9)はチップキャリア(7)上に取付けているチ
ップを示す。
As a conventional chip-on-glass type display device, there is, for example, a structure as shown in FIG. This chip-on-glass type display device (1) is, for example, liquid crystal or electroluminescence between a pair of insulating substrates (2) and (3) which are arranged to face each other and electrodes are arranged on the facing surfaces. To form a display part (4) by encapsulating, and the surface area of the one insulating substrate (3) is set larger than the surface area of the other insulating substrate (2), and the insulating substrate (3) A space part (5) is formed between the three side edges of the insulating board (2) and the three side edges of the insulating substrate (2), and a large number of the display parts (4) are displayed on the space part (5). Book output line (6) and a number of chip carriers (7) connected to these output lines (6) and input control lines (bus lines) (8) connected to these chip carriers (7) It was arranged. (9) shows the chip mounted on the chip carrier (7).

ところが、上記従来例のチップキャリア(7)の平面形状
は図示のように、正方形であって、その三辺から略同数
の出力線(6)が支出されており、他の一辺に入力制御線
(8)が接続される構造であるために、そのチップキャリ
ア(5)の周辺部においてチップキャリア(7)及び接続線
(6,8)を配設するためのスペース(空間部)(5)を広く確
保しなければならなくなり、そのため一方の絶縁性基板
(3)の外形が大型化され、ひいては、表示装置全体の形
状が大型化されて、重量の増大及びコスト高を免れない
といった問題点があった。
However, as shown in the figure, the planar shape of the above-mentioned conventional chip carrier (7) is a square, and the same number of output lines (6) are consumed from the three sides, and the input control line is provided on the other side.
Since the structure (8) is connected, the chip carrier (7) and the connecting wire are provided in the peripheral portion of the chip carrier (5).
It is necessary to secure a wide space (space) (5) for arranging (6, 8), so one insulating substrate
There is a problem that the outer shape of (3) is increased in size, and the shape of the entire display device is increased in size, which inevitably increases the weight and increases the cost.

〔考案の目的〕[Purpose of device]

本考案は、かかる従来の問題点に着目してなされたもの
で、チップキャリアの形状を改良して、そのチップキャ
リアの一辺から出力線を導出させ、またそのチップキャ
リアの他の対向する二辺から入力制御線を導出させて、
チップキャリアの残り一辺からの接続線の導出を省くよ
うにすることにより、接続線を配設するためのスペース
を狭ばめて、基板の小型化を可能ならしめた表示装置を
提供することを目的とするものである。
The present invention has been made by paying attention to such a conventional problem. By improving the shape of the chip carrier, the output line is led out from one side of the chip carrier, and the other two opposite sides of the chip carrier. Derive the input control line from
By eliminating the connection line from the remaining one side of the chip carrier, the space for arranging the connection line is narrowed, and it is possible to provide a display device in which the size of the substrate can be reduced. It is intended.

〔考案の実施例〕[Example of device]

以下に本考案を、第1図乃至第4図に示す実施例に基い
て詳細に説明する。
The present invention will be described in detail below with reference to the embodiment shown in FIGS.

(1)は本実施例よりなるチップオングラス型表示装置で
あって、この表示装置(11)は、互に対向配置されかつそ
の対向面に不図示の透明電極(図示せず)がパターン形
成されている一対の絶縁性基板(12)と(13)との間に、例
えば液晶又はエレクトロルミネッセンス等の封入により
表示部(14)を構成し、また上記一方の絶縁性基板(13)の
表面積は、他方の絶縁性基板(12)の表面積よりも大きく
設定しその絶縁性基板(13)の三方辺縁と、絶縁生基板(1
2)の三方辺縁との間に両絶縁性基板が重り合ない空間部
(15)を形成して、この空間部(15)上に、前記表示部(14)
の表示に必要なチップ(16)を取付けてなる多数個のチッ
プキャリア(17)と、このチップキャリアに接続される多
数本の出力線(18)及び入力制御線(19)が配設されてい
る。
(1) is a chip-on-glass type display device according to the present embodiment, and this display device (11) is arranged so as to face each other, and a transparent electrode (not shown) (not shown) is patterned on the facing surface. Between the pair of insulative substrates (12) and (13), the display part (14) is constituted by encapsulation of liquid crystal or electroluminescence, for example, and the surface area of the one insulative substrate (13). Is set larger than the surface area of the other insulating substrate (12), and the three sides of the insulating substrate (13) and the insulating raw substrate (1
Space where both insulating boards do not overlap with the three sides of 2)
(15) is formed, and the display section (14) is provided on the space section (15).
Is equipped with a number of chip carriers (17) to which the chips (16) necessary for displaying are attached, and a number of output lines (18) and input control lines (19) connected to the chip carriers. There is.

この実施例によるチップキャリア(17)は長方形に形成
し、そのチップキャリア(17)の長辺が絶縁性基板(12,1
3)の辺縁と平行するようにして空間部(15)上に配置し、
さらにその長辺の片側から、出力線(18)を引き出してい
る。また、チップキャリア(17)の裏側の基板(15)上に共
通制御線(19)を配設し、該チップキャリア(17)の相対向
する短辺を介して表示駆動用集積回路(16)に共通制御線
(19)をそれぞれ接続している。従って各チップキャリア
(17)の片側長辺には引出し線が導出されないように構成
されている。
The chip carrier (17) according to this embodiment is formed in a rectangular shape, and the long side of the chip carrier (17) is an insulating substrate (12, 1).
Place it on the space (15) so that it is parallel to the edge of 3),
Furthermore, the output line (18) is led out from one side of the long side. Further, the common control line (19) is arranged on the substrate (15) on the back side of the chip carrier (17), and the display drive integrated circuit (16) is provided via the opposite short sides of the chip carrier (17). Common control line to
(19) are connected respectively. Therefore each chip carrier
The lead wire is not led out to the long side on one side of (17).

このように構成されたチップキャリア(17)を上記の空間
部(15)に配置すれば、第1図に示すように空間部(15)の
空間幅aを、従来例のものより狭ばめることができるの
で、表示部(14)の大きさを従来例と同様に確保しながら
も、絶縁性基板(13)の大きさを小型化することができ、
その結果表示装置をコンパクト化することができるもの
である。
By arranging the chip carrier (17) thus configured in the space portion (15), the space width a of the space portion (15) is narrower than that of the conventional example as shown in FIG. Therefore, it is possible to reduce the size of the insulating substrate (13) while securing the size of the display unit (14) as in the conventional example.
As a result, the display device can be made compact.

上記構造におけるチップキャリア(17)における多数本の
引出線(17,19)の接続用ランド(20)は、第3図に示す如
くそのチップキャリア辺縁に沿って密間隔で配設されて
いることから、これらのランド(20)に引出線(17,19)を
半田付けするとき、ランド相互間で半田プリッジが生じ
やすいが、この半田ブリッジの発生を抑制するために、
第4図に示す如くランド(20)を斜め段設することによ
り、半田ブリッジの発生を有効に防止することができ
る。
The connecting lands (20) of the large number of lead wires (17, 19) in the chip carrier (17) in the above structure are arranged at close intervals along the edge of the chip carrier as shown in FIG. Therefore, when soldering the lead wires (17, 19) to these lands (20), solder ridges are likely to occur between the lands, but in order to suppress the occurrence of this solder bridge,
By arranging the lands (20) in a slanted manner as shown in FIG. 4, the generation of solder bridges can be effectively prevented.

〔考案の概要〕[Outline of device]

本考案による表示装置は、一部を残して互いに対向配置
された一対の絶縁性基板(12,13)の対向範囲内面に表示
用電極が夫々形成されかつ少なくとも一方が透光可能に
構成された一対の電極基板間に、前記表示用電極に電圧
を印加することにより光学的に変化する表示素子を配設
すると共に、前記一対の絶縁性基板(12,13)の対向範囲
外に位置する基板面(15)に、パッケージ型構造に形成さ
れかつ互いに共通制御線(19)を介して結線された複数の
表示駆動用集積回路(16)を載置してなる表示装置におい
て、前記各表示駆動用集積回路(16)のパッケージ(17)を
横長形状に形成し、該パッケージの裏側の基板面(15)上
に前記共通制御線(19)を配設し、かつ該パッケージ(17)
の相対向する短辺を介して前記表示駆動用集積回路(16)
に共通制御線(19)を夫々接続すると共に、長辺の一辺に
表示素子を動作せしめるための出力線(18)を接続してな
ることを特徴とする。
In the display device according to the present invention, a pair of insulating substrates (12, 13), which are partially opposed to each other, have display electrodes formed on the inner surfaces of the facing areas, and at least one of the electrodes is transparent. Between a pair of electrode substrates, a display element that is optically changed by applying a voltage to the display electrode is arranged, and a substrate positioned outside the facing range of the pair of insulating substrates (12, 13). In the display device in which a plurality of display driving integrated circuits (16) formed in a package type structure and connected to each other via a common control line (19) are mounted on the surface (15), Forming a package (17) of the integrated circuit (16) for oblong, and arranging the common control line (19) on the substrate surface (15) on the back side of the package, and the package (17)
The display driving integrated circuit (16) through the opposite short sides of
And a common control line (19) are connected to each of them, and an output line (18) for operating the display element is connected to one side of the long side.

〔考案の効果〕[Effect of device]

従ってこの表示装置によれば、集積回路用のパッケージ
(17)が長方形に形成されていることから、このパッケー
ジを載置する基板空間即ち基板面(15)の面積を狭ばめる
ことができ、その結果表示装置の全体形状を小型化する
ことができる効果がある。また、この考案によれば結線
のためのクロスオーバー部をなくすことができるので、
多層配線の必要がない。また、複数の表示駆動用集積回
路の結線に当たり、共通制御線はパッケージの裏側の基
板面上に配設されて、パッケージの外側に出ないので、
配線スペースを節減することができる。
Therefore, according to this display device, a package for an integrated circuit is provided.
Since (17) is formed in a rectangular shape, it is possible to narrow the substrate space for mounting this package, that is, the area of the substrate surface (15), and as a result, reduce the overall shape of the display device. There is an effect that can be. Also, according to this invention, since the crossover portion for connection can be eliminated,
No need for multi-layer wiring. Further, since the common control line is arranged on the substrate surface on the back side of the package and does not go out of the package when connecting the plurality of display driving integrated circuits,
Wiring space can be saved.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本考案よりなる表示装置の説明図、第2図は
その要部拡大説明図、第3図はパッケージの平面拡大
図、第4図はそのパーケージ形状の実施例を示した平面
拡大図、第5図は従来の表示装置の説明図、第6図はそ
の要部拡大説明図である。 11……表示装置、12,13……絶縁性基板 14……表示部、16……空間部 16……チップ、17……チップキャリア 18……出力線、19……入力制御線 20)……ランド
FIG. 1 is an explanatory view of a display device according to the present invention, FIG. 2 is an enlarged explanatory view of a main part thereof, FIG. 3 is an enlarged plan view of a package, and FIG. 4 is a plan view showing an embodiment of its package shape. FIG. 5 is an enlarged view, FIG. 5 is an explanatory view of a conventional display device, and FIG. 6 is an enlarged explanatory view of a main part thereof. 11 …… Display device, 12,13 …… Insulating substrate 14 …… Display unit, 16 …… Space part 16 …… Chip, 17 …… Chip carrier 18 …… Output line, 19 …… Input control line 20)… …land

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】一部を残して互いに対向配置された一対の
絶縁性基板(12,13)の対向範囲内面に表示用電極が夫々
形成されかつ少なくとも一方が透光可能に構成された一
対の電極基板間に、前記表示用電極に電圧を印加するこ
とにより光学的に変化する表示素子を配設すると共に、
前記一対の絶縁性基板(12,13)の対向範囲外に位置する
基板面(15)に、パッケージ型構造に形成されかつ互いに
共通制御線(19)を介して結線された複数の表示駆動用集
積回路(16)を載置してなる表示装置において、前記各表
示駆動用集積回路(16)のパッケージ(17)を横長形状に形
成し、該パッケージの裏側の基板面(15)上に前記共通制
御線(19)を配設し、かつ該パッケージ(17)の相対向する
短辺を介して前記表示駆動用集積回路(16)に共通制御線
(19)を夫々接続すると共に、長辺の一辺に表示素子を動
作せしめるための出力線(18)を接続してなることを特徴
とする表示装置。
1. A pair of insulating substrates (12, 13), which are partially opposed to each other, have display electrodes formed on the inner surfaces of the opposed areas, and at least one of which is transparent. A display element that is optically changed by applying a voltage to the display electrode is provided between the electrode substrates, and
A plurality of display driving devices formed in a package structure and connected to each other through a common control line (19) on a substrate surface (15) located outside the facing range of the pair of insulating substrates (12, 13). In a display device on which an integrated circuit (16) is mounted, a package (17) of each of the display driving integrated circuits (16) is formed in a horizontally long shape, and the substrate surface (15) on the back side of the package is provided with A common control line (19) is provided, and the common control line is provided to the display driving integrated circuit (16) through the opposite short sides of the package (17).
(19) is connected to each of the display devices, and an output line (18) for operating a display element is connected to one of the long sides of the display device.
JP1986095483U 1986-06-23 1986-06-23 Display device Expired - Lifetime JPH0618385Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986095483U JPH0618385Y2 (en) 1986-06-23 1986-06-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986095483U JPH0618385Y2 (en) 1986-06-23 1986-06-23 Display device

Publications (2)

Publication Number Publication Date
JPS632980U JPS632980U (en) 1988-01-09
JPH0618385Y2 true JPH0618385Y2 (en) 1994-05-11

Family

ID=30960067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986095483U Expired - Lifetime JPH0618385Y2 (en) 1986-06-23 1986-06-23 Display device

Country Status (1)

Country Link
JP (1) JPH0618385Y2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5273693A (en) * 1975-12-16 1977-06-20 Seiko Epson Corp Display device
JPS5873693A (en) * 1981-10-27 1983-05-02 川崎重工業株式会社 Partial widening of tunnel due to shield construction method
JPS597393A (en) * 1982-07-05 1984-01-14 セイコーエプソン株式会社 Display
JPS59129834A (en) * 1983-01-17 1984-07-26 Hitachi Ltd Liquid crystal display element
JPS60130721A (en) * 1983-12-19 1985-07-12 Citizen Watch Co Ltd Liquid-crystal display device
JPS61114226A (en) * 1984-11-09 1986-05-31 Hitachi Ltd Liquid-crystal display element

Also Published As

Publication number Publication date
JPS632980U (en) 1988-01-09

Similar Documents

Publication Publication Date Title
JPH05160290A (en) Circuit module
JP3123616B2 (en) Liquid crystal display device mounting method
JP2001215892A (en) Display device
JP3254230B2 (en) LCD Display Panel Wiring Structure
JPH0618385Y2 (en) Display device
JP3150334B2 (en) LCD panel
US5654730A (en) Liquid crystal display device
JP2535878Y2 (en) IC element
JP3769979B2 (en) Display panel and display device including the same
JPH07254760A (en) Connecting structure of substrate and ic unit
JP3778759B2 (en) Display device
JP3264103B2 (en) Liquid crystal display
JP2572134Y2 (en) Substrate wiring structure
JPH07263485A (en) Ic chip and connecting structure between chip and board
JP2665275B2 (en) Semiconductor device
JPH048458Y2 (en)
JPH0954329A (en) Liquid crystal display device
JPH085552Y2 (en) Flat panel display
JP3646704B2 (en) Semiconductor device
JPH08186154A (en) Film carrier and semiconductor device
JP3994637B2 (en) Liquid crystal display
JPH07254629A (en) Ic chip and connection structure therefor
JP3261002B2 (en) Liquid crystal display
JP2522823Y2 (en) Display panel wiring structure
JPH05190674A (en) Semiconductor integrated circuit device