JPH0612537A - Ic memory card - Google Patents
Ic memory cardInfo
- Publication number
- JPH0612537A JPH0612537A JP4167167A JP16716792A JPH0612537A JP H0612537 A JPH0612537 A JP H0612537A JP 4167167 A JP4167167 A JP 4167167A JP 16716792 A JP16716792 A JP 16716792A JP H0612537 A JPH0612537 A JP H0612537A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- memory
- control circuit
- supply voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Memory System (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、画像データや文字デー
タ等のデータを蓄積・保存するためのICメモリカードに
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card for storing and storing data such as image data and character data.
【０００２】[0002]
【従来の技術】近年、例えばディジタル電子スチルカメ
ラなどのホスト処理装置においては、撮像した画像デー
タを記録する媒体として半導体メモリを用いたICメモリ
カードが使用されるようになってきた。2. Description of the Related Art Recently, in a host processing device such as a digital electronic still camera, an IC memory card using a semiconductor memory has come to be used as a medium for recording captured image data.
【０００３】従来、このような目的に使用されるICメモ
リカードとしては、SRAM（スタティックRAM ）あるいは
EEPROM（電気的に消去または再書込可能なROM ）が一般
的に用いられる。そして、これらのICメモリを使用した
ホスト処理装置のロジック電源電圧は、５Ｖ電源が主流
である。そのため、C-MOS 等のLSI を使用したホスト処
理装置のロジックの電源電圧も５Ｖの電源が主流であっ
た。したがって、ICメモリカードも供給電圧を５Ｖとし
た構成となっている。Conventionally, as an IC memory card used for such a purpose, SRAM (static RAM) or
EEPROM (electrically erasable or rewritable ROM) is commonly used. A 5V power supply is the mainstream of the logic power supply voltage of the host processing device using these IC memories. For this reason, the power supply voltage for the logic of the host processing device using the LSI such as C-MOS is usually 5V. Therefore, the IC memory card also has a configuration in which the supply voltage is 5V.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、近年高
集積化および低消費電力化が図られ、ホスト処理装置は
３Ｖ電源を使用する傾向に成りつつある。ディジタル電
子スチルカメラにおいても、ロジック部分の電源電圧は
３Ｖ電源とし、ロジック部分の高集積化を図る必要性は
高まってきている。しかし、既存の５Ｖ電源駆動のメモ
リ素子を内蔵したICメモリカードを、ロジック電源が３
Ｖのディジタル電子スチルカメラに接続した場合、３Ｖ
の電源供給を受けるICメモリカードのメモリアクセスタ
イムが、５Ｖ電源のときのメモリアクセスタイムより長
くなって、そのままではインタフェースすることができ
ないという未解決の課題があった。However, with the recent trend toward higher integration and lower power consumption, the host processor tends to use a 3V power supply. In the digital electronic still camera as well, the power supply voltage of the logic part is set to 3V, and there is an increasing need for high integration of the logic part. However, if the existing IC memory card with built-in 5V power supply memory element
3V when connected to a V digital electronic still camera
There is an unsolved problem that the memory access time of the IC memory card which receives the power supply of is longer than the memory access time at the time of 5V power supply and cannot be interfaced as it is.
【０００５】本発明はこのような従来技術の欠点を解消
し、ホスト処理装置から供給される電圧が、高電圧およ
び低電圧等の複数種類の電圧のいずれであっても対応し
得るICメモリカードを提供することを目的とする。The present invention solves the above-mentioned drawbacks of the prior art, and can cope with the voltage supplied from the host processing device regardless of a plurality of types of voltage such as high voltage and low voltage. The purpose is to provide.
【０００６】[0006]
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るICメモリカードは、ホスト処理装置
と接続可能であり、且つ、ホスト処理装置から稼働用電
力を供給されるICメモリカードにおいて、データを蓄積
するメモリ手段と、前記ホスト処理装置から供給される
電源電圧を検出する電圧検出手段と、該電圧検出手段で
検出した電圧値に応じて前記メモリ手段のアクセス時間
を設定するタイミング制御手段と、前記ホスト処理装置
からのデータ転送要求に応じて前記メモリ手段を制御
し、前記タイミング制御手段で設定されたアクセス時間
で前記メモリ手段に対してデータの授受を行うリード・
ライト制御手段とを備え、前記アクセス時間は、前記電
源電圧が高いときは短く、低いときは長く設定されるこ
とを特徴としている。In order to solve the above-mentioned problems, an IC memory card according to the present invention is an IC that can be connected to a host processor and is supplied with operating power from the host processor. In a memory card, memory means for storing data, voltage detection means for detecting a power supply voltage supplied from the host processing device, and access time of the memory means are set according to the voltage value detected by the voltage detection means. And a read control that controls the memory means in response to a data transfer request from the host processing device, and sends / receives data to / from the memory means at the access time set by the timing control means.
Write access means, and the access time is set to be short when the power supply voltage is high and long when the power supply voltage is low.
【０００７】また、前記タイミング制御手段は、長いメ
モリアクセス時間を選択した場合、前記メモリ手段への
アクセスが開始された後データの授受を許容する信号を
前記ホスト処理装置に送出することを特徴としている。Further, the timing control means, when a long memory access time is selected, sends a signal for permitting data transfer to the host processing device after the access to the memory means is started. There is.
【０００８】[0008]
【作用】本発明によるICメモリカードでは、ホスト処理
装置に接続されると、電圧検出手段はホスト処理装置か
ら供給される電源電圧を検出し、タイミング制御手段は
電圧検出手段で検出した電圧値に応じてメモリ手段のア
クセス時間を設定する。このアクセス時間は、前記電源
電圧が高いときは短く設定され、低いときは長く設定さ
れる。リード・ライト制御手段はホスト処理装置からの
データ転送要求に応じてメモリ手段を制御し、タイミン
グ制御手段で設定されたアクセス時間でメモリ手段に対
してデータの授受を行う。In the IC memory card according to the present invention, when connected to the host processing device, the voltage detecting means detects the power supply voltage supplied from the host processing device, and the timing control means detects the voltage value detected by the voltage detecting means. The access time of the memory means is set accordingly. This access time is set short when the power supply voltage is high and long when the power supply voltage is low. The read / write control means controls the memory means in response to a data transfer request from the host processing device, and transmits / receives data to / from the memory means at the access time set by the timing control means.
【０００９】さらに、タイミング制御手段は長いメモリ
アクセス時間を選択した場合、メモリ手段へのアクセス
が開始された後データの授受を許容する信号をホスト処
理装置に送出し処理の実行を一時停止するなど、インタ
フェース上のタイミングを合わせるようにしている。Further, when the memory control means selects a long memory access time, the timing control means sends a signal for permitting the transfer of data to the host processor after the access to the memory means is started to suspend the execution of the processing. , The timing on the interface is adjusted.
【００１０】[0010]
【実施例】次に添付図面を参照して本発明によるICメモ
リカードの実施例を詳細に説明する。図１には、本発明
におけるICメモリカードの一実施例を示す。本実施例に
おけるICメモリカード200 は、例えばディジタル電子ス
チルカメラなどのホスト処理装置100 に着脱自在にコネ
クタ部300 を介して接続され、電源の供給を受ける。そ
して、ディジタル電子スチルカメラ100 の制御の下に、
例えば画像データなどのデータがICメモリカード200 に
書き込まれ、または読み出される。このICメモリカード
200 は、内部に、バックアップ給電される C-MOSスタテ
ィックRAM またはEEPROMで構成される定格電圧５Ｖで正
常動作可能なメモリ素子201a,201b ，ディジタル電子ス
チルカメラ100 から供給される電源電圧（＋Ｖ）を閾値
と比較する電圧検出回路202 ，ホスト処理装置100 との
間のデータ授受を制御するリード・ライト制御回路203
，および供給電源電圧の高低に応じてメモリアクセス
タイムの選択をするタイミング制御回路204 を備えてい
る。なお、メモリ素子201a,201b は、タイミング制御回
路204 からのＷ信号301 あるいはＲ信号302 に基づい
て、アドレスバス303 を介してアドレッシングされたメ
モリエリアに対して、データバス304 を介して画像デー
タ，文字データなどのデータの書き込みあるいは読み出
しを行う。Embodiments of the IC memory card according to the present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of an IC memory card according to the present invention. The IC memory card 200 in the present embodiment is detachably connected to the host processing device 100 such as a digital electronic still camera via the connector unit 300, and receives power supply. Then, under the control of the digital electronic still camera 100,
Data such as image data is written to or read from the IC memory card 200. This IC memory card
200 is a memory device 201a, 201b, which is composed of C-MOS static RAM or EEPROM that is supplied with backup power and can operate normally at a rated voltage of 5V, and a power supply voltage (+ V) supplied from the digital electronic still camera 100. A voltage detection circuit 202 for comparing with a threshold value, and a read / write control circuit 203 for controlling data exchange with the host processing device 100.
, And a timing control circuit 204 for selecting the memory access time according to the level of the power supply voltage. Note that the memory elements 201a and 201b use the W signal 301 or the R signal 302 from the timing control circuit 204 to send image data to the memory area addressed via the address bus 303 via the data bus 304. Write or read data such as character data.
【００１１】また、ディジタル電子スチルカメラ100
は、ICメモリカード200 との間でデータの授受を制御す
るI/O 制御回路101 を備えている。なお、図１には本発
明に直接関係のある部分のみを図示し、ディジタル電子
スチルカメラ100 についてはI/O 制御回路101 を除く他
の部分は説明の都合上、省略している。In addition, the digital electronic still camera 100
Includes an I / O control circuit 101 that controls the exchange of data with the IC memory card 200. It should be noted that FIG. 1 shows only the portions directly related to the present invention, and the digital electronic still camera 100 is omitted for the sake of convenience of explanation, except for the I / O control circuit 101.
【００１２】ディジタル電子スチルカメラ100 のI/O 制
御回路101 は、ディジタル電子スチルカメラ100 で生成
されたデータをICメモリカード200 に書き込むことによ
り蓄積し、またはICメモリカード200 に蓄積されたデー
タをディジタル電子スチルカメラ100 に読み出すための
制御回路である。そして、I/O 制御回路101 は、データ
を書き込みまたは読み出すためのRD信号（リード制御信
号）305 ，WR信号（ライト制御信号）306 等の制御信号
を生成する。これらの制御信号線はコネクタ300 を介し
てICメモリカード200 に接続される。そして、別に設け
られている例えばＤ0 〜Ｄ7 で構成される８ビット並列
の双方向性のバス307 が同様にコネクタ300 を介してIC
メモリカード200 に接続される。この双方向性のバス30
7 は、メモリアドレス信号と、リード制御の時にはメモ
リ素子201a、201bからの読み出しデータと、ライト制御
の時にはメモリ素子201a、201bへの書き込みデータとに
時系列的に供用される。The I / O control circuit 101 of the digital electronic still camera 100 stores the data generated by the digital electronic still camera 100 by writing the data in the IC memory card 200 or the data stored in the IC memory card 200. This is a control circuit for reading out to the digital electronic still camera 100. Then, the I / O control circuit 101 generates control signals such as an RD signal (read control signal) 305 and a WR signal (write control signal) 306 for writing or reading data. These control signal lines are connected to the IC memory card 200 via the connector 300. An 8-bit parallel bidirectional bus 307, which is separately provided and is composed of, for example, D 0 to D 7 , is also connected to the IC via the connector 300.
Connected to memory card 200. This interactive bus 30
Reference numeral 7 is used in time series for a memory address signal, read data from the memory elements 201a and 201b during read control, and write data to the memory elements 201a and 201b during write control.
【００１３】次に、ICメモリカード200 内部の電圧検出
回路202 は、供給電圧が高電圧かまたは低電圧かを判定
する基準となる電圧閾値を内部に有しており、常時、デ
ィジタル電子スチルカメラ100 からの供給電圧（＋Ｖ）
を監視する。そして、供給電圧（＋Ｖ）が電圧閾値以上
か否かの供給電圧情報308 を後述のタイミング制御回路
204 に出力する。なお、供給電圧（＋Ｖ）はディジタル
電子スチルカメラ100の種類に応じて異なり、本実施例
では５Ｖ系または３Ｖ系が適用される。したがって電圧
閾値は、本実施例では両電圧の中間の値、例えば４Ｖで
ある。Next, the voltage detection circuit 202 inside the IC memory card 200 has a voltage threshold inside which serves as a reference for determining whether the supply voltage is a high voltage or a low voltage, and the digital electronic still camera is always provided. Supply voltage (+ V) from 100
To monitor. The supply voltage information 308 indicating whether or not the supply voltage (+ V) is equal to or higher than the voltage threshold is provided to the timing control circuit described later
Output to 204. The supply voltage (+ V) differs depending on the type of the digital electronic still camera 100, and a 5V system or a 3V system is applied in this embodiment. Therefore, in this embodiment, the voltage threshold is an intermediate value between both voltages, for example, 4V.
【００１４】リード・ライト制御回路203 は、前述のI/
O 制御回路101 との間で制御信号，メモリアドレス信号
およびデータ情報の授受を行う回路である。そして、デ
ィジタル電子スチルカメラ100 からICメモリカード200
に対して、データの書き込みあるいは読み出しが行われ
る際に送出されるWR信号306 あるいはRD信号305 を受信
すると、その旨の通知309 を直ちにタイミング制御回路
204 へ出力する。The read / write control circuit 203 uses the I / O
A circuit for exchanging control signals, memory address signals, and data information with the O control circuit 101. Then, from the digital electronic still camera 100 to the IC memory card 200
On the other hand, when the WR signal 306 or the RD signal 305 sent when data is written or read is received, a notification 309 to that effect is immediately issued to the timing control circuit.
Output to 204.
【００１５】タイミング制御回路204 は、上記の通知30
9 を受け、その時点での電圧検出回路202 からの供給電
圧情報308 に基づいて、供給電圧（＋Ｖ）が５Ｖか３Ｖ
かによって異なるパルス幅のアクセスタイムを選択す
る。このパルス幅は、後述のように、供給電圧（＋Ｖ）
が５Ｖ系のときは短く、３Ｖ系のときは長く設定されて
いる。そして、タイミング制御回路204 は、設定パルス
幅情報311 を、前述のリード・ライト制御回路203 へ送
出する。このような選択的なパルス幅を実現するため、
本実施例では、タイミング制御回路204 は、第一カウン
タ204a，第二カウンタ204bおよびテーブル204cを備えて
いる。第一カウンタ204aは、リセット後、選択されたア
クセスタイムを計時するカウンタであり、第二カウンタ
204bは、選択されたアクセスタイムと５Ｖ時のアクセス
タイムとの差を計時するカウンタであり、テーブル204c
は、供給電圧（＋Ｖ）が５Ｖのときの短いアクセスタイ
ム値および３Ｖのときの長いアクセスタイム値を格納す
るテーブルである。The timing control circuit 204 uses the notification 30 mentioned above.
9 is received, and the supply voltage (+ V) is 5V or 3V based on the supply voltage information 308 from the voltage detection circuit 202 at that time.
The access time with a different pulse width is selected depending on whether or not. This pulse width is the supply voltage (+ V) as described later.
Is set to be short for 5V system and long for 3V system. Then, the timing control circuit 204 sends the set pulse width information 311 to the above-mentioned read / write control circuit 203. To achieve such selective pulse width,
In this embodiment, the timing control circuit 204 includes a first counter 204a, a second counter 204b and a table 204c. The first counter 204a is a counter that counts the selected access time after reset, and the second counter
Reference numeral 204b is a counter for counting the difference between the selected access time and the access time at 5V, and the table 204c
Is a table for storing a short access time value when the supply voltage (+ V) is 5V and a long access time value when the supply voltage (+ V) is 3V.
【００１６】次に、上記実施例の動作を説明する。操作
者は、ICメモリカード200 のコネクタ部300 をディジタ
ル電子スチルカメラ100 のI/O 制御回路101 に接続する
ことにより、このICメモリカード200 をディジタル電子
スチルカメラ100 に装着して、ディジタル電子スチルカ
メラ100 の操作を行うことができる。これにより、ICメ
モリカード200 の各部にはディジタル電子スチルカメラ
100 から電源（＋Ｖ）が給電される。そこで、ICメモリ
カード200 内の電圧検出回路202 は、電源電圧（＋Ｖ）
を電圧閾値と比較し、電源電圧（＋Ｖ）が５Ｖおよび３
Ｖのいずれであるかを表す供給電圧情報308 を後述のタ
イミング制御回路204 に出力する。これによりタイミン
グ制御回路204 は、５Ｖ電源駆動のメモリ素子201a,201
b へのアクセス時間を切り替える準備を行う。Next, the operation of the above embodiment will be described. The operator attaches the IC memory card 200 to the digital electronic still camera 100 by connecting the connector section 300 of the IC memory card 200 to the I / O control circuit 101 of the digital electronic still camera 100, and The camera 100 can be operated. This allows the digital electronic still camera to be installed in each part of the IC memory card 200.
The power supply (+ V) is supplied from 100. Therefore, the voltage detection circuit 202 in the IC memory card 200 uses the power supply voltage (+ V)
Is compared with a voltage threshold, and the power supply voltage (+ V) is 5 V and 3
Supply voltage information 308 representing which of V is output to the timing control circuit 204 described later. As a result, the timing control circuit 204 causes the memory elements 201a, 201 driven by the 5V power supply to operate.
Prepare to switch access time to b.
【００１７】次いで、操作者の操作に基づき、ディジタ
ル電子スチルカメラ100 とICメモリカード200 との間
で、画像データおよび文字データなどのデータの授受が
行われる。このようなデータの授受が行われる際には、
ディジタル電子スチルカメラ100 からICメモリカード20
0 に対してWR信号306 あるいはRD信号305 が送出され
る。ICメモリカード200 内のリード・ライト制御回路20
3 が、これらの制御信号を受け取ると、その旨の通知30
9 を直ちにタイミング制御回路204 へ送出する。Then, based on the operation of the operator, data such as image data and character data is exchanged between the digital electronic still camera 100 and the IC memory card 200. When such data is exchanged,
Digital electronic still camera 100 to IC memory card 20
WR signal 306 or RD signal 305 is transmitted in response to 0. Read / write control circuit 20 in IC memory card 200
When 3 receives these control signals, it notifies 30
9 is immediately sent to the timing control circuit 204.
【００１８】上記の通知309 を受けたタイミング制御回
路204 は、その時点での電圧検出回路202 からの供給電
圧情報308 に基づいて、テーブル204cから供給電圧（＋
Ｖ）が５Ｖのときの短いアクセスタイム値または３Ｖの
ときの長いアクセスタイム値のいずれか最適なアクセス
タイム値を選出する。同時に第一カウンタ204aをリセッ
ト後高速クロックでカウント開始し、図２に示すよう
に、Ｗ信号（ライト信号）303 あるいはＲ信号（リード
信号）302 をスタートさせ、このＷ信号303 あるいはＲ
信号302 をメモリ素子201a,201b へ送出する。第一カウ
ンタ204aは最適アクセスタイムの計時を完了した時点で
Ｗ信号303 あるいはＲ信号302 をリセットする。したが
って、供給電圧（＋Ｖ）が、５Ｖのときは短いパルス幅
のＷ信号303 あるいはＲ信号302 が設定（同図 (A)）さ
れ、３Ｖのときは長いパルス幅のＷ信号303 あるいはＲ
信号302 が設定（同図 (B)）される。そして、タイミン
グ制御回路204 は、設定されたパルス幅のＷ信号303 あ
るいはＲ信号302 でメモリ素子201a,201b をアクセスす
る。さらに、リード・ライト制御回路203 は、タイミン
グ制御回路204 から受け取った設定パルス幅情報311 に
応じて、リード時にはアドレス情報303 ，ライト時には
アドレス情報303 とライトデータ情報304 の保持時間を
設定し、メモリ素子201a,201b との間でデータの授受を
行う。すなわち、この保持時間は、供給電圧（＋Ｖ）
が、５Ｖのときは短い保持時間に設定され、３Ｖのとき
は長い保持時間に設定される。The timing control circuit 204 which has received the above notification 309 supplies the supply voltage (+) from the table 204c based on the supply voltage information 308 from the voltage detection circuit 202 at that time.
The optimum access time value is selected from the short access time value when V) is 5V and the long access time value when 3V. At the same time, the first counter 204a is reset and started counting with a high-speed clock. As shown in FIG. 2, the W signal (write signal) 303 or the R signal (read signal) 302 is started, and the W signal 303 or R
The signal 302 is sent to the memory elements 201a and 201b. The first counter 204a resets the W signal 303 or the R signal 302 at the time when the measurement of the optimum access time is completed. Therefore, when the supply voltage (+ V) is 5V, the W signal 303 or R signal 302 having a short pulse width is set ((A) in the same figure), and when the supply voltage (+ V) is 3V, the W signal 303 or R signal having a long pulse width is set.
The signal 302 is set ((B) in the figure). Then, the timing control circuit 204 accesses the memory elements 201a and 201b by the W signal 303 or the R signal 302 having the set pulse width. Further, the read / write control circuit 203 sets the holding time of the address information 303 at the time of reading and the holding time of the address information 303 and the write data information 304 at the time of writing according to the set pulse width information 311 received from the timing control circuit 204. Data is exchanged between the elements 201a and 201b. That is, this holding time is equal to the supply voltage (+ V)
Is set to a short holding time at 5V, and is set to a long holding time at 3V.
【００１９】一方、タイミング制御回路204 は、I/O 制
御回路101 に対して、ディジタル電子スチルカメラ100
の処理を一時停止させるウエイトステイト信号310 を送
出する。このウエイトステイト信号310 は、タイミング
制御回路204 が上記通知309を受けた時点で第二カウン
タ204bを電源電圧５Ｖのときのアクセスタイム値で初期
設定した後高速クロックでカウントを開始してからスタ
ートし、第二カウンタ204bが、最適アクセスタイムの計
時を完了した時点でリセットされる。つまり、ウエイト
ステイト信号310 は、供給電圧（＋Ｖ）が３Ｖのときの
アクセスタイムと５Ｖのときのアクセスタイムとの差の
時間幅を持つパルス信号である。したがって、電源電圧
が５Ｖのときにはウエイトステイト信号310 は発生しな
い。このウエイトステイト信号310 は、ICメモリカード
200 の出力するデータがこの信号310 の期間は正常であ
ることを保証できない旨を表示する信号である。On the other hand, the timing control circuit 204 is different from the I / O control circuit 101 in the digital electronic still camera 100.
A wait state signal 310 for temporarily stopping the processing of is transmitted. The wait state signal 310 is started after the timing control circuit 204 initializes the second counter 204b at the access time value when the power supply voltage is 5V at the time when the notification 309 is received and then starts counting by the high speed clock. The second counter 204b is reset when the clocking of the optimum access time is completed. That is, the weight state signal 310 is a pulse signal having a time width of a difference between the access time when the supply voltage (+ V) is 3V and the access time when the supply voltage (+ V) is 5V. Therefore, the wait state signal 310 is not generated when the power supply voltage is 5V. This weight state signal 310 is the IC memory card.
This is a signal indicating that the data output by 200 cannot be guaranteed to be normal during the period of this signal 310.
【００２０】今、図２(A) に示すように、ICメモリカー
ド200 を、５Ｖ電源を供給するディジタル電子スチルカ
メラ100 に接続した場合、ICメモリカード200 内部の電
圧検出回路202 は、供給電圧（＋Ｖ）は閾値以上である
と判断する。そのため、電圧検出回路202 からタイミン
グ制御回路204 への供給電圧情報308 は高電圧を示す。
そこで、タイミング制御回路204 は、前述のアクセスタ
イム値格納テーブル204cを選択して電源電圧が５Ｖ状態
における短いアクセスタイムでＷ信号301 およびＲ信号
302 を発生し、メモリ素子201a,201b へ供給する。ま
た、リード・ライト制御部203 は、短いアクセスタイム
と同じ時間幅をもつアドレス情報303 およびライトデー
タ304 をメモリ素子201a,201b に供給して、データの書
き込みおよび読み出しを行う。また、このときはウエイ
トステイト信号310 はＩＣメモリカード200 からディジ
タル電子スチルカメラ100 へ送出されない。そのため、
ディジタル電子スチルカメラ100 はウエイトすることな
く、ディジタル電子スチルカメラ100 とICメモリカード
200 との間のデータ転送動作は正常に行われる。Now, as shown in FIG. 2A, when the IC memory card 200 is connected to the digital electronic still camera 100 which supplies a 5V power source, the voltage detection circuit 202 inside the IC memory card 200 is It is determined that (+ V) is greater than or equal to the threshold. Therefore, the supply voltage information 308 from the voltage detection circuit 202 to the timing control circuit 204 indicates a high voltage.
Therefore, the timing control circuit 204 selects the aforementioned access time value storage table 204c and selects the W signal 301 and the R signal in a short access time when the power supply voltage is 5V.
302 is generated and supplied to the memory elements 201a and 201b. Further, the read / write control unit 203 supplies address information 303 and write data 304 having the same time width as the short access time to the memory elements 201a and 201b to write and read data. At this time, the weight state signal 310 is not sent from the IC memory card 200 to the digital electronic still camera 100. for that reason,
The digital electronic still camera 100 and the IC memory card can be used without waiting.
The data transfer operation between 200 and 200 is performed normally.
【００２１】次に、図２(B) に示すように、ICメモリカ
ード200 を、３Ｖ電源を供給する別なディジタル電子ス
チルカメラ100 に接続した場合、ICメモリカード200 内
部の電圧検出回路202 は、供給電圧（＋Ｖ）は閾値未満
であると判断する。したがって、電圧検出回路202 から
タイミング制御回路204 への供給電圧情報308 は低電圧
を示す。そこで、タイミング制御回路204 は、前述のア
クセスタイム値格納テーブル204cを選択して電源電圧が
３Ｖ状態における長いアクセスタイムでＷ信号301 およ
びＲ信号302 を発生し、メモリ素子201a,201b へ供給す
る。また、リード・ライト制御部203 は、長いアクセス
タイムと同じ時間幅をもつアドレス情報303 およびライ
トデータ304 をメモリ素子201a,201b に供給して、デー
タの書き込みおよび読み出しを行う。これは、メモリ素
子201a,201b が、C-MOS のスタティックRAM 等の MOS構
造で構成されるため、その特性上、動作電圧が下がると
データの書き込みおよび読み出しに要する動作時間が長
くなるために、確実にデータの書き込みおよび読み出し
を行うためである。Next, as shown in FIG. 2B, when the IC memory card 200 is connected to another digital electronic still camera 100 which supplies a 3V power source, the voltage detection circuit 202 inside the IC memory card 200 is , It is determined that the supply voltage (+ V) is less than the threshold value. Therefore, the supply voltage information 308 from the voltage detection circuit 202 to the timing control circuit 204 indicates a low voltage. Therefore, the timing control circuit 204 selects the above-mentioned access time value storage table 204c to generate the W signal 301 and the R signal 302 for a long access time when the power supply voltage is 3V and supplies them to the memory elements 201a and 201b. The read / write control unit 203 also supplies address information 303 and write data 304 having the same time width as a long access time to the memory elements 201a and 201b to write and read data. This is because the memory elements 201a and 201b are composed of a MOS structure such as a C-MOS static RAM, and due to their characteristics, the operating time required for writing and reading data becomes longer when the operating voltage decreases, This is for surely writing and reading data.
【００２２】次いで、仮に、ディジタル電子スチルカメ
ラ100 は、ICメモリカード200 との間で授受されるデー
タの正常なタイミングが保証されていないとすれば、正
常に動作することはできないであろう。しかし本実施例
は、ICメモリカード200 に供給される電源電圧が３Ｖの
ときは、データの書き込みおよび読み出し時の遅延時間
分（アクセスタイムの延びた分）、ICメモリカード200
内のタイミング制御回路204 からウエイトステイト信号
310 をディジタル電子スチルカメラ100 へ送出するよう
に構成されている。そこで、ディジタル電子スチルカメ
ラ100 は、ウエイトステイト信号期間中、処理の実行を
一時的に停止してタイミングの整合を図ることで、正常
動作を可能にしている。Next, if the digital electronic still camera 100 does not guarantee the normal timing of data exchanged with the IC memory card 200, it will not operate normally. However, in this embodiment, when the power supply voltage supplied to the IC memory card 200 is 3 V, the IC memory card 200 is delayed by the delay time (access time extension) at the time of writing and reading data.
Wait state signal from the timing control circuit 204 in the
It is configured to send the 310 to the digital electronic still camera 100. Therefore, the digital electronic still camera 100 enables normal operation by temporarily stopping the execution of the processing during the wait state signal period to adjust the timing.
【００２３】なお、上記実施例において、ホスト処理装
置100 にディジタル電子スチルカメラを使用した場合に
ついて述べたが、これに限るものではなく、ICメモリカ
ード200 を使用する他の装置についても、これをホスト
処理装置100 にすることができる。In the above embodiment, the case where the digital electronic still camera is used as the host processing device 100 has been described, but the present invention is not limited to this, and other devices using the IC memory card 200 can also be used. It can be the host processor 100.
【００２４】また、上記実施例において、電圧検出回路
202 に電圧閾値を設け、供給電圧がこの閾値以上か否か
によって、供給電圧が５Ｖか３Ｖかを判断したが、これ
に限るものではなく、例えば、電圧検出回路202 に V/F
変換器を使用し、その出力の周期を高速クロックで２進
カウントし、そのカウント値で供給電圧とアクセスタイ
ムとの関係を表す関数表（上記実施例におけるテーブル
204cに代えて設けられるテーブルである。）を参照し連
続的にアクセスタイムを変化させるようにしてもよい。
あるいは V/F変換器の代わりに A/D変換器を用いて供給
電圧をディジタル変換することによっても、上記と同様
な関数表を参照して連続的にアクセスタイムを変化させ
ることができる。このように、供給電圧の変化を連続的
に検出することは、ホスト処理装置100 を電池駆動した
場合において特に有効である。In the above embodiment, the voltage detection circuit
A voltage threshold is provided in 202, and whether the supply voltage is 5 V or 3 V is determined depending on whether the supply voltage is equal to or higher than this threshold. However, the present invention is not limited to this.
A converter is used, the output cycle is binary-counted by a high-speed clock, and the count value indicates the relationship between the supply voltage and the access time.
A table provided in place of 204c. ), The access time may be changed continuously.
Alternatively, by using an A / D converter instead of the V / F converter to digitally convert the supply voltage, the access time can be continuously changed by referring to the same function table as above. Thus, the continuous detection of the change in the supply voltage is particularly effective when the host processing device 100 is driven by a battery.
【００２５】[0025]
【発明の効果】このように本発明によれば、ICメモリカ
ードは、ホスト処理装置から供給される電源電圧を検出
し、この検出した電圧値に応じてメモリ手段のアクセス
時間を電源電圧が高いときは短く低いときは長く設定
し、この設定されたアクセス時間でメモリ手段に対して
データの授受を行うため、ホスト処理装置側の電源電圧
が高電圧および低電圧のいずれであっても、ホスト処理
装置とICメモリカードとの間におけるインタフェース上
の不具合はなくなり、電源電圧を意識することなく、IC
メモリカードを使用できる。なお、電源電圧が低いとき
は、メモリ手段へのアクセスが開始された後データの授
受を許容する信号をホスト処理装置に送出するので、更
にインタフェース条件は改善できる。特に電池駆動して
いるホスト処理装置に対して有効であり、また、低消費
電力にすることができる。As described above, according to the present invention, the IC memory card detects the power supply voltage supplied from the host processing device, and the access time of the memory means is increased according to the detected voltage value. The time is set to be short and the time is set to be low, and is set to be long, and data is transferred to and from the memory means in the set access time. The interface failure between the processing unit and the IC memory card is eliminated, and the IC can be
You can use a memory card. When the power supply voltage is low, a signal permitting data transfer is sent to the host processing device after the access to the memory means is started, so that the interface condition can be further improved. In particular, it is effective for a host processing device that is driven by a battery, and low power consumption can be achieved.
【図１】本発明をディジタル電子スチルカメラに適用し
た実施例のICメモリカードの概略構成を示すブロック図
である。FIG. 1 is a block diagram showing a schematic configuration of an IC memory card of an embodiment in which the present invention is applied to a digital electronic still camera.
【図２】図１に示す実施例のICメモリカードのタイムチ
ャートである。FIG. 2 is a time chart of the IC memory card of the embodiment shown in FIG.
100 ホスト処理装置 101 I/O 制御回路 200 ICメモリカード 201a,201b メモリ素子 202 電圧検出回路 203 リード・ライト制御回路 204 タイミング制御回路 300 コネクタ部 100 Host processing unit 101 I / O control circuit 200 IC memory card 201a, 201b Memory element 202 Voltage detection circuit 203 Read / write control circuit 204 Timing control circuit 300 Connector section
Claims (2)
つ、ホスト処理装置から稼働用電力を供給されるICメモ
リカードにおいて、データを蓄積するメモリ手段と、前
記ホスト処理装置から供給される電源電圧を検出する電
圧検出手段と、該電圧検出手段で検出した電圧値に応じ
て前記メモリ手段のアクセス時間を設定するタイミング
制御手段と、前記ホスト処理装置からのデータ転送要求
に応じて前記メモリ手段を制御し、前記タイミング制御
手段で設定されたアクセス時間で前記メモリ手段に対し
てデータの授受を行うリード・ライト制御手段とを備
え、前記アクセス時間は、前記電源電圧が高いときは短
く、低いときは長く設定されることを特徴とするICメモ
リカード。1. An IC memory card connectable to a host processing device and supplied with operating power from the host processing device, a memory means for storing data, and a power supply voltage supplied from the host processing device. To detect the voltage, a timing control means for setting the access time of the memory means in accordance with the voltage value detected by the voltage detection means, and a memory means in response to a data transfer request from the host processor. Read / write control means for controlling and transmitting / receiving data to / from the memory means at an access time set by the timing control means, wherein the access time is short when the power supply voltage is high and low when the power supply voltage is low. Is an IC memory card that is set for a long time.
て、前記タイミング制御手段は、長いメモリアクセス時
間を選択した場合、前記メモリ手段へのアクセスが開始
された後データの授受を許容する信号を前記ホスト処理
装置に送出することを特徴とするICメモリカード。2. The IC memory card according to claim 1, wherein the timing control means, when a long memory access time is selected, outputs a signal for permitting data transfer after the access to the memory means is started. An IC memory card which is sent to the host processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167167A JPH0612537A (en) | 1992-06-25 | 1992-06-25 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167167A JPH0612537A (en) | 1992-06-25 | 1992-06-25 | Ic memory card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612537A true JPH0612537A (en) | 1994-01-21 |
Family
ID=15844665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167167A Withdrawn JPH0612537A (en) | 1992-06-25 | 1992-06-25 | Ic memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612537A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874327A2 (en) * | 1997-04-21 | 1998-10-28 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| JP2005078648A (en) * | 2003-09-02 | 2005-03-24 | Samsung Electronics Co Ltd | System including attachable/detachable storage device and control method therefor |
| US7810727B2 (en) | 2004-11-26 | 2010-10-12 | Kabushiki Kaisha Toshiba | Card and host device |
| JP2013041584A (en) * | 2011-08-16 | 2013-02-28 | Sk Hynix Inc | Integrated circuit chip, system including the same, operation method thereof, memory and memory system |
| US8473705B2 (en) | 2008-11-05 | 2013-06-25 | Sanyo Electric Co., Ltd. | Memory access apparatus |
-
1992
- 1992-06-25 JP JP4167167A patent/JPH0612537A/en not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874327A3 (en) * | 1997-04-21 | 2003-02-12 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| EP0874327A2 (en) * | 1997-04-21 | 1998-10-28 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| JP4707352B2 (en) * | 2003-09-02 | 2011-06-22 | 三星電子株式会社 | System including removable storage device and control method thereof |
| JP2005078648A (en) * | 2003-09-02 | 2005-03-24 | Samsung Electronics Co Ltd | System including attachable/detachable storage device and control method therefor |
| US8827167B2 (en) | 2004-11-26 | 2014-09-09 | Kabushiki Kaisha Toshiba | Card and host device |
| US9417798B2 (en) | 2004-11-26 | 2016-08-16 | Kabushiki Kaisha Toshiba | Card and host device |
| US8162216B2 (en) | 2004-11-26 | 2012-04-24 | Kabushiki Kaisha Toshiba | Card and host device |
| US8286874B2 (en) | 2004-11-26 | 2012-10-16 | Kabushiki Kaisha Toshiba | Card and host device |
| USRE49643E1 (en) | 2004-11-26 | 2023-09-05 | Kioxia Corporation | Card and host device |
| US8397990B2 (en) | 2004-11-26 | 2013-03-19 | Kabushiki Kaisha Toshiba | Card and host device |
| USRE48772E1 (en) | 2004-11-26 | 2021-10-12 | Kioxia Corporation | Card and host device |
| US8596548B2 (en) | 2004-11-26 | 2013-12-03 | Kabushiki Kaisha Toshiba | Card and host device |
| US7810727B2 (en) | 2004-11-26 | 2010-10-12 | Kabushiki Kaisha Toshiba | Card and host device |
| US9052843B2 (en) | 2004-11-26 | 2015-06-09 | Kabushiki Kaisha Toshiba | Card and host device |
| US7891566B2 (en) | 2004-11-26 | 2011-02-22 | Kabushiki Kaisha Toshiba | Card and host device |
| USRE47543E1 (en) | 2004-11-26 | 2019-07-30 | Toshiba Memory Corporation | Card and host device |
| US8473705B2 (en) | 2008-11-05 | 2013-06-25 | Sanyo Electric Co., Ltd. | Memory access apparatus |
| JP2013041584A (en) * | 2011-08-16 | 2013-02-28 | Sk Hynix Inc | Integrated circuit chip, system including the same, operation method thereof, memory and memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
| US6823224B2 (en) | Data processing system having an on-chip background debug system and method therefor | |
| EP0186006A2 (en) | Multiprocessor system | |
| US20060047985A1 (en) | Data storage apparatus and control method thereof | |
| JP2000512417A (en) | Method and system for enabling non-destructive active insertion of a feature card into a computer and non-destructive active removal from a computer | |
| JPH10320512A (en) | Nonvolatile semiconductor disk device | |
| US5640357A (en) | Storage device using dynamic RAM | |
| JP3134819B2 (en) | Data processing device | |
| US4956804A (en) | Data processing system with memories access time counting and information processor wait signal generating circuitries | |
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| US6681269B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
| EP0408353A2 (en) | Semiconductor integrated circuit | |
| JPH0612537A (en) | Ic memory card | |
| KR100314413B1 (en) | Internal Conditioning Device and Integrated Circuit Card | |
| US5559753A (en) | Apparatus and method for preventing bus contention during power-up in a computer system with two or more DRAM banks | |
| KR920010977B1 (en) | Memory bus architecture | |
| JP2012164046A (en) | Memory control device | |
| JP3577053B2 (en) | Electronic circuit | |
| JP3397537B2 (en) | Information processing system | |
| JP3241034B2 (en) | External storage device | |
| JP2896148B2 (en) | Read / write control method of control information | |
| JP3300016B2 (en) | Communication interface, recording device, and communication control method | |
| JP3768565B2 (en) | DRAM controller | |
| JP4116818B2 (en) | Information processing apparatus and device identification method | |
| JPH07230413A (en) | Ready signal control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |