JPH06104416A - ラインイメージセンサ及び駆動方法 - Google Patents

Abstract

(57)【要約】 【構成】シフトレジスタ２２、バッファ２３及び転送ス
イッチ２４を電界効果型非晶質シリコン薄膜トランジス
タを用いて構成し、シフトレジスタ２２、バッファ２３
を構成するトランジスタのチャンネル長を転送スイッチ
２４を構成するトランジスタのチャンネル長よりも小さ
くし、またシフトレジスタ２２、バッファ２３を光電変
換素子２０、２１を挟んでマトリクス信号線２６と反対
側に配置した。入力信号によりブロック選択信号の時間
を制御した。 【効果】シフトレジスタ、バッファを構成する薄膜トラ
ンジスタのチャンネル長を小さくできるので、転送スイ
ッチのリーク電流が小さく、シフトレジスタ及びバッフ
ァの駆動能力を向上し、高速動作が可能となる。また安
定な読み取りが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファクシミリやイメージ
スキャナに用いられるラインイメージセンサ及びその駆
動方法に関する。

【０００２】

【従来の技術】従来のラインイメージセンサは、例え
ば、特開昭61−26364号公報に開示のように複数の光電
変換素子と、複数の光電変換素子の各々に対応して設け
られ光電変換素子の各出力信号を蓄積する蓄積手段と、
この蓄積手段に蓄積された信号を一定数ずつ順次取り出
す第１のスイッチ手段と、この第１のスイッチ手段によ
って取り出された一定数の信号を各々蓄積する第２の蓄
積手段と、この第２の蓄積手段の各々と並列に接続した
放電用のスイッチ手段と、この第２の蓄積手段に蓄積さ
れた信号を時系列的に読み出す第２のスイッチ手段とで
構成していた。

【０００３】また、特開平3−96061号公報に開示のよう
に、非晶質シリコン薄膜トランジスタを用いてシフトレ
ジスタを構成し、マトリクス配線と組み合わせて光電変
換信号をビットごとに転送する構成を採っていた。

【０００４】

【発明が解決しようとする課題】特開昭61−26364号公
報に開示されているラインイメ−ジセンサにおいて、第
１のスイッチ手段はシフトレジスタと転送用のスイッチ
とから成っている。通常、このシフトレジスタには結晶
シリコンを用いており、スイッチにのみ非晶質シリコン
薄膜トランジスタを用いている。このような構成では、
例えば一括転送する素子数をｍ、ブロック数をｎとする
と、素子数はｍ×ｎとなり配線数はｍ＋ｎとなる。この
ように基板内に多くの配線を設ける必要があることから
基板の小型化に制約が有り、また基板の外に配線を取り
出しＩＣと接続する必要が有ることから、接続部の縮小
も難しかった。また、結晶シリコンのＩＣを必要とする
点は考慮されていなかった。また、キャリアの移動度の
小さな非晶質シリコン薄膜トランジスタ等のトランジス
タをシフトレジスタやバッファのような駆動回路に用い
るセンサ構成や信号タイミングの点については考慮され
ていなかった。

【０００５】また、特開平3−96061号公報に開示のライ
ンイメ−ジセンサにおいては、シフトレジスタを非晶質
シリコン薄膜トランジスタで構成しているため、キャリ
アの移動度が０.２〜０.６cm²／Ｖ・sec程度と小さく、
高速動作が難しかった。また、マトリクス線とシフトレ
ジスタが受光素子に対して同じ側に配置されるため寄生
容量によってノイズが大きくなる点は改良の余地が有っ
た。

【０００６】本発明の目的は、非晶質シリコン薄膜トラ
ンジスタ等の移動度の小さなトランジスタを用いた駆動
回路をセンサ基板上に形成して、小型で安価なラインイ
メージセンサを提供するとともに、このような構成にお
いてもノイズの小さな読み取り動作が得られるセンサ構
成及び駆動方法を提供することに有る。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、複数の光電変換素子と、複数の光電変換素子の各々
に対応して設けられ光電変換素子の各出力信号を蓄積す
る蓄積容量と、蓄積容量に蓄積された信号を一定数ずつ
順次取り出す転送スイッチと、一定数ずつの転送スイッ
チを選択するシフトレジスタ及びバッファと、転送スイ
ッチと接続したマトリクス信号線と、マトリクス信号線
に転送された信号を時系列的に読み出す読み出し回路と
から成るラインイメージセンサにおいて、シフトレジス
タ、バッファ及び転送スイッチを電界効果型非晶質シリ
コン薄膜トランジスタを用いて構成し、かつ、シフトレ
ジスタ、バッファを構成するトランジスタのチャンネル
長を転送スイッチを構成するトランジスタのチャンネル
長よりも小さくしたものである。

【０００８】また、上記目的を達成するために、複数の
光電変換素子と、複数の光電変換素子の各々に対応して
設けられ光電変換素子の各出力信号を蓄積する蓄積容量
と、蓄積容量の各々に接続され蓄積された信号を一定数
からなるブロックごとに順次取り出す転送スイッチと、
転送スイッチに接続したマトリクス信号線と、ブロック
ごとの転送スイッチを順次選択するブロック選択信号を
生成するシフトレジスタ及びバッファとを備えるライン
イメージセンサにおいて、シフトレジスタ、バッファ及
び転送スイッチを電界効果型非晶質シリコン薄膜トラン
ジスタを用いて構成し、かつシフトレジスタ、バッファ
を光電変換素子を挟んでマトリクス信号線と反対側に配
置したものである。

【０００９】また、上記目的を達成するために、複数の
光電変換素子と、複数の光電変換素子の各々に対応して
設けられ光電変換素子の各出力信号を蓄積する蓄積容量
と、蓄積容量の各々に接続され蓄積された信号を一定数
からなるブロックごとに順次取り出す転送スイッチと、
転送スイッチに接続したマトリクス信号線と、ブロック
ごとの転送スイッチを選択するブロック選択信号を生成
するシフトレジスタ及びバッファとを備えるラインイメ
ージセンサにおいて、光電変換素子、蓄積容量、転送ス
イッチ、マトリクス信号線、シフトレジスタ及びバッフ
ァを基板上に形成し、ブロック選択信号の時間幅を入力
信号により制御する機能を設けたものである。

【００１０】また、上記目的を達成するために、基板上
に、複数の光電変換素子と、複数の光電変換素子の各々
に対応して設けられ光電変換素子の各出力信号を蓄積す
る蓄積容量と、蓄積容量の各々に接続され蓄積された信
号を一定数からなるブロックごとに順次取り出す転送ス
イッチと、転送スイッチに接続したマトリクス信号線
と、ブロックごとの転送スイッチを選択するブロック選
択信号を生成するシフトレジスタ及びバッファとを備え
てなるラインイメージセンサの駆動方法において、シフ
トレジスタ及びバッファにより順次生成されたブロック
選択信号が、入力信号によりその時間幅を制御され、重
なりを持たないものである。

【００１１】さらに、上記目的を達成するために、基板
上に、複数の光電変換素子と、複数の光電変換素子の各
々に対応して設けられ光電変換素子の各出力信号を蓄積
する蓄積容量と、蓄積容量の各々に接続され蓄積された
信号を一定数からなるブロックごとに順次取り出す転送
スイッチと、転送スイッチに接続したマトリクス信号線
と、ブロックごとの転送スイッチを選択するブロック選
択信号を生成するシフトレジスタ及びバッファとを備え
てなるラインイメージセンサの駆動方法において、シフ
トレジスタ及びバッファにより順次生成されたブロック
選択信号が重なりを持つものである。

【００１２】

【作用】複数の光電変換素子は読み取る画像に対応して
光電変換素子に入射する光を光電変換する。この複数の
光電変換素子の各々に対応して設けられた蓄積容量は光
電変換素子の各出力信号を蓄積する。転送スイッチは蓄
積容量に蓄積された信号を一定数ずつマトリクス信号線
に順次取り出す。シフトレジスタは一定数ずつの転送ス
イッチを選択する信号を順次転送し、バッファはシフト
レジスタによって発生した転送スイッチの選択信号を増
幅及び波形の整形をして転送スイッチを駆動する。シフ
トレジスタ、バッファを構成する薄膜トランジスタのチ
ャンネル長を転送スイッチを構成する薄膜トランジスタ
のチャンネル長よりも小さくする。

【００１３】このように構成することにより、転送スイ
ッチのリーク電流を増やすことなく、シフトレジスタ及
びバッファを構成する薄膜トランジスタの電流駆動能力
を向上させることができるためシフトレジスタ及びバッ
ファの動作速度及び容量負荷の駆動能力を向上すること
が可能となる。

【００１４】複数の光電変換素子は読み取る画像に対応
して光電変換素子に入射する光を光電変換する。この複
数の光電変換素子の各々に対応して設けられた蓄積容量
は光電変換素子の各出力信号を蓄積する。転送スイッチ
は蓄積容量に蓄積された信号を一定数ずつマトリクス信
号線に順次取り出す。シフトレジスタは一定数ずつの転
送スイッチを選択する信号を順次転送し、バッファはシ
フトレジスタによって発生した転送スイッチのブロック
選択信号を増幅及び波形の整形をして転送スイッチを駆
動する。シフトレジスタ、バッファ及び転送スイッチを
電界効果型非晶質シリコン薄膜トランジスタを用いて構
成し、かつシフトレジスタ、バッファを光電変換素子を
挟んで前記マトリクス信号線と反対側に配置する。

【００１５】このような構成をとることにより、シフト
レジスタ及びバッファの配線と、マトリクス信号線の間
の寄生容量を小さくできるため、寄生容量を介して信号
線にバッファ及びシフトレジスタからのノイズが混入す
ることを防止することができる。

【００１６】複数の光電変換素子は読み取る画像に対応
して光電変換素子に入射する光を光電変換する。この複
数の光電変換素子の各々に対応して設けられた蓄積容量
は光電変換素子の各出力信号を蓄積する。転送スイッチ
は蓄積容量に蓄積された信号を一定数ずつマトリクス信
号線に順次取り出す。シフトレジスタは一定数ずつの転
送スイッチを選択する信号を順次転送し、バッファはシ
フトレジスタによって発生した転送スイッチのブロック
選択信号を増幅及び波形の整形をして転送スイッチを駆
動する。このブロック選択信号の時間幅を入力信号によ
り制御する機能を設ける。

【００１７】このような機能を設けることにより、バッ
ファ電圧の過渡応答のタイミングを制御し、ブロック選
択信号が過渡応答から十分電圧が落ち着いたタイミング
で読み取りを行うことができるためノイズを防止できる
効果がある。そのため小型で安価なラインイメージセン
サを提供できるとともに、安定な読み取りができる。

【００１８】複数の光電変換素子は読み取る画像に対応
して光電変換素子に入射する光を光電変換する。この複
数の光電変換素子の各々に対応して設けられた蓄積容量
は光電変換素子の各出力信号を蓄積する。転送スイッチ
は蓄積容量に蓄積された信号を一定数ずつマトリクス信
号線に順次取り出す。シフトレジスタは一定数ずつの転
送スイッチを選択する信号を順次転送し、バッファはシ
フトレジスタによって発生した転送スイッチのブロック
選択信号を増幅及び波形の整形をして転送スイッチを駆
動する。ブロック選択信号の時間幅を入力信号により制
御して、ブロック選択信号が重なりを持たないようにす
ると、信号のタイミング及び動作は次のようになる。あ
るブロックをシフトレジスタ及びバッファによって選択
するとブロック選択信号はＬからＨとなり蓄積容量に蓄
えられた信号電荷は転送スイッチを通してマトリクス信
号線に転送される。信号が十分に転送された後ブロック
選択信号を入力信号によりＨからＬとして転送スイッチ
を非導通状態とする。このブロック選択信号のＨからＬ
の過渡状態が終わった時点よりも後でマトリクス信号線
より信号を読み出す。その後に次のブロック選択信号を
発生させて次のブロックを選択する。この動作を繰り返
すことにより１ラインの読み取りを行う。

【００１９】このように、光電変換素子、蓄積容量、転
送スイッチ、マトリクス信号線、シフトレジスタ及びバ
ッファを基板上に形成し、ブロック選択信号が重なりを
持たないようにすることにより、ブロック選択信号が過
渡応答から十分電圧が落ち着いたタイミングで読み取り
を行うことができるためノイズを防止できる効果があ
る。そのため小型で安価なラインイメージセンサを提供
できるとともに、安定な読み取りができる。

【００２０】複数の光電変換素子は読み取る画像に対応
して光電変換素子に入射する光を光電変換する。この複
数の光電変換素子の各々に対応して設けられた蓄積容量
は光電変換素子の各出力信号を蓄積する。転送スイッチ
は蓄積容量に蓄積された信号を一定数ずつマトリクス信
号線に順次取り出す。シフトレジスタは一定数ずつの転
送スイッチを選択する信号を順次転送し、バッファはシ
フトレジスタによって発生した転送スイッチのブロック
選択信号を増幅及び波形の整形をして転送スイッチを駆
動する。バッファにより生成したブロック選択信号が重
なりを持つようにすると、信号のタイミング及び動作は
次のようになる。あるブロックをシフトレジスタ及びバ
ッファによって選択するとブロック選択信号はＬからＨ
となり蓄積容量に蓄えられた信号電荷は転送スイッチを
通してマトリクス信号線に転送される。このブロック選
択信号のＬからＨの過渡状態が終わり信号が十分に転送
された後、マトリクス信号線より信号を読み出す。次に
ブロック選択信号をＨからＬとして転送スイッチを非導
通状態とするとともに次のブロック選択信号を発生させ
て次のブロックを選択する。つまり、ブロック選択信号
のＨからＬの過渡応答と、続くブロック選択信号のＬか
らＨの過渡応答を同時に行う。この動作を繰り返すこと
により１ラインの読み取りを行う。

【００２１】このように、光電変換素子、蓄積容量、転
送スイッチ、マトリクス信号線、シフトレジスタ及びバ
ッファを基板上に形成し、ブロック選択信号が重なりを
持つようにすることにより、ブロック選択信号が過渡応
答から十分電圧が落ち着いたタイミングで読み取りを行
うことができるためノイズを防止できる効果がある。ま
た、ブロック選択信号の過渡応答時間を少なくできるた
め高速の読み出しができる。

【００２２】

【実施例】以下、本発明の一実施例を図１から図７を用
いて説明する。

【００２３】図１に本発明のラインイメージセンサの回
路図を示す。図２、図３にはラインイメージセンサの動
作タイミング図及び読み出し回路のブロック図の例を示
す。また図４、図５にはラインイメージセンサの断面図
及び平面図を、また図６及び図７にはインバータの断面
図及び回路図を示す。

【００２４】図１の回路図に示すようにラインイメージ
センサは少なくともシフトレジスタ２２、バッファ２
３、転送スイッチ２４、蓄積容量２５、光電変換素子２
０、２１及びマトリクス信号線２６を基板上に形成して
構成する。また基板の外部には読み出し回路３１を付加
している。電源回路、タイミングコントロール回路等は
この図では省略しているが、必要な信号の機能及び接続
は、それぞれ図２の動作タイミング図及び図１の回路図
の図中に同じ記号を用いて示している。

【００２５】基本的な動作は次の通りであるである。光
電変換素子２０、２１により構成した受光素子は目的と
する入射光を光電変換する。光電変換により生成された
信号電荷は、この受光素子に接続された蓄積容量２５に
蓄積される。蓄積容量２５に蓄積された信号電荷は１ブ
ロックごとに転送スイッチ２４によりマトリクス信号線
２６に転送される。マトリクス信号線に転送された信号
電荷は読み出し回路３１によりインピーダンス変換及び
パラレル／シリアル変換されて時系列の読み取り信号に
なる。１ブロックごとの信号転送の制御は、シフトレジ
スタ２２及びバッファ２３を用いて行う。シフトレジス
タ２２はブロック選択信号を順次次のブロックに転送す
る機能を持ち、バッファ２３はシフトレジスタ２２によ
って転送された信号を増幅して負荷駆動能力を拡大し、
さらに波形整形する機能を持つ。シフトレジスタ２２に
は動作速度の大きいＥ／Ｒインバータを用いたダイナミ
ックシフトレジスタを用いている。また、バッファ２３
にはインバータによる増幅段と、プッシュプル構成の出
力段を用いている。バッファ２３の出力は１ブロックの
転送スイッチのゲートに接続しており、転送スイッチの
ＯＮ、ＯＦＦを制御する。図１の回路図に示した実施例
では受光素子ｍ個を１ブロックの読み出し単位とし、同
じ構成のブロックをｎ段並べて、受光素子数がｍ×ｎの
ラインイメージセンサを構成している。

【００２６】次に図１に示したセンサ回路の動作を図２
のタイミング図を用いて詳細に説明する。シフトレジス
タ２２は抵抗Ｒと非晶質シリコン薄膜トランジスタから
成るトランジスタＭを用いて、インバータ及びクロック
Φ１、Φ２に接続したパストランジスタを構成してい
る。シフトレジスタ２２及びバッファ２３にはグランド
Ｖｓｓ、電源Ｖｄｄを接続している。このシフトレジス
タ２２は図２に示すようにブロック選択信号入力Ｄをク
ロックΦ１、Φ２に同期して、図中に示したＳ１、Ｓ２
のように順次次のブロックにブロック選択信号を転送す
る。シフトレジスタ２２に接続したバッファ２３は、シ
フトレジスタの信号を増幅及びクロックノイズ除去、ブ
ロック選択信号の時間幅制御等の波形整形を行いバッフ
ァの最終段に接続した複数の転送スイッチを駆動する。
図２ではシフトレジスタの信号Ｓ１、Ｓ２に対応してＢ
１、Ｂ２のバッファ波形を示している。非晶質シリコン
薄膜トランジスタは移動度が小さく電流駆動能力が小さ
いため、高速動作をさせようとしたときには波形の過渡
応答は図に示すように大きくなる。そのため適切なタイ
ミングでブロック選択信号の時間幅を制御してノイズを
防止する必要がある。クロックΦ０はバッファの出力波
形の時間を制御する波形整形用の入力信号である。Φ０
をＨにすることによってバッファ波形をＢ１、Ｂ２に示
すようにＬに変化させ転送スイッチが導通状態、つまり
信号電荷の転送時間を制御するものである。入力信号Φ
０を外部より入力しているので迅速なバッファ波形の立
ち下げができる。このように入力信号Φ０によりブロッ
ク選択信号の時間幅を制御する機能を設けている。この
時、マトリクス信号線の電圧はＡ１に示すように変化す
る。Ａ１はバッファ波形の立上りとともに立上り、ほぼ
電圧Ｖ１に飽和した後バッファ波形の立ち下がりととも
にＶ２だけ立ち下がり電圧Ｖ３となる。サンプルホ−ル
ド信号ＳＨのタイミングでマトリクス信号線の信号電圧
は読み出し回路３１に取り込まれ、続くリセット信号Ｒ
Ｓのタイミングで読み出し回路３１によりマトリクス信
号線をリセットする。このリセットにより信号Ａ１は初
期値にリセットされる。この動作を繰り返すことによっ
て順次ブロックの信号を読みだす。信号Ａ１にはバッフ
ァ波形の立上り時間ｔｒ及び立ち下がり時間ｔｆには転
送スイッチの容量を介してフィードスルーが発生するた
め電圧変化を生ずる。そのため信号の読み出しにはこの
期間を避けて図２に示したように波形が安定して電圧が
Ｖ３に落ち着いた時点で読み出す必要がある。このよう
に入力信号Φ０によってブロック選択信号の時間幅を制
御できるので、フィードスルーによるノイズを避けて安
定な読み取りができる。またこのようにブロックごとの
バッファ波形に、立上り及び立ち下がり期間を含めて重
なりを持たない制御をすることによって、フィードスル
ーによるノイズを避けて、安定な読み取りができる効果
がある。

【００２７】なお読み出し回路の一例を図３に示す。こ
のブロック図に示すように読み出し回路はマトリクス信
号線の信号を一括して取り込めるようにサンプルホール
ド回路Ｓ／Ｈを備え、またマトリクス信号線Ａ１からＡ
ｍを一括してリセットするリセットスイッチ３１０を備
えている。さらにサンプルホールドされた信号を時系列
信号とするために、シフトレジスタＳ／Ｒによりスイッ
チ３１１を順次選択して、アンプ３１２によって信号増
幅して信号端子ＳＨに出力する。読み出し回路３１は外
部よりリセットＲＳ、サンプルホールドＳＨ、スタート
信号ＳＰ、クロックＣＫの各端子に所定の信号を入力し
て制御する。

【００２８】センサの構成を図４に示す断面図を用いて
説明する。まず、構成を説明する。ガラス基板１の上
に、薄膜を順次形成しフォトリソグラフィーにより所定
のパターンを形成してマトリクス信号線２６、光電変換
素子２０、２１、蓄積容量２５、転送スイッチ２４、バ
ッファ２３、シフトレジスタ２２を形成する。シフトレ
ジスタ２２及びバッファ２３を構成する基本要素はイン
バータであり、積層の構成及び回路を図４及び図５を用
いて説明する。ガラス基板１の上に、電極２、絶縁膜
３、非晶質シリコン４、オーミックコンタクト層５、電
極６、保護層７、遮光膜８を順次積層している。薄膜ト
ランジスタＭは、電極２がゲート電極と成り、電極６が
ソース及びドレイン電極と成る逆スタガ型の構造で形成
しており、ｎチャンネル型の電解効果型トランジスタと
なる。非晶質シリコン薄膜トランジスタＭ及び抵抗Ｒを
図５、図７に示す回路図のように直列に接続してインバ
ータを構成している。電極２、６にはクロム、アルミニ
ウム、タングステンなどの金属膜を用いる。絶縁膜３
は、二酸化珪素、窒化シリコン、酸化アルミニウムなど
の絶縁性の良い膜が好ましい。また、オーミックコンタ
クト層５にはリンを多量にドープした非晶質シリコンを
用いる。このオーミックコンタクト層はシート抵抗が１
００ＭΩ／□程度の値が得られるため、図４、図６のよ
うにこの層を用いて抵抗Ｒを形成できる。遮光膜８は光
を通さない金属膜を用いるのが好ましい。この遮光膜８
はチャンネル部分への光の入射を防止し、光によるリー
ク電流を防止する役目をする。金属膜の形成には、スパ
ッタ、蒸着、電着等の方法が可能である。また、絶縁膜
３、非晶質シリコン膜４、オーミックコンタクト層５の
形成にはグローディスチャージ法が好ましい。インバー
タは抵抗に電源電圧Ｖｄｄを加えトランジスタにグラン
ド電圧Ｖｓｓを加えて、入力電圧Ｖｉｎに対して論理を
反転した電圧Ｖｏを出力する。図６の断面図では電極６
ａ、６ｂ、６ｃ、２がそれぞれ図７のＶｓｓ、Ｖｏ、Ｖ
ｄｄ、Ｖｉｎに対応する。

【００２９】上に説明した作成工程でマトリクス信号線
２６、光電変換素子２０、２１、蓄積容量２５、転送ス
イッチ２４を、図４の断面図のように構成できる。こう
して形成したセンサ基板３０の上に、梨地導電フィルム
３２を装着し原稿３３をプラテンローラ３４で梨地導電
フィルム３２を介して光電変換素子付近に押しつけ、ま
たセンサ基板の裏側に発光ダイオードなどから成る光源
３５を配置して読み取りを行う。ここで梨地導電フィル
ムとは、弾性変形が可能なポリエステルなどの透明な有
機フィルムの表面に光を散乱する細かい凹凸を形成し、
さらに透明な導電膜を積層して導電性を付与したもので
ある。

【００３０】次に光電変換素子２０、２１の動作をより
詳細に説明する。本実施例では光電変換素子に読み取り
素子２０と基準素子２１を用いている。読み取り素子２
０には遮光膜となる電極２を形成しているため、光源３
５の直接光は入射しない。一方基準素子２１にはこの遮
光膜を形成していない部分を設けているため光源３５の
直接光が入射し、この光を光電変換する。図５の平面図
に示すように基準素子には部分的に櫛歯状に電極を設け
ている。この構成を採ることにより、基準素子の光感度
を制御することができる。原稿の読み取り時には、光源
３５の光は照明窓２７付近のセンサ基板及び梨地導電フ
ィルムを通して原稿を照明しその反射光を読み取り素子
２０で光電変換する。これら読み取り素子２０及び基準
素子２１を図１に先に示したように直列配置して両素子
の接続点から出力電圧を取り出すと、両素子の抵抗値は
おおよそ入射光量に比例して変化するので、結果として
光源の光量にあまり依存せず原稿の反射率に依存した出
力電圧を得ることができる。本実施例によれば、光源３
５の光量バラツキによらず、原稿の反射率のみに依存し
た出力電圧が得られるので、光量バラツキによって通常
生ずるシェーディングとよばれる固定パタンノイズの無
い読み取り信号が得られる効果が有る。活性層には非晶
質シリコン層４を用いており、光導電型の光電変換素子
と薄膜トランジスタを同一の製造プロセスで作成できる
特徴が有る。梨地導電フィルムは原稿走行時に発生する
静電気によるノイズの防止機能の他、原稿面へ光を導く
スペーサとして、また原稿走行に対する耐摩耗を確保す
る働きをする。本実施例で用いている梨地導電フィルム
は、導電層を付けた薄板ガラスをセンサ基板に接着する
構成でも同じ機能をもたせることができる。また、本実
施例で用いている２つの光電変換素子の代わりに、１つ
の光電変換素子と蓄積容量を直列に接続した構成とって
も、シェーディング補正効果はないが同様にラインイメ
ージセンサを構成できる。また本実施例ではインバータ
の負荷を抵抗としているが薄膜トランジスタで構成して
Ｅ／Ｅインバータとしてもセンサを構成できることは言
うまでもない。

【００３１】図２に示した回路を配置した例を図５の平
面図に示す。転送スイッチを構成する薄膜トランジスタ
のチャンネル長に比べて、シフトレジスタ２２、バッフ
ァ２３を構成する薄膜トランジスタのチャンネル長を小
さくしている。非晶質シリコン電界効果型薄膜トランジ
スタのコンダクタンスＧはチャンネル長をＬ、チャンネ
ル幅をＷ、キャリアのドリフト移動度をμ、ゲート絶縁
膜容量をＣ、ゲート電圧をＶｇ、閾値電圧をＶｔとする
とＧ＝ＷμＣ(Ｖｇ−Ｖｔ)／Ｌで表される。そのため、
コンダクタンスを大きくして回路動作を高速にするに
は、チャンネル長を小さくすることが有効である。しか
しチャンネル長を小さくするとリーク電流が大きくなる
ことが実験よりわかった。光電変換素子の光電流は数ｎ
Ａであるため、トランジスタがオフ状態の時のリーク電
流は数十ｐＡに押さえる必要が有る。そのため、転送ス
イッチの薄膜トランジスタのチャンネル長はリーク電流
が十分小さい範囲でなるべく小さなチャンネル長とする
のが有利であり、およそ１０μｍが好適である。これに
対して、シフトレジスタ及びバッファの動作は、これら
を構成するトランジスタの微小なリーク電流に対しては
鈍感であり、トランジスタのオン電流とオフ電流の比が
およそ２桁有れば動作が可能である。そのため、シフト
レジスタ及びバッファを構成する薄膜トランジスタのチ
ャンネル長は５μｍ程度でも可能である。このようにチ
ャンネル長を小さくするほどシフトレジスタ及びバッフ
ァの駆動能力が上がり、高速の動作設計が可能となる。
図５の平面図に示す実施例ではシフトレジスタ、バッフ
ァを構成する薄膜トランジスタ及び抵抗は櫛歯状の電極
配置を用いてチャンネル幅を大きくするとともに、チャ
ンネル長を小さくして駆動能力を向上している。このよ
うに転送スイッチを構成する薄膜トランジスタのチャン
ネル長に比べシフトレジスタ、バッファを構成する薄膜
トランジスタのチャンネル長を小さくするので、転送ス
イッチのリーク電流が小さく、シフトレジスタ及びバッ
ファの駆動能力を向上し、高速動作が可能となる。

【００３２】また図５の平面図に有るように、マトリク
ス信号線２６とシフトレジスタ２２及びバッファ２３は
光電変換素子２０、２１を挟んで反対側に配置してあ
る。このような配置にすることによってシフトレジスタ
及びバッファの配線と、マトリクス信号線の間の寄生容
量を小さくできるため、寄生容量を介して信号線にバッ
ファ及びシフトレジスタからのノイズが混入することを
極力防ぐことができる。そのため読み取り信号の精度を
向上して読み取り画質を向上することができる。またシ
フトレジスタ及びバッファを基板上に作成するため、基
板の大きさを小さくでき、また転送スイッチの駆動ＩＣ
を省略できるため安価にラインイメージセンサを提供で
きる。

【００３３】本実施例によれば転送スイッチを構成する
薄膜トランジスタのチャンネル長に比べシフトレジス
タ、バッファを構成する薄膜トランジスタのチャンネル
長を小さくするので、転送スイッチのリーク電流が小さ
く、シフトレジスタ及びバッファの駆動能力を向上し、
高速動作が可能となる効果が有る。

【００３４】本実施例によれば、マトリクス信号線とシ
フトレジスタ及びバッファは光電変換素子を挟んで反対
側に配置してあるので、シフトレジスタ及びバッファの
配線と、マトリクス信号線の間の寄生容量を小さくでき
るため、寄生容量を介して信号線にバッファ及びシフト
レジスタからのノイズが混入することを極力防止するこ
とができる。

【００３５】本実施例によれば入力信号によってブロッ
ク選択信号の時間幅を制御できるので、フィードスルー
によるノイズを避けて安定な読み取りができる効果があ
る。

【００３６】本実施例によればブロック選択信号に重な
りを持たず、十分信号が安定してから読み出しを行うの
で、安定な読み取りを行うことができる効果がある。

【００３７】また本実施例によれば、シフトレジスタ及
びバッファを基板上に作成するため、基板の大きさを小
さくでき、また転送スイッチの駆動ＩＣを省略できるた
め安価にラインイメージセンサを提供できる効果が有
る。

【００３８】また、本実施例によれば、光源のばらつき
を光電変換素子の構成により補正できるため、シェーデ
ィングをなくすることができる効果が有る。

【００３９】図８、図９に本発明の別の一実施例のライ
ンイメージセンサの動作タイミング図及び回路図を示
す。

【００４０】図９の回路図に示すように本実施例のライ
ンイメージセンサは少なくともシフトレジスタ２２、バ
ッファ２３、転送スイッチ２４、蓄積容量２５、光電変
換素子２０、２１及びマトリクス信号線２６を基板上に
形成して構成しているのは先に図１示した実施例と同じ
である。本実施例は先に示した実施例図１の回路のバッ
ファ部分が異なっており、Φ０、Φ２がゲートに入力さ
れたトランジスタを無くしたものである。その他の構成
は同一であるので、構成の詳細の説明は省略する。

【００４１】基本的な動作は先の実施例と同一であるの
で省略し、動作の異なるバッファ部分の動作を図８の動
作タイミング図を用いて説明する。図８にはクロックΦ
１、Φ２、バッファ選択信号入力Ｄ、シフトレジスタの
信号Ｓ１、Ｓ２、バッファＢ１、Ｂ２及びマトリクス信
号線Ａ１の波形をサンプルホールド信号ＳＨ及びリセッ
ト信号ＲＳとともに示す。シフトレジスタ２２はクロッ
クΦ１、Φ２に同期してブロック選択信号をＳ１、Ｓ２
に示すように転送する。バッファはＳ１、Ｓ２の信号を
増幅及び波形整形してＢ１、Ｂ２のバッファ波形を出力
する。バッファ波形Ｂ１の立ち下がりと、次のブロック
のバッファ波形Ｂ２の立上りは重なりを持っており、こ
の点が先に示した実施例と異なっている。信号マトリク
スの電圧Ａ１はバッファ波形の立上りとともに立上り、
電圧Ｖ３となる。ＳＨのタイミングでマトリクス信号線
の信号電圧は読み出し回路３１に取り込まれ、続くＲＳ
のタイミングで読み出し回路３１によりマトリクス信号
線をリセットする。このリセットにより信号Ａ１は初期
値にリセットされる。この動作を繰り返すことによって
順次ブロックの信号を読みだす。信号Ａ１はバッファ波
形の立上り時間ｔｒ及び立ち下がり時間ｔｆには転送ス
イッチの容量を介してフィードスルーが発生するため電
圧変化を生ずる。そのため信号の読み出しにはこの期間
を避けて図２に示したように波形が安定して電圧がＶ３
に落ち着いた時点で読みだす必要がある。本実施例では
バッファ波形に重なりを持っており、バッファ波形Ｂ１
の立ち下がりと、次のブロックのバッファ波形Ｂ２の立
上りは重なっている。そのため読み取りサイクルｔｃ中
のバッファ電圧の変化に要する時間を縮小できるため、
読み取りサイクルｔｃの残りの時間を蓄積容量からの信
号電荷転送の時間に割り振ることができる。そのため動
作タイミングにおける設計自由度が向上し、例えば動作
速度の向上、蓄積容量を大きくしてノイズ耐性を向上す
る効果がある。読み出した信号電圧Ｖ３は主に蓄積容量
２５より転送された信号電荷によってマトリクス信号線
の容量を充電した電圧であるが、その他にもバッファ波
形Ｂ２の立上りとＢ１の立ち下がりのフィードスルーの
和も含む。このようにブロックごとのバッファ波形に重
なりを持たせる制御を行うことによって、フィードスル
ーによるノイズを避けて、安定な読み取りができる効果
がある。

【００４２】なお本実施例の回路は、回路を構成する素
子は先に示した実施例と同じであるので、先に示した実
施例の図４の断面図、及び図５の平面図と同様に基板上
に形成できる。

【００４３】本実施例によればブロック選択信号に重な
りを持たせて、十分信号が安定してから読み出しを行う
ので、安定な読み取りを行うことができる効果がある。
また、バッファ電圧の変化に要する時間を縮小できるた
め動作タイミングにおける設計自由度が向上し、例えば
動作速度の向上、蓄積容量を大きくしてノイズ耐性を向
上する効果がある。

【００４４】

【発明の効果】本発明によればシフトレジスタ、バッフ
ァを構成する薄膜トランジスタのチャンネル長を小さく
できるので、転送スイッチのリーク電流が小さく、シフ
トレジスタ及びバッファの駆動能力を向上し、高速動作
が可能となる効果が有る。またマトリクス信号線とシフ
トレジスタ及びバッファは光電変換素子を挟んで反対側
に配置してあるので、シフトレジスタ及びバッファの配
線と、マトリクス信号線の間の寄生容量を小さくできる
ため、寄生容量を介して信号線にバッファ及びシフトレ
ジスタからのノイズが混入することを極力防ぐことがで
きる。そのため、読み取り画質を向上することができ
る。また入力信号によってブロック選択信号の時間幅を
制御できるので、フィードスルーによるノイズを避けて
安定な読み取りができる効果がある。またブロック選択
信号に重なりを持たず、十分信号が安定してから読み出
しを行うので、安定な読み取りを行うことができる効果
がある。またブロック選択信号に重なりを持たせて、十
分信号が安定してから読み出しを行うので、安定な読み
取りを行うことができる効果がある。また、バッファ電
圧の変化に要する時間を縮小できるため動作タイミング
における設計自由度が向上し、動作速度の向上、蓄積容
量を大きくしてノイズ耐性を向上する効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のラインイメージセンサの回
路図である。

【図２】本発明の一実施例のラインイメージセンサの動
作タイミング図である。

【図３】本発明の読み出し回路のブロック図である。

【図４】本発明の一実施例のラインイメージセンサの断
面図である。

【図５】本発明の一実施例のラインイメージセンサの平
面図である。

【図６】本発明の一実施例のインバータの断面図であ
る。

【図７】本発明の一実施例のインバータの回路図であ
る。

【図８】本発明の別の一実施例のラインイメージセンサ
の動作タイミング図である。

【図９】本発明の別の一実施例のラインイメージセンサ
の回路図である。

【符号の説明】

２０、２１…光電変換素子、２２…シフトレジスタ、２
３…バッファ、２４…転送スイッチ、２５…蓄積容量、
２６…マトリクス信号線、３１…読み出し回路、Φ０…
入力信号、Ｂ…ブロック選択信号。

フロントページの続き (72)発明者 栗原 啓輔 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数の光電変換素子と、前記複数の光電変
   換素子の各々に対応して設けられ前記光電変換素子の各
   出力信号を蓄積する蓄積容量と、前記蓄積容量の各々に
   接続され蓄積された信号を一定数からなるブロックごと
   に順次取り出す転送スイッチと、前記転送スイッチに接
   続したマトリクス信号線と、前記ブロックごとの前記転
   送スイッチを順次選択するブロック選択信号を生成する
   シフトレジスタ及びバッファとを備えるラインイメージ
   センサにおいて、前記シフトレジスタ、前記バッファ及
   び前記転送スイッチを電界効果型非晶質シリコン薄膜ト
   ランジスタを用いて構成し、前記シフトレジスタ、前記
   バッファを構成する前記シフトトランジスタのチャンネ
   ル長を前記転送スイッチを構成する前記トランジスタの
   チャンネル長よりも小さくしたことを特徴とするライン
   イメージセンサ。
2. 【請求項２】複数の光電変換素子と、前記複数の光電変
   換素子の各々に対応して設けられ前記光電変換素子の各
   出力信号を蓄積する蓄積容量と、前記蓄積容量の各々に
   接続され蓄積された信号を一定数からなるブロックごと
   に順次取り出す転送スイッチと、前記転送スイッチに接
   続したマトリクス信号線と、前記ブロックごとの前記転
   送スイッチを順次選択するブロック選択信号を生成する
   シフトレジスタ及びバッファとを備えるラインイメージ
   センサにおいて、前記シフトレジスタ、前記バッファ及
   び前記転送スイッチを電界効果型非晶質シリコン薄膜ト
   ランジスタを用いて構成し、かつ前記シフトレジスタ、
   前記バッファを前記光電変換素子を挟んで前記マトリク
   ス信号線と反対側に配置したことを特徴とするラインイ
   メージセンサ。
3. 【請求項３】複数の光電変換素子と、前記複数の光電変
   換素子の各々に対応して設けられ前記光電変換素子の各
   出力信号を蓄積する蓄積容量と、前記蓄積容量の各々に
   接続され蓄積された信号を一定数からなるブロックごと
   に順次取り出す転送スイッチと、前記転送スイッチに接
   続したマトリクス信号線と、前記ブロックごとの前記転
   送スイッチを順次選択するブロック選択信号を生成する
   シフトレジスタ及びバッファとを備えるラインイメージ
   センサにおいて、前記光電変換素子、前記蓄積容量、前
   記転送スイッチ、前記マトリクス信号線、前記シフトレ
   ジスタ及び前記バッファを基板上に形成し、前記ブロッ
   ク選択信号の時間幅を入力信号により制御することを特
   徴とするラインイメージセンサ。
4. 【請求項４】基板上に設けた、複数の光電変換素子と、
   前記複数の光電変換素子の各々に対応して設けられ前記
   光電変換素子の各出力信号を蓄積する蓄積容量と、前記
   蓄積容量の各々に接続され蓄積された信号を一定数から
   なるブロックごとに順次取り出す転送スイッチと、前記
   転送スイッチに接続したマトリクス信号線と、前記ブロ
   ックごとの前記転送スイッチを順次選択するブロック選
   択信号を生成するシフトレジスタ及びバッファとを備え
   るラインイメージセンサの駆動方法において、前記シフ
   トレジスタ及び前記バッファにより順次生成された前記
   ブロック選択信号が、入力信号によりその時間幅を制御
   され、重なりを持たないことを特徴とするラインイメー
   ジセンサの駆動方法。
5. 【請求項５】基板上に、複数の光電変換素子と、前記複
   数の光電変換素子の各々に対応して設けられ前記光電変
   換素子の各出力信号を蓄積する蓄積容量と、前記蓄積容
   量の各々に接続され蓄積された信号を一定数からなるブ
   ロックごとに順次取り出す転送スイッチと、前記転送ス
   イッチに接続したマトリクス信号線と、前記ブロックご
   との前記転送スイッチを順次選択するブロック選択信号
   を生成するシフトレジスタ及びバッファとを備えてなる
   ラインイメージセンサの駆動方法において、前記シフト
   レジスタ及び前記バッファにより順次生成された前記ブ
   ロック選択信号が重なりを持つことを特徴とするライン
   イメージセンサの駆動方法。