JPH06103782B2 - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH06103782B2 JPH06103782B2 JP62096034A JP9603487A JPH06103782B2 JP H06103782 B2 JPH06103782 B2 JP H06103782B2 JP 62096034 A JP62096034 A JP 62096034A JP 9603487 A JP9603487 A JP 9603487A JP H06103782 B2 JPH06103782 B2 JP H06103782B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- wiring board
- printed wiring
- resist coating
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプリント配線板に関する。TECHNICAL FIELD The present invention relates to a printed wiring board.
［従来の技術］ 一般にプリント配線板は、絶縁基板に所要の回路パター
ンを導電体を介して形成するとともに、この回路パター
ンに対して所要の電子部品を組込むことにより構成され
る。[Prior Art] Generally, a printed wiring board is formed by forming a required circuit pattern on an insulating substrate via a conductor and incorporating required electronic parts into the circuit pattern.
そして、前記プリント配線板に対する電子部品の組込み
は、プリント配線板に電子部品を実装した状態下に、前
記プリント配線板の回路パターン面を溶融半田槽や噴流
式半田槽に浸漬して回路パターン面に半田を付着させて
前記電子部品のリードと回路パターを電気的，機械的に
結合することにより実施されている。Then, assembling the electronic components into the printed wiring board is performed by immersing the circuit pattern surface of the printed wiring board in a molten solder bath or a jet solder bath while the electronic components are mounted on the printed wiring board. This is carried out by attaching solder to and electrically and mechanically connecting the lead of the electronic component and the circuit pattern.
また、前記回路パターンと電子部品のリードとの半田付
けは、予め両者の結合部品のみに半田が付着するよう
に、例えば回路パターンのうちの半田付けするランド部
分を除いて、その全面にソルダーレジストが施される
が、回路パターンの小型に伴い、隣接回路の間隔が狭く
なり、かつ電子部品のリードとの接続ランドの間隔を狭
くなることによって、前記ソルダーレジストの本来の作
用が損なわれ前記半田付けによってランド相互間におけ
る橋絡現象が発生し、その修正作業等が要求される場合
が存在した。Further, the soldering of the circuit pattern and the lead of the electronic component is performed by solder resist on the entire surface of the circuit pattern except for the land portion to be soldered so that the solder may be attached only to the coupling component of both in advance. However, as the circuit pattern becomes smaller, the space between adjacent circuits becomes narrower, and the space between the connecting lands to the leads of the electronic component becomes narrower, so that the original function of the solder resist is impaired. There was a case where a bridge phenomenon occurred between lands due to attachment, and correction work etc. was required.
従って、かかる半田の橋絡を防止するために、特にラン
ド間隔の狭い部分における半田の橋絡を防止する目的を
以って、前記プリント配線板の製造に当り、絶縁基板に
導電体パターンを印刷し、この導電体パターンの形成面
に半田付けするランドを残して全面に第１層の半田付抵
抗層を形成し、かつ少なくともランド間隔の狭い部分に
半田の橋絡を防止する橋絡防止用の半田付抵抗層を上記
第１層の半田付抵抗層上に形成する方法が採用され、ま
たかかる方法は特公昭54-41162号公報によっても開示さ
れるに至っている。Therefore, in order to prevent such bridging of solder, in particular, in order to prevent bridging of solder in a portion having a small land interval, in manufacturing the printed wiring board, a conductor pattern is printed on an insulating substrate. In order to prevent bridging of solder, the first layer of soldering resistance layer is formed on the entire surface leaving the land to be soldered on the surface on which the conductor pattern is formed, and also to prevent the bridging of solder at least in the portion where the land interval is narrow. The method of forming the soldering resistance layer on the first layer of the soldering resistance layer is adopted, and such a method is also disclosed in Japanese Patent Publication No. 54-41162.
しかるに、前記第１層の半田付抵抗層を形成し、しかる
後に、この第１層の半田付抵抗層上に橋絡防止用の半田
付け抵抗層を形成する方法は、前記第１層の半田付抵抗
層が導電体パターンの形成面に半田付けするランドを残
して全面に形成するものであるから半田付けするランド
を残すための整合精度に高い精度が要求されるとともに
この第１層の半田付け抵抗層上の形成後にこの第１層の
半田付抵抗層に橋絡防止用の半田付抵抗層を形成するも
のであるため、前記半田付けするランドを残すための整
合精度に加えて、半田付けするランド部分に半田付抵抗
層を形成する際のスクリーン印刷によるソルダーレジス
トインクがニジミ出してしまう等の欠点を有するもので
あった。Accordingly, the method of forming the soldering resistance layer of the first layer and then forming the soldering resistance layer for bridging prevention on the soldering resistance layer of the first layer is as follows. Since the resistive layer is formed on the entire surface leaving the land to be soldered on the surface on which the conductor pattern is formed, high accuracy is required for the alignment accuracy for leaving the land to be soldered, and the solder of the first layer is also required. Since the soldering resistance layer for preventing bridging is formed on the soldering resistance layer of the first layer after formation on the soldering resistance layer, in addition to the matching accuracy for leaving the land to be soldered, It has a drawback that the solder resist ink is bleeding due to screen printing when the soldering resistance layer is formed on the land portion to be applied.
因って、出願人は先きに特願昭62-37647号に係る発明に
より前記従来のプリント配線板における前記欠点に鑑
み、前記従来のソルダーレジストの実施に何等技術的な
作業の煩雑性なく本来のソルダーレジストとしての効果
を得ることのできるソルダーレジスト被膜を設けたプリ
ント配線板を開示したところである。Therefore, in view of the above-mentioned drawbacks in the conventional printed wiring board by the invention of the Japanese Patent Application No. 62-37647, the applicant has no technical complexity in carrying out the conventional solder resist. It has just disclosed a printed wiring board provided with a solder resist coating capable of obtaining an original effect as a solder resist.
すなわち、そのプリント配線板のソルダーレジスト被膜
は、これに含有するシリコンおよび／またはフッソ系樹
脂の特性により、フラックスまたは半田の付着を積極的
に防止し得る作用を有し、特に基板の片面に回路パター
ンを形成したプリント配線板の他面に前記ソルダーレジ
スト用印刷インクにて被膜を形成することにより、当該
プリント配線板に設けたスルーホールあるいは部品挿入
孔側からのフラックスまたは半田の浸入をも積極的に防
止し得る作用を有する。That is, the solder resist coating of the printed wiring board has the function of positively preventing the adhesion of flux or solder due to the characteristics of the silicon and / or fluorine resin contained in the printed wiring board. By forming a film on the other surface of the printed wiring board with a pattern using the solder resist printing ink, it is possible to positively infiltrate flux or solder from the through holes or component insertion holes provided in the printed wiring board. It has a function that can be prevented.
第２図は前記ソルダーレジスト被膜を設けたプリント配
線板を示す部分拡大断面図で、同図において、１は絶縁
基板、２はこの絶縁基板１の片面1aに形成した導電体と
しての銅箔にて形成した回路パターン、３はこの回路パ
ターン２における接続ランド、４は接続ランド３に開口
されたスルーホール、６は回路パターン２面にコーティ
ングされたソルダーレジスト被膜、７は絶縁基板１の他
面1bにコーティングされたソルダーレジスト被膜であ
る。FIG. 2 is a partially enlarged cross-sectional view showing a printed wiring board provided with the solder resist coating, in which 1 is an insulating substrate and 2 is a copper foil as a conductor formed on one surface 1a of the insulating substrate 1. Formed by this, 3 is a connection land in this circuit pattern 2, 4 is a through hole opened in the connection land 3, 6 is a solder resist film coated on the surface of the circuit pattern 2, and 7 is the other surface of the insulating substrate 1. It is a solder resist film coated on 1b.
しかして、前記ソルダーレジスト被膜６は前記回路パタ
ーン２中の接続ランド３を残して施されたもので、前記
ソルダーレジスト被膜７とともにフラックスおよび半田
の付着を防止し得る絶縁性にシリコンおよびまたはフッ
ソ系樹脂を含有する印刷インクを使用して、シルク印刷
等の手段にてコーティングすることにより形成したもの
である。The solder resist coating 6 is formed by leaving the connection lands 3 in the circuit pattern 2, and the solder resist coating 7 and the solder resist coating 7 have an insulating property of silicon and / or fluorine so as to prevent adhesion of flux and solder. It is formed by coating with a printing ink containing a resin by means such as silk printing.
また、前記ソルダーレジスト被膜6,7を形成するに使用
したソルダーレジスト印刷用インクの配合例を以下に具
体的に示す。In addition, a formulation example of the solder resist printing ink used for forming the solder resist coatings 6 and 7 will be specifically shown below.
配合例１ エポキシアクリレート 28重量部 ポリエチレングリコールアクリレート 72 〃 ベンゾインアルキルエテール ４ 〃 TiO2（酸化チタン） ５ 〃 SiO2（酸化硅素） ３ 〃 ジフェルジサルファイド 2.0 〃 顔料（シアニングリーン） 0.4 〃 ジエチルヒドロキシアミン 0.1 〃 ジメチルシロキサン（消泡剤） 2.0 〃 シリコン系高分子樹脂 ２〜５ 〃 配合例２ エポキシアクリレート 28重量部 ポリエチレングリコールアクリレート 72 〃 ベンゾインアルキルエーテル ４ 〃 TiO2（酸化チタン） ５ 〃 SiO2（酸化硅素） ３ 〃 ジフェルジサルファイド 2.0 〃 顔料（シアニングリーン） 0.4 〃 ジエチルヒドロキシアミン 0.1 〃 ジメチルシロキサン（消泡剤） 2.0 〃 フッソ系界面活性剤 （フロラードFC-170C 住友スリーエム（株）製） ２〜
５ 〃 配合例３ エポキシアクリレート 50重量部 ポリウレタアクリレート 50 〃 ベンゾインメチルエーテル ４ 〃 CaCo3（炭酸カルシウム） ５ 〃 SiO2（酸化硅素） ３ 〃 シアニングリーン 0.4 〃 ベンゾチアゾール 0.05 〃 ベゾフェノン 2.6 〃 ジメチルシロキサン 1.5 〃 シリコン系高分子樹脂 ２〜５ 〃 配合例４ エポキシアクリレート 50重量部 ポリウレタアクリレート 50 〃 ベンゾインメチルエーテル ４ 〃 CaCo3（炭酸カルシウム） ５ 〃 SiO2（酸化硅素） ３ 〃 シアニングリーン 0.4 〃 ベンゾチアゾール 0.05 〃 ベゾフェノン 2.6 〃 ジメチルシロキサン 1.5 〃 シリコン系高分子樹脂 ２〜５ 〃 フッソ系界面活性剤 （フロラードFC-430 住友スリーエム（株）製）３〜５
〃 尚、前記した各配合例中のシリコン系並びにフッソ系樹
脂の具体例を以下に示す。Formulation Example 1 Epoxy acrylate 28 parts by weight Polyethylene glycol acrylate 72 〃 Benzoin alkyl ether 4 〃 TiO 2 (titanium oxide) 5 〃 SiO 2 (silicon oxide) 3 〃 Diferdisulfide 2.0 〃 Pigment (cyanine green) 0.4 〃 Diethyl hydroxy Amine 0.1 〃 Dimethyl siloxane (anti-foaming agent) 2.0 〃 Silicon polymer resin 2-5 〃 Blending example 2 Epoxy acrylate 28 parts by weight Polyethylene glycol acrylate 72 〃 Benzoin alkyl ether 4 〃 TiO 2 (titanium oxide) 5 〃 SiO 2 ( Silicon oxide) 3 〃 Diffel sulfide 2.0 〃 Pigment (cyanine green) 0.4 〃 Diethylhydroxyamine 0.1 〃 Dimethyl siloxane (antifoaming agent) 2.0 〃 Fluoro FC-170C Sumitomo 3M Co., Ltd. 2 ~
5 〃 Formulation 3 Epoxy acrylate 50 parts by weight Polyureta acrylate 50 〃 Benzoin methyl ether 4 〃 CaCo 3 (calcium carbonate) 5 〃 SiO 2 (silicon oxide) 3 〃 Cyanine green 0.4 〃 Benzothiazole 0.05 〃 Bezophenone 2.6 〃 Dimethyl siloxane Silicon-based polymer resin 2-5 〃 Blending example 4 Epoxy acrylate 50 parts by weight Polyureta acrylate 50 〃 Benzoin methyl ether 4 〃 CaCo 3 (calcium carbonate) 5 〃 SiO 2 (silicon oxide) 3 〃 Cyanine green 0.4 〃 Benzothiazole 0.05 〃 Besophenone 2.6 〃 Dimethylsiloxane 1.5 〃 Silicon-based polymer resin 2-5 〃 Fluorosurfactant (Florard FC-430 manufactured by Sumitomo 3M Limited) 3-5
〃 Specific examples of the silicone-based and fluorine-based resins in each of the above-mentioned formulation examples are shown below.
シリコン系 Polon L,Polon T,KF96,KS-700,KS-701,KS-707,KS-705F,
KS-706,KS-709,KS-709S,KS-711,KSX-712,KS-62F,KS-62
M,KS-64,Silicolube G-430,Silicolube G-540,Silicolu
be G-541 以上 信越化学工業株式会社製 SH-200,SH-210,SH-1109,SH-3109,SH-3107,SH-8011,FS-1
265,Syli-off23,DC pan Glaze620 以上 トーレシリコン株式会社製 フッソ系 ダイフリー MS-443,MS-543,MS-743,MS-043,ME-413,ME-
810 以上 ダイキン工業株式会社製 フロラード FC-93,FC-95,FC-98,FC-129,FC-134,FC-43
0,FC-431,FC-721 以上 住友3M株式会社製 スミフルノンFP-81,FP-81R,FP-82,FP-84C,FP-84R,FP-86 以上 住友化学株式会社製 サーフロンSR-100,SR-100X 以上 清美化学株式会社製 また、各配合例においてはシリコン系またはフッソ系高
分子樹脂を単独にて配合した場合について示したが、シ
リコン系およびフッソ系高分子樹脂の両者を配合するこ
とにより実施することも可能であるとともに配合量につ
いては２〜５重量部配合することによって所期作用を得
ることが判明し、配合量の増加は、経済性の問題点を生
ずるが、適確な作用効果を期待し得るこは言うまでもな
い。Silicon type Polon L, Polon T, KF96, KS-700, KS-701, KS-707, KS-705F,
KS-706, KS-709, KS-709S, KS-711, KSX-712, KS-62F, KS-62
M, KS-64, Silicolube G-430, Silicolube G-540, Silicolu
be G-541 or above SH-200, SH-210, SH-1109, SH-3109, SH-3107, SH-8011, FS-1 manufactured by Shin-Etsu Chemical Co., Ltd.
265, Syli-off23, DC pan Glaze 620 or more Tore Silicon Co., Ltd.Fusso type die-free MS-443, MS-543, MS-743, MS-043, ME-413, ME-
810 or more Fluorine FC-93, FC-95, FC-98, FC-129, FC-134, FC-43 made by Daikin Industries, Ltd.
0, FC-431, FC-721 or more Sumitomo 3M Co., Ltd.Sumiflunon FP-81, FP-81R, FP-82, FP-84C, FP-84R, FP-86 or more Sumitomo Chemical Co., Ltd. Surflon SR-100, SR-100X or above Made by Kiyomi Chemical Co., Ltd.Also, in each compounding example, the case where the silicon-based or fluorine-based polymer resin is compounded alone is shown, but both the silicon-based and fluorine-based polymer resins should be compounded. It has been found that the desired effect can be obtained by compounding 2 to 5 parts by weight with respect to the compounding amount, and an increase in the compounding amount causes a problem of economical efficiency, but it is appropriate. It goes without saying that the effects can be expected.
さらに、従来のソルダーレジストインクにおける接触角
が60〜70°であるのに対して前記配合例によるソルダー
レジストインクにおける接触角は90°以上の接触角を得
られることが判明した。Further, it was found that the contact angle in the conventional solder resist ink is 60 to 70 °, whereas the contact angle in the solder resist ink according to the above formulation example is 90 ° or more.
さて、かかる構成から成るプリント配線板によれば、絶
縁基板１の両面に形成されたソルダーレジスト被膜6,7
は、シリコンおよび／またはフッソ系樹脂を含有する印
刷インクをコーティングすることにより形成したもので
あるから、シリコンおよびフッソ系樹脂の特性によっ
て、フラックスあるいは半田をはじき、接続ランド３等
の電気的接続部分以外へのフラックスあるいは半田の付
着を積極的に防止することができ、回路パターン２の高
密度化に伴う隣接相互間の橋絡現象の発生を防止するこ
とができる。Now, according to the printed wiring board having such a configuration, the solder resist coatings 6, 7 formed on both surfaces of the insulating substrate 1 are used.
Is formed by coating a printing ink containing silicon and / or a fluorine-based resin, so that the flux or solder is repelled depending on the characteristics of the silicon and the fluorine-based resin, and the electrical connection portion such as the connection land 3 is repelled. It is possible to positively prevent the adhesion of flux or solder to other parts, and to prevent the occurrence of bridging between adjacent circuits due to the high density of the circuit pattern 2.
しかも、前記ソルダーレジスト被膜6,7はシルク印刷等
の手段にてコーティングすることにより形成することが
でき、従来のソルダーレジスト被膜と同一の作業にて実
施し得る利点を有する。Moreover, the solder resist coatings 6 and 7 can be formed by coating by means such as silk printing, which has the advantage that they can be carried out in the same operation as a conventional solder resist coating.
さらに、回路パターン２を設けた絶縁基板１の他面1bに
もソルダーレジスト被膜７を設けておくことによってプ
リント配線板に設けられたスルーホール４からのフラッ
クスあるいは半田の浸入をも防止し得るものである。Further, by providing a solder resist coating 7 on the other surface 1b of the insulating substrate 1 provided with the circuit pattern 2, it is possible to prevent flux or solder from entering through the through holes 4 provided in the printed wiring board. Is.
前述の実施例では、絶縁基板１の片面1aにのみ回路パタ
ーン２を形成した場合について示したが、両面に形成し
た実施、あるいは絶縁基板１の片面1aの回路パターン２
側のソルダーレジスト被膜６のみを形成した実施等も勿
論可能であるとともに図示のソルダーレジスト被膜6,7
はともに絶縁基板１の全面に形成した場合を示したが、
これを回路パターン２中の高密度な回路部分またはスル
ーホール４の周縁部分等の局部的な部分のみに形成して
実施することも可能である。In the above-described embodiment, the case where the circuit pattern 2 is formed only on the one surface 1a of the insulating substrate 1 has been described. However, the circuit pattern 2 formed on both surfaces or the circuit pattern 2 on the one surface 1a of the insulating substrate 1 is shown.
Of course, it is possible to form only the solder resist coating 6 on the side, and the solder resist coatings 6 and 7 shown in the figure are used.
Both show the case where they are formed on the entire surface of the insulating substrate 1.
It is also possible to implement this by forming only a high-density circuit portion in the circuit pattern 2 or a local portion such as the peripheral portion of the through hole 4.
以上のプリント配線板によれば、ソルダーレジスト被膜
自身にフラックスあるいは半田濡れの防止効果を発揮せ
しめることができ、プリント配線板に対する部品実装、
回路端子間の接続時の半田付け作業の実施による回路間
あるいは部品端子間等におけるブリッジを防止し、製品
精度の向上を図れるとともにブリッジ修正作業等を不要
とし、作業性を向上し得る等の効果を有する。According to the printed wiring board described above, the solder resist coating itself can exert the effect of preventing flux or solder wetting, and mounting of components on the printed wiring board
The effect of preventing bridging between circuits or between component terminals by performing soldering work when connecting between circuit terminals, improving product accuracy and eliminating the need for bridge correction work, and improving workability Have.
［発明が解決しようとする問題点］ しかるに、前記シリコンおよび／またはフッソ系樹脂を
含有するソルダーレジスト被膜を設けて成るプリント配
線板によれば、当該プリント配線板のソルダーレジスト
被膜の作用により、同ソルダーレジスト被膜面にフラッ
クスが塗布された場合に、同フラックスがソルダーレジ
スト被膜面上に斑点となって被着することとなり、プリ
ント配線板の製品精度，品質（例えば、フラックスがソ
ルダーレジスト被膜部面に残ると、フラックス自身粘性
を有するため、ゴミが付着し、配線回路間のショートの
原因となったり、あるいはフラックスの吸湿性から配線
回路間のショートを発生する等）および外観を損なう欠
点を有するものであった。[Problems to be Solved by the Invention] However, according to a printed wiring board provided with a solder resist coating containing the above-mentioned silicon and / or fluorine-based resin, due to the action of the solder resist coating of the printed wiring board, When flux is applied to the surface of the solder resist coating, the flux will be deposited as spots on the surface of the solder resist coating, and the product accuracy and quality of the printed wiring board (for example, the flux will be the surface of the solder resist coating). If it remains in the state of flux, the flux itself has viscosity, so that dust adheres to cause short circuit between wiring circuits, or short circuit between wiring circuits occurs due to hygroscopicity of flux) and the appearance is impaired. It was a thing.
因って、本発明は前記シリコンおよび／またはフッソ系
樹脂を含有するソルダーレジスト被膜を設けて成るプリ
ント配線板における欠点に鑑みてなされたもので、前記
ソルダーレジスト被膜面上にフラックスの斑点の発生を
防止し得るプリント配線板の提供を目的とするものであ
る。Therefore, the present invention has been made in view of the drawbacks in a printed wiring board provided with a solder resist coating containing the above-mentioned silicon and / or fluorine-based resin, and spots of flux are generated on the surface of the solder resist coating. An object of the present invention is to provide a printed wiring board that can prevent the above.
［問題点を解決するための手段］ 本発明のプリント配線板は、シリコンおよび／またはフ
ッソ系樹脂を含有するソルダーレジスト被膜を設けて成
るプリント配線板において、 前記プリント配線板の基板上側に設けた前記ソルダーレ
ジスト被膜部の所要位置に位置せしめて基板下側にソル
ダーレジスト被膜部を配設するとともに基板の上下両側
のソルダーレジスト被膜部に位置せしめてフラックスの
溜り部用貫通孔を設けて成るものである。[Means for Solving Problems] The printed wiring board of the present invention is a printed wiring board provided with a solder resist coating containing silicon and / or a fluorine-based resin, the printed wiring board being provided above the printed wiring board. The solder resist coating portion is located at a required position and the solder resist coating portion is provided on the lower side of the substrate, and the through holes for the flux accumulation portion are provided at the solder resist coating portions on the upper and lower sides of the substrate. Is.
［作用］ 本発明プリント配線板は、シリコンおよび／またはフッ
ソ系樹脂を含有するソルダーレジスト被膜を設けて成る
プリント配線板において、 前記ソルダーレジスト被膜部の所要位置に配設したフラ
ックスの溜り部用貫通孔を介して前記ソルダーレジスト
被膜のハジキ作用による同被膜上面におけるフラックス
の斑点現象を解消し、かつ基板下側のソルダーレジスト
被膜部によりスルーホール部に流入したフラックスが基
板下側につきまわるのを防止し得る。[Operation] The printed wiring board of the present invention is a printed wiring board provided with a solder resist coating containing silicon and / or a fluorine-based resin, wherein the flux penetration portion penetrating portion is provided at a required position of the solder resist coating. The spot phenomenon of flux on the upper surface of the solder resist coating due to the cissing action of the solder resist coating is eliminated through the holes, and the flux flowing into the through holes is prevented from flowing around the bottom of the substrate by the solder resist coating on the bottom of the substrate. You can
［実施例］ 以下本発明のプリント配線板の一実施例を図面とともに
説明する。[Embodiment] An embodiment of the printed wiring board of the present invention will be described below with reference to the drawings.
第１図は本発明プリント配線板の一実施例を示す部分拡
大縦断側面図である。FIG. 1 is a partially enlarged vertical side view showing an embodiment of the printed wiring board of the present invention.
しかして、同図において、９はソルダーレジスト被膜６
の所要位置に貫通したフラックスの溜り部用貫通孔であ
る。In the figure, 9 is the solder resist coating 6
Is a through hole for a pool of flux penetrating to a required position of.
このフラックスの溜り部用貫通孔９については、図示の
場合、１箇所にのみ設けた場合を示すが、平面から見た
場合、前記ソルダーレジスト被膜６の施される面積に対
応せしめて、同被膜６のフラックスのハジキ作用により
斑点現象の発生を防止し得るに必要な位置に複数配設す
るものである。The through hole 9 for the flux pool is shown in the case of being provided in only one place in the figure, but when viewed from a plane, it corresponds to the area to which the solder resist coating 6 is applied. A plurality of them are arranged at positions necessary to prevent the spot phenomenon from occurring due to the cissing effect of the flux of No. 6.
61は基板１の下側1bに、前記フラックスの溜り部用貫通
孔９の配設位置に対応する位置に配設したソルダーレジ
スト被膜部で、この被膜部61は、前記基板１の上側1aに
施されるソルダーレジスト被膜６と同一組成のソルダー
レジストインクを使用して形成するのが望ましくその外
径形状については、前記フラックスの溜り部用貫通孔９
の径より大径の形状を有すれば、その形状については限
定を受けず、かつ、この被膜部61は、前記フラックスの
溜り部用貫通孔９の加工に先き立って、形成すること
が、フラックスの溜り部用貫通孔９の加工を簡易化し得
るものである。Reference numeral 61 denotes a solder resist coating portion arranged on the lower side 1b of the substrate 1 at a position corresponding to the position of the through hole 9 for the flux pool portion. The coating portion 61 is provided on the upper side 1a of the substrate 1. It is desirable to form it by using a solder resist ink having the same composition as that of the solder resist film 6 to be applied.
If the shape is larger than the diameter, the shape is not limited, and the coating 61 can be formed prior to the processing of the flux reservoir through-hole 9. The processing of the through hole 9 for the flux pool can be simplified.
尚、その他の構成については、第２図示のプリント配線
板と同一構成から成り、同一構成部分には同一番号を付
して、その説明を省略する。In addition, about the other structure, it consists of the same structure as the printed wiring board of 2nd illustration, the same number is attached | subjected to the same structure part, and the description is abbreviate | omitted.
さて、かかる構成から成るプリント配線板においては、
前記した第２図示の構成から成るプリント配線板におけ
る作用効果をそのまま得られることに加えて、絶縁基板
１の上面1aに塗布されるフラックス（図示せず）は、ソ
ルダーレジスト被膜６の作用によってはじかれるととも
に同部に配設されるフラックスの溜り部用貫通孔９中に
流入せしめて逃がすことができ、ソルダーレジスト被膜
６上面に斑点となって残存するのを防止する。Now, in the printed wiring board having such a configuration,
In addition to obtaining the above-mentioned effects of the printed wiring board having the configuration shown in FIG. 2, the flux (not shown) applied to the upper surface 1a of the insulating substrate 1 is repelled by the action of the solder resist coating 6. At the same time, the flux can flow into the through hole 9 for the pool of the flux and escape from it, and it is prevented from remaining as spots on the upper surface of the solder resist coating 6.
因って、フラックスの斑点現象によるプリント配線板自
体へ生ずる凹凸の弊害をなくし、プリント配線板の外観
を損なうこともなく、品質，精度等に問題のない所期の
プリント配線板を提供し得るものである。Therefore, it is possible to provide an expected printed wiring board which eliminates the adverse effect of unevenness on the printed wiring board itself due to the spot phenomenon of flux, does not impair the appearance of the printed wiring board, and has no problem in quality, accuracy, etc. It is a thing.
［発明の効果］ 本発明のプリント配線板によれば、ソルダーレジスト被
膜自体の所期作用効果をプリント配線板の品質，精度等
に問題点を生ずることなく発揮し得る。[Effects of the Invention] According to the printed wiring board of the present invention, the intended effect of the solder resist coating itself can be exhibited without causing problems in the quality, accuracy, etc. of the printed wiring board.
第１図は本発明プリント配線板の一実施例を示す部分拡
大縦断側面図、第２図はハジキ性のソルダーレジスト被
膜を設けたプリント配線板を示す部分拡大断面図であ
る。 １……絶縁基板 ２……回路パターン ３……接続ランド ４……スルーホール 6,7……ソルダーレジスト被膜 ９……フラックスの溜り部用貫通孔 61……ソルダーレジスト被膜部FIG. 1 is a partially enlarged vertical side view showing an embodiment of the printed wiring board of the present invention, and FIG. 2 is a partially enlarged sectional view showing a printed wiring board provided with a cissing solder resist coating. 1 ... Insulating substrate 2 ... Circuit pattern 3 ... Connection land 4 ... Through hole 6,7 ... Solder resist coating 9 ... Through hole for flux pool 61 ... Solder resist coating
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小此木 弘孝 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内 (72)発明者 二階堂 勝友 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内 (72)発明者 向井 規人 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内 (56)参考文献 特開 昭60−10692（ＪＰ，Ａ) 特開 昭58−210693（ＪＰ，Ａ) 実開 昭48−114051（ＪＰ，Ｕ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hirotaka Kokonoki 1106 Fujikubo, Miyoshi-cho, Iruma-gun, Saitama Prefecture Japan CMC Co., Ltd. (72) Inventor Norihi Mukai 1106 Fujikubo, Miyoshi-cho, Iruma-gun, Saitama Nihon CMK Co., Ltd. (56) Reference JP-A-60-10692 (JP, A) JP-A-58-210693 (JP, A) ) Actual development Sho 48-114051 (JP, U)
Claims (1)
有するソルダーレジスト被膜を設けて成るプリント配線
板において、 前記プリント配線板の基板上側に設けた前記ソルダーレ
ジスト被膜部の所要位置に位置せしめて基板下側にソル
ダーレジスト被膜部を配設するとともに基板の上下両側
のソルダーレジスト被膜部に位置せしめてフラックスの
溜り部用貫通孔を設けて成るプリント配線板。1. A printed wiring board provided with a solder resist coating containing silicon and / or a fluorine-based resin, the substrate being located at a required position of the solder resist coating provided on the upper side of the substrate of the printed wiring board. A printed wiring board having a solder resist coating on the lower side and having through holes for flux collecting portions located on the solder resist coating on the upper and lower sides of the substrate.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096034A JPH06103782B2 (en) | 1987-04-17 | 1987-04-17 | Printed wiring board |
| US07/112,095 US4806706A (en) | 1987-04-08 | 1987-10-21 | Printed wiring board |
| ES87115866T ES2025121B3 (en) | 1987-04-08 | 1987-10-29 | PRINTED CONNECTION BOARD. |
| DE8787115866T DE3771707D1 (en) | 1987-04-08 | 1987-10-29 | PRINTED CIRCUIT. |
| EP87115866A EP0285701B1 (en) | 1987-04-08 | 1987-10-29 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096034A JPH06103782B2 (en) | 1987-04-17 | 1987-04-17 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261784A JPS63261784A (en) | 1988-10-28 |
| JPH06103782B2 true JPH06103782B2 (en) | 1994-12-14 |
Family
ID=14154157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62096034A Expired - Fee Related JPH06103782B2 (en) | 1987-04-08 | 1987-04-17 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103782B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513939A (en) * | 1991-10-28 | 1993-01-22 | Cmk Corp | Printed wiring board |
| KR102182583B1 (en) | 2016-05-17 | 2020-11-24 | 실리콘 스토리지 테크놀로지 인크 | Deep learning neural network classifier using nonvolatile memory array |
| US11270763B2 (en) | 2019-01-18 | 2022-03-08 | Silicon Storage Technology, Inc. | Neural network classifier using array of three-gate non-volatile memory cells |
| US11409352B2 (en) | 2019-01-18 | 2022-08-09 | Silicon Storage Technology, Inc. | Power management for an analog neural memory in a deep learning artificial neural network |
| US11023559B2 (en) | 2019-01-25 | 2021-06-01 | Microsemi Soc Corp. | Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit |
| US10720217B1 (en) | 2019-01-29 | 2020-07-21 | Silicon Storage Technology, Inc. | Memory device and method for varying program state separation based upon frequency of use |
| US11423979B2 (en) | 2019-04-29 | 2022-08-23 | Silicon Storage Technology, Inc. | Decoding system and physical layout for analog neural memory in deep learning artificial neural network |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48114051U (en) * | 1972-04-01 | 1973-12-26 | ||
| JPS58210693A (en) * | 1982-06-01 | 1983-12-07 | 富士通株式会社 | Printed circuit board |
| JPS6010692A (en) * | 1983-06-30 | 1985-01-19 | 石井 銀弥 | Printed circuit board |
-
1987
- 1987-04-17 JP JP62096034A patent/JPH06103782B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261784A (en) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1213073A (en) | Method of manufacturing printed wiring boards | |
| US4104111A (en) | Process for manufacturing printed circuit boards | |
| US4806706A (en) | Printed wiring board | |
| JPH06103782B2 (en) | Printed wiring board | |
| EP0784914B1 (en) | Method of manufacturing a printed circuit board | |
| JPH06103783B2 (en) | Printing ink for solder resist of printed wiring board | |
| JPH0697713B2 (en) | Printed wiring board | |
| JPH069300B2 (en) | Printed wiring board | |
| JPH0614587B2 (en) | Printed wiring board | |
| JPH069302B2 (en) | Printed wiring board | |
| JPH069303B2 (en) | Printed wiring board | |
| JPH069304B2 (en) | Printed wiring board | |
| JPH06169151A (en) | Manufacture of printed wiring board | |
| JPH0513939A (en) | Printed wiring board | |
| JPH055393B2 (en) | ||
| JPH055397B2 (en) | ||
| JPH06188546A (en) | Printed wiring board | |
| JPH055394B2 (en) | ||
| JPS63261787A (en) | Printed wiring board | |
| JPH055396B2 (en) | ||
| JPS63204790A (en) | Printed wiring board | |
| JP3324114B2 (en) | Printed board | |
| JPH06216298A (en) | Leadframe, and manufacture thereof | |
| JP4328097B2 (en) | Metal mask for screen printing, manufacturing method thereof and printing method | |
| JP2531451B2 (en) | Solder film forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |