JPH06103743B2 - Image sensor - Google Patents

Image sensor

Info

Publication number
JPH06103743B2
JPH06103743B2 JP62160505A JP16050587A JPH06103743B2 JP H06103743 B2 JPH06103743 B2 JP H06103743B2 JP 62160505 A JP62160505 A JP 62160505A JP 16050587 A JP16050587 A JP 16050587A JP H06103743 B2 JPH06103743 B2 JP H06103743B2
Authority
JP
Japan
Prior art keywords
signal
charge storage
wiring
image sensor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62160505A
Other languages
Japanese (ja)
Other versions
JPS645055A (en
Inventor
勝則 畑中
敏宏 雑賀
石井  隆之
克彦 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62160505A priority Critical patent/JPH06103743B2/en
Priority to EP88110054A priority patent/EP0296603A3/en
Publication of JPS645055A publication Critical patent/JPS645055A/en
Publication of JPH06103743B2 publication Critical patent/JPH06103743B2/en
Priority to US08/468,518 priority patent/US6069393A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はファクシミリ、イメージスキャナ等に用いる密
着型ラインセンサに代表されるイメージセンサに係り、
特に原稿と同じ幅の読取部を有するイメージセンサに関
する。
The present invention relates to an image sensor typified by a contact type line sensor used in a facsimile, an image scanner, etc.
In particular, it relates to an image sensor having a reading unit having the same width as a document.

[従来の技術] 従来、この種のイメージセンサは、水素化非晶室シリコ
ン(以下a−Si:Hと記す)、CdS,CdSe等の光導電材料を
用いて、ガラス等の長尺基板上に蒸着等の薄膜堆積技術
により形成し、製作されている。
[Prior Art] Conventionally, this type of image sensor has been used on a long substrate such as glass using a photoconductive material such as hydrogenated amorphous silicon (hereinafter a-Si: H), CdS, or CdSe. It is formed and manufactured by a thin film deposition technique such as vapor deposition.

さらに、本出願人によって先に出願された特願昭61-144
990号によって、a−Si:Hからなる、又はpoly−Siから
なる薄膜トランジスター(以下TFTと記す)およびTFT型
センサ、蓄積容量等を同一基板上に形成した光電換装置
が提案されている。
Furthermore, Japanese Patent Application No. 61-144 previously filed by the applicant.
No. 990 proposes a photoelectric conversion device in which a thin film transistor (hereinafter referred to as a TFT) made of a-Si: H or poly-Si, a TFT type sensor, a storage capacitor and the like are formed on the same substrate.

第5図にマトリックス駆動型のイメージセンサの等価回
路を示す。
FIG. 5 shows an equivalent circuit of a matrix drive type image sensor.

S1〜Sn・mはTFT型のセンサ、Cs1〜Csn・mはセンサの光電
流を蓄積する蓄積コンデンサ、U1〜Un・mは蓄積コンデン
サの電荷をリセットするためのスイッチ(TFT),T1〜I
n・mが蓄積コンデンサの電荷を読出しコンデンサCL1〜C
Lnに転送するスイッチ(TFT)である。リセット用TFTお
よび転送用TFTはn×mにブロック分けされている。11
はゲート線(1〜m+1)を順次選択、駆動するシフト
レジスター/ドライバーである。
S1 to S n ・ m are TFT type sensors, C s1 to C sn ・ m are storage capacitors that store the photocurrent of the sensor, and U 1 to U n ・ m are switches (TFT) for resetting the charge of the storage capacitors. ), T 1 ~ I
nm reads the charge of the storage capacitor C L1 to C
It is a switch (TFT) that transfers to Ln . The reset TFT and the transfer TFT are divided into n × m blocks. 11
Is a shift register / driver that sequentially selects and drives the gate lines (1 to m + 1).

12は信号線(1〜n)の電圧を読取りシリアルに変換し
出力するスイッチアレイである。
Reference numeral 12 is a switch array for reading the voltage of the signal lines (1 to n), converting it to serial and outputting it.

第6図に第5図の等価回路のイメージセンサの1ビット
分の配線パターン図を示す。13は信号線マトリックス
部、14はセンサ、15はコンタクトホール、16は蓄積コン
デンサ、17は転送TFT,18はリセットTFT,19はゲート配線
部、20は照明用の窓である。この例では窓20により照明
された原稿の反射光をセンサ14が直接受光するレンズレ
ス型の構成となっている。
FIG. 6 shows a 1-bit wiring pattern diagram of the image sensor of the equivalent circuit of FIG. 13 is a signal line matrix section, 14 is a sensor, 15 is a contact hole, 16 is a storage capacitor, 17 is a transfer TFT, 18 is a reset TFT, 19 is a gate wiring section, and 20 is a window for illumination. In this example, the sensor 14 directly receives the reflected light of the document illuminated by the window 20 and has a lensless structure.

第7図に第6図のX−X′断面構成図、第8図に第6図
のY−Y′断面構成図を示す。1はガラス基板、21は下
部電極、3は絶縁層、4はa−Si:H層、5はn+ドープ
層、22および23は上部電極層である。
FIG. 7 shows a sectional view taken along the line XX 'in FIG. 6, and FIG. 8 shows a sectional view taken along the line YY' in FIG. 1 is a glass substrate, 21 is a lower electrode, 3 is an insulating layer, 4 is an a-Si: H layer, 5 is an n + doped layer, and 22 and 23 are upper electrode layers.

上記従来例ではTFT型センサを用いているので光感度が
フォトダイオード型に比べ10〜100倍と大きい。また、
レンズレス構成のため、光量伝達率が高くセンサ面照度
が高いなどの利点がある。
Since the TFT type sensor is used in the above conventional example, the photosensitivity is 10 to 100 times higher than that of the photodiode type. Also,
The lensless configuration has advantages such as high light transmission rate and high sensor surface illuminance.

[発明が解決しようとする問題点] しかし、センサ光電流が大きいため、蓄積容量も光電流
に見合う分だけ必要となる。大きな蓄積容量はS/N比、
ダイナミックレンジ等の特性面では非常に有利である
が、製造コスト面では有利とは必ずしも言えない。すな
わち、蓄積容量が増えた分、センサの基板サイズが大き
くなり製造バッチ当りのセンサ取り数が減少する。
[Problems to be Solved by the Invention] However, since the sensor photocurrent is large, the storage capacity is required in proportion to the photocurrent. Large storage capacity is S / N ratio,
It is very advantageous in terms of characteristics such as dynamic range, but not necessarily advantageous in terms of manufacturing cost. That is, as the storage capacity increases, the substrate size of the sensor increases, and the number of sensors taken per manufacturing batch decreases.

[問題点を解決するための手段] 本発明は、光電変換部と電荷蓄積部とスイッチ部とマト
リクス接続用の配線部とが同一基板上に設けられたイメ
ージセンサに於いて、前記電荷蓄積部が前記配線部の配
線パターンと積層されて前記基板上に形成されているこ
とを特徴とするイメージセンサに要旨が存在する。
[Means for Solving the Problems] The present invention provides an image sensor in which a photoelectric conversion part, a charge storage part, a switch part, and a wiring part for matrix connection are provided on the same substrate. The image sensor is characterized in that is formed on the substrate by being laminated with the wiring pattern of the wiring portion.

また本発明は、光電変換部と該光電変換部からの信号を
蓄積する電荷蓄積部と該電荷蓄積部に蓄積された信号を
転送する為のスイッチ部と前記スイッチを駆動する為の
ゲート配線群と前記スイッチにより転送された信号を伝
達する為の信号配線群とを含み、前記光電変換部と前記
スイッチ部と前記ゲート配線群と前記信号配線群とは同
一基板上に並置されており、前記電荷蓄積部の一部は前
記ゲート配線群の配線パターンと積層され、前記電荷蓄
積部の他の一部は前記信号線群の配線パターンと積層さ
れて前記基板上に形成されていることを特徴とするイメ
ージセンサに要旨が存在する。
Further, the present invention provides a photoelectric conversion unit, a charge storage unit that stores a signal from the photoelectric conversion unit, a switch unit for transferring the signal stored in the charge storage unit, and a gate wiring group for driving the switch. And a signal wiring group for transmitting the signal transferred by the switch, the photoelectric conversion unit, the switch unit, the gate wiring group and the signal wiring group are arranged side by side on the same substrate, Part of the charge storage unit is stacked on the wiring pattern of the gate wiring group, and another part of the charge storage unit is stacked on the wiring pattern of the signal line group and formed on the substrate. There is a gist in the image sensor.

[作用] 本発明は、以上の構成とすることにより絶縁層を設け配
線層を増やすことで蓄積容量と配線部とを基板上の同一
部位に形成できるためセンサ基板幅を小さくすることが
できる。
[Operation] With the above configuration, the present invention can reduce the width of the sensor substrate because the storage capacitor and the wiring portion can be formed at the same portion on the substrate by providing the insulating layer and increasing the number of wiring layers.

[実施例] 第1図に本発明のイメージセンサのパターン構成図の一
例を示す。図中の破線は第一層の配線パターン、実線は
第二層の配線パターン、斜線で示されているのは第三層
の配線パターンである。13は信号線マトリックス部、14
はセンサ、16は信号線マトリックス部13とゲート配線部
19のところに形成されている。蓄積容量である。17は転
送TFT,18はリセットTFT,20は照明用の窓である。
[Embodiment] FIG. 1 shows an example of a pattern configuration diagram of an image sensor of the present invention. In the figure, the broken line is the wiring pattern of the first layer, the solid line is the wiring pattern of the second layer, and the shaded area is the wiring pattern of the third layer. 13 is a signal line matrix section, 14
Is a sensor, 16 is a signal line matrix section 13 and a gate wiring section
It is formed at 19. It is the storage capacity. Reference numeral 17 is a transfer TFT, 18 is a reset TFT, and 20 is a window for lighting.

第2図に第1図のA−A′断面構成図、第3図に第1図
のB−B′断面構成図、第4図に第1図のC−C′断面
構成図を示す。1はガラス基板、3は絶縁層、4はa−
Si:H層、5はn+a−Si:Hドーピング層、6はゲート電極
・センサゲート電極・蓄積容量の電極等を形成する第一
層電極。7はTFTのソース電極・ドレイン電極・コンデ
ンサの対向電極等を形成する第二層電極。8は絶縁層、
9は基板長手方向に配線を引き回すための第三層電極。
10は透明保護層である。
FIG. 2 is a sectional view taken along the line AA ′ in FIG. 1, FIG. 3 is a sectional view taken along the line BB ′ in FIG. 1, and FIG. 4 is a sectional view taken along the line CC ′ in FIG. 1 is a glass substrate, 3 is an insulating layer, 4 is a-
Si: H layer, 5 is an n + a-Si: H doping layer, 6 is a first layer electrode forming a gate electrode, a sensor gate electrode, an electrode of a storage capacitor, and the like. Reference numeral 7 is a second layer electrode that forms the source electrode / drain electrode of the TFT and the counter electrode of the capacitor. 8 is an insulating layer,
Reference numeral 9 is a third layer electrode for routing the wiring in the longitudinal direction of the substrate.
10 is a transparent protective layer.

信号線とゲート線の配線本数はたとえばA4読取幅で画素
密度が8pel/mmの場合、総画素数1728pelを32×54本にマ
トリックス接続すると信号線32本、ゲート線54本の構成
となる。プロセスルールとして線幅20μm、線間スペー
ス20μmとすると信号線の配線幅は、 (20μm+20μm)×32=1280μm ゲート線の配線幅は、 (20μm+20μm)×54=2160μm となり、マトリックス接続に要する配線パターンが基板
上に占める領域は基板長尺方向にわたり、約3.4mm幅と
なる。
When the number of signal lines and gate lines is, for example, an A4 read width and a pixel density of 8 pels / mm, if the total number of pixels of 1728 pels is connected in a matrix of 32 × 54, 32 signal lines and 54 gate lines are formed. If the line width is 20 μm and the space between lines is 20 μm as the process rule, the wiring width of the signal line is (20 μm + 20 μm) × 32 = 1280 μm, and the wiring width of the gate line is (20 μm + 20 μm) × 54 = 2160 μm, and the wiring pattern required for matrix connection is The area occupied on the substrate is about 3.4 mm in the lengthwise direction of the substrate.

一方、蓄積容量としてはセンサ光電流40nA、蓄積時間5m
s、蓄積飽和電圧5Vとすると蓄積容量Csは、 Cs=40nA×5ms/5V=40pFが必要となる。第4図に示され
るようにゲート絶縁層とa−Si:H層で積層されたMIS構
造で蓄積容量を形成した場合、40pFを形成するのに必要
な面積は約3×10-3cm2となる。これは125μmの画素ピ
ッチに対応してパターン設計すると、100μm×3mmとな
り十分に配線パターン部が形成できる寸法である。第1
図の構成をとることにより蓄積容量のパターン領域が不
要となり、基板幅を約3mm細く設計できる。特にこの例
で示される光導電型センサをマトリックス駆動方式で用
いた場合、マトリックス配線部、蓄積容量部のパターン
領域はセンサ基板の半分以上を占め、本発明の構成によ
る基板幅の減少は製造バッチ当りの収率を著しく向上さ
せ、コストダウンを可能とする。
On the other hand, as the storage capacity, sensor photocurrent 40nA, storage time 5m
s, the storage capacitor C s to the accumulation saturation voltage 5V is required is C s = 40nA × 5ms / 5V = 40pF. As shown in FIG. 4, when the storage capacitor is formed by the MIS structure in which the gate insulating layer and the a-Si: H layer are stacked, the area required to form 40 pF is about 3 × 10 -3 cm 2 Becomes This is 100 μm × 3 mm when a pattern is designed corresponding to a pixel pitch of 125 μm, which is a dimension that allows a sufficient wiring pattern portion to be formed. First
By adopting the configuration shown in the figure, the pattern area of the storage capacitor becomes unnecessary, and the board width can be designed to be about 3 mm thinner. In particular, when the photoconductive sensor shown in this example is used in the matrix driving method, the pattern area of the matrix wiring portion and the storage capacitor portion occupies more than half of the sensor substrate, and the reduction of the substrate width due to the configuration of the present invention is due to the manufacturing batch. The yield per hit is remarkably improved, and the cost can be reduced.

また第1図の構成では蓄積容量のホット側と配線パター
ンとの中間層をクランド電位としているため、配線部か
らの信号クロストークの影響も取り除かれている。
Further, in the configuration of FIG. 1, since the intermediate layer between the hot side of the storage capacitor and the wiring pattern is set to the ground potential, the influence of signal crosstalk from the wiring portion is also eliminated.

[発明の効果] 以上説明したように、蓄積容量を配線パターンと同じ場
所に積層し形成することにより、 (1) センサ基板幅が小さくなり、小型化でき、 (2) 製造バッチ当りの取り数が増え、歩留りが向上
し、 (3) 低コスト化が可能となり、 (4) 十分大きな蓄積容量を形成できるのでS/N比、
ダイナミック特性が向上し、 (5) センサ基板幅が小さくなり冗長な配線の引き回
しが減り、外来ノイズにも強くなる。
[Advantages of the Invention] As described above, by stacking and forming the storage capacitor at the same place as the wiring pattern, (1) the sensor substrate width can be reduced and downsized, and (2) the number of production batches per manufacturing batch. Increase, yield is improved, (3) Cost can be reduced, and (4) S / N ratio can be increased because a sufficiently large storage capacity can be formed.
The dynamic characteristics are improved, and (5) the width of the sensor substrate is reduced, the number of redundant wirings is reduced, and it is also resistant to external noise.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のパターン構成図。第2図は第1図のA
−A′断面構成図、第3図は第1図のB−B′断面構成
図、第4図は第1図のC−C′断面構成図、第5図はマ
トリックス型光電変換装置の等価回路、第6図は従来例
のパターン構成図、第7図は第6図のX−X′断面構成
図、第8図は第6図のY−Y′断面構成図である。 1……ガラス基板、3……ゲート絶縁層、4……a−S
i:H層、5……n+a−Si:Hドーピング層、6……第1電
極層、7……第2電極層、8……絶縁層、9……第3電
極層、10……保護層、11……ゲート駆動シフトレジスタ
ー、12……スイッチアレイ、13……信号線マトリックス
部、14……センサ、15……コンタクトホール、16……蓄
積容量、17……転送TFT、18……リセットTFT、19……ゲ
ート配線部、20……照明用の窓、21……ゲート電極、2
2,23……ソース・ドレイン電極。
FIG. 1 is a pattern configuration diagram of the present invention. FIG. 2 shows A of FIG.
-A 'cross-sectional configuration diagram, FIG. 3 is a BB' cross-sectional configuration diagram of FIG. 1, FIG. 4 is a C-C 'cross-sectional configuration diagram of FIG. 1, and FIG. 5 is an equivalent of a matrix type photoelectric conversion device. Circuit, FIG. 6 is a pattern configuration diagram of a conventional example, FIG. 7 is a XX 'sectional configuration diagram of FIG. 6, and FIG. 8 is a YY' sectional configuration diagram of FIG. 1 ... Glass substrate, 3 ... Gate insulating layer, 4 ... a-S
i: H layer, 5 ... n + a-Si: H doping layer, 6 ... first electrode layer, 7 ... second electrode layer, 8 ... insulating layer, 9 ... third electrode layer, 10 ... … Protective layer, 11 …… Gate drive shift register, 12 …… Switch array, 13 …… Signal line matrix section, 14 …… Sensor, 15 …… Contact hole, 16 …… Storage capacity, 17 …… Transfer TFT, 18 ...... Reset TFT, 19 …… Gate wiring part, 20 …… Lighting window, 21 …… Gate electrode, 2
2,23 …… Source and drain electrodes.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 克彦 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (56)参考文献 特開 昭56−138968(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsuhiko Yamada 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) Reference JP-A-56-138968 (JP, A)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】光電変換部と電荷蓄積部とスイッチ部とマ
トリクス接続用の配線部とが同一基板上に設けられたイ
メージセンサに於いて、前記電荷蓄積部が前記配線部の
配線パターンと積層されて前記基板上に形成されている
ことを特徴とするイメージセンサ。
1. An image sensor in which a photoelectric conversion part, a charge storage part, a switch part, and a wiring part for matrix connection are provided on the same substrate, wherein the charge storage part is laminated with a wiring pattern of the wiring part. And an image sensor formed on the substrate.
【請求項2】前記電荷蓄積部は前記光電変換部からの信
号を蓄積し、前記スイッチ部は前記電荷蓄積部に蓄積さ
れた信号を転送することを特徴とする特許請求の範囲第
(1)項記載のイメージセンサ。
2. The charge storage unit stores the signal from the photoelectric conversion unit, and the switch unit transfers the signal stored in the charge storage unit. The image sensor according to the item.
【請求項3】光電変換部と該光電変換部からの信号を蓄
積する電荷蓄積部と該電荷蓄積部に蓄積された信号を転
送する為のスイッチ部と前記スイッチを駆動する為のゲ
ート配線群と前記スイッチにより転送された信号を伝達
する為の信号配線群とを含み、前記光電変換部と前記ス
イッチ部と前記ゲート配線群と前記信号配線群とは同一
基板上に並置されており、前記電荷蓄積部の一部は前記
ゲート配線群の配線パターンと積層され、前記電荷蓄積
部の他の一部は前記信号配線群の配線パターンと積層さ
れて前記基板上に形成されていることを特徴とするイメ
ージセンサ。
3. A photoelectric conversion section, a charge storage section for storing a signal from the photoelectric conversion section, a switch section for transferring the signal stored in the charge storage section, and a gate wiring group for driving the switch. And a signal wiring group for transmitting the signal transferred by the switch, the photoelectric conversion unit, the switch unit, the gate wiring group and the signal wiring group are arranged side by side on the same substrate, Part of the charge storage unit is stacked on the wiring pattern of the gate wiring group, and another part of the charge storage unit is stacked on the wiring pattern of the signal wiring group and formed on the substrate. Image sensor.
JP62160505A 1987-06-26 1987-06-26 Image sensor Expired - Lifetime JPH06103743B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62160505A JPH06103743B2 (en) 1987-06-26 1987-06-26 Image sensor
EP88110054A EP0296603A3 (en) 1987-06-26 1988-06-23 Photoelectric converter
US08/468,518 US6069393A (en) 1987-06-26 1995-06-06 Photoelectric converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62160505A JPH06103743B2 (en) 1987-06-26 1987-06-26 Image sensor

Publications (2)

Publication Number Publication Date
JPS645055A JPS645055A (en) 1989-01-10
JPH06103743B2 true JPH06103743B2 (en) 1994-12-14

Family

ID=15716396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62160505A Expired - Lifetime JPH06103743B2 (en) 1987-06-26 1987-06-26 Image sensor

Country Status (1)

Country Link
JP (1) JPH06103743B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423470A (en) * 1990-05-18 1992-01-27 Fuji Xerox Co Ltd Image sensor
US7989282B2 (en) 2009-03-26 2011-08-02 International Business Machines Corporation Structure and method for latchup improvement using through wafer via latchup guard ring
EP3419497B1 (en) * 2016-02-24 2022-06-01 Endochoice, Inc. Circuit board assembly for a multiple viewing element endoscope using cmos sensors

Also Published As

Publication number Publication date
JPS645055A (en) 1989-01-10

Similar Documents

Publication Publication Date Title
JP2911519B2 (en) Photoelectric conversion device
JPH022304B2 (en)
JPH05160379A (en) Image sensor and image reading device
US4857751A (en) Photoelectric conversion apparatus with separating electrodes
JPH05328010A (en) Image sensor
US5073828A (en) Photoelectric conversion device
JPH0237108B2 (en)
US4916304A (en) Image recording device having a conductive layer formed below a light receiving window
JPH06103743B2 (en) Image sensor
JP3154850B2 (en) Photoelectric conversion device and method of manufacturing the same
JPH022305B2 (en)
JPH07118761B2 (en) Document reader
JPH0730084A (en) Two-dimensional contact image sensor
EP0296603A2 (en) Photoelectric converter
US5363216A (en) Contact image sensor module
KR20210046929A (en) Image sensor
JPH0618260B2 (en) Image sensor manufacturing method
JP3450413B2 (en) Solid-state imaging device
US4916326A (en) Long array photoelectric converting apparatus with reduced crosstalk
JPH065834A (en) Image sensor
JPH022299B2 (en)
EP0304336B1 (en) Photoelectric conversion device and method for producing the same
JPH0380385B2 (en)
JP3146509B2 (en) 2D contact image sensor
JP2001320546A (en) Electronic circuit device