JPH059815B2 - - Google Patents

Info

Publication number
JPH059815B2
JPH059815B2 JP58120524A JP12052483A JPH059815B2 JP H059815 B2 JPH059815 B2 JP H059815B2 JP 58120524 A JP58120524 A JP 58120524A JP 12052483 A JP12052483 A JP 12052483A JP H059815 B2 JPH059815 B2 JP H059815B2
Authority
JP
Japan
Prior art keywords
mode
register
value
program
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58120524A
Other languages
English (en)
Other versions
JPS6011935A (ja
Inventor
Yoshio Nakano
Yutaka Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58120524A priority Critical patent/JPS6011935A/ja
Publication of JPS6011935A publication Critical patent/JPS6011935A/ja
Publication of JPH059815B2 publication Critical patent/JPH059815B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピユータなどの計算機シ
ステムにおける演算処理装置の動作モード表示を
目的とした動作モード表示装置に関するものであ
る。
従来例の構成とその問題点 マイクロコンピユータの発展に伴い、マイクロ
コンピユータシステムも大型化し、処理内容も小
型ミニコンピユータに匹敵する程度のものが要求
実現されるようになつてきている。システムの規
模が小さい間はすべてを利用者管理にすることが
可能であつたが、規模が大型化するに従い利用者
プログラムや周辺機器、主記憶などの資源を管理
し、より効率良く演算処理装置を稼働させるよう
に制御する制御プログラムというものを導入し、
利用者管理を大幅に削減していくことが望まれ
る。この場合、利用者プログラムと制御プログラ
ムとはその処理内容の性格上扱える資源というも
のが厳然と区別される。この点を入出力管理とい
う側面を例にとつて説明する。
計算機システムの持つ代表的な入出力装置とし
ては二次記憶装置がある。二次記憶装置上には、
プログラムやデータがフアイルという形で保持さ
れており、それらはシステムで定義された一定の
形式に従つて記録されている。この一定の形式と
いうものは利用者が管理するのではなく制御プロ
グラムが管理し、利用者はフアイルの形式という
ものを知らなくても良いようになつている。した
がつて、二次記憶装置への入出力は、利用者プロ
グラムからは直接には行えず、必ず制御プログラ
ムを仲介するように構成しなければならない。つ
まり、利用者プログラム実行中は入出力装置への
アクセスを禁止または無効にし、制御プログラム
実行中のみ入出力装置へのアクセスが許されるよ
うにハードウエア装置の制御を切換えることが必
要になる。
このように、ハードウエア装置の切換を指示す
るために、動作中のプログラムが特権プログラム
(制御プログラム)か非特権プログラム(利用者
プログラム)かを表示する動作モード表示装置と
いうものが必要となる。この動作モード表示とい
う機能はミニコンピユータ以上においては演算処
理装置自体が持つているが、現存し広範囲で使用
されているマイクロプロセツサはこの機能を持つ
ていないので、高機能マイクロプロセツサシステ
ムを構築する上での大きな障害となつている。ま
た、この動作モードの変更によるハードウエアの
切換は、プログラムの特権、非特権という性格上
プログラムの分岐(動作モードの変更)と同時に
ハードウエア的に行なわなければならない。また
特権モードなるものが複数種類存在する場合もあ
る。
発明の目的 本発明は上記のように、演算処理装置自体に動
作モード表示機能のないシステムにおける、動作
モード表示装置を提供することを目的とする。
発明の構成 本発明は、モードレジスタと、モード切換番地
レジスタと、設定モード値レジスタと、モード退
避レジスタと、モード復帰レジスタとモード復帰
遅延値レジスタを備え演算処理装置がモード切換
番地レジスタに示される内容と同じ番地を命令コ
ード読み込みサイクルとしてアクセスした時にモ
ードレジスタの内容をモード退避レジスタに格納
し、格納後設定モード値レジスタの内容をモード
レジスタに格納して動作モード値を変更し、演算
処理装置がモード復帰レジスタに示される内容と
同じ命令を読み込んでからモード復帰遅延値レジ
スタの値に示される動作サイクル目にモード退避
レジスタの内容をモードレジスタに復帰格納する
ことにより、動作モードを表示するものである。
実施例の説明 第1図は本発明における動作モード表示装置の
一実施例を示すものである。第1図において、1
は演算処理装置、2は主記憶装置、12はデータ
母線、13はアドレス母線である。3はモード切
換番地レジスタ、4は設定モード値レジスタ、6
はモード復帰命令レジスタ、14は演算処理装置
1が主記憶装置2を命令コード読み込みサイクル
としてアクセスしていることを示す命令読み込み
状態表示信号線(以下、フエツチ信号と記す)、
10はモードレジスタ、11はモード退避レジス
タ、5は第1の制御部である制御部A,30は第
2の制御部である制御部B,7はモード復帰遅延
値レジスタ、8は副制御部B,9はモード復帰遅
延カウンタ部である。ここでは説明上、制御部A
とモード切換番地レジスタ、設定モード値レジス
タの対および制御部B内に存在する副制御部B、
モード復帰遅延値レジスタとモード復帰命令レジ
スタの対はそれぞれ一組とする。
今、演算処理装置1はモードM1での実行が許
されているプログラムP1を実行中であり、モー
ドM2での実行が許されているプログラムP2に
分岐し、プログラムP2の処理終了後再びプログ
ラムP1に復帰しモードM1での処理を続行する
場合を考える。現実行中のプログラムP1はモー
ドM1での実行が許されているので、プログラム
P1の実行が開始されると同時にモードレジスタ
10には動作モードがM1であることを表示する
ためにモードM1という値が格納されている。モ
ード切換番地レジスタ3にはプログラムP2の実
行開始番地を、設定モード値レジスタ4にはプロ
グラムP2の実行が許されているモード値M2
を、モード復帰命令レジスタ6にはプログラムP
2の処理終了後元のプログラムに復帰する命令コ
ード(例えばLPSW,RETなど)を、モード復
帰遅延値レジスタ7にはプログラムP2からの復
帰命令実行後のN回目の命令コード読み込みサイ
クルで動作モードを復帰することを指示するため
にNという値が、それぞれに図示されていない手
段で予め設定されている。また演算処理装置1は
図示されていない手段でモード退避レジスタ11
の内容を読み書きできるものとする。
モード復帰遅延値レジスタ7に設定される値N
は、演算処理装置1が復帰命令を実行する際に出
力するフエツチ信号の数に等しくすればよい。復
帰命令がオペランドを持たないときは、1度だけ
フエツチ信号を出すので、N=1とする。オペラ
ンドを持つときは、フエツチ信号を複数回出すの
で、Nはその数に等しくする。
制御部A5はフエツチ信号線14が“1”の時
にアドレス母線13の値とモード切換番地レジス
タ内容を比較し一致していれば一致検出信号をモ
ード切換信号線15に出力しモードレジスタ10
の内容をモード表示信号線21を介してモード退
避しレジスタ11に転送し設定モード値レジスタ
4の内容を設定モードデータ線20を介してモー
ドレジスタ10に転送する機能を持つ。副制御部
B8はフエツチ信号線14が“1”の時にデータ
母線12の値(演算処理装置が読み込んでいる命
令コードを表わす)とモード復帰命令レジスタ6
の内容を比較し一致していれば一致検出信号をモ
ード復帰検出信号線16に出力しモード復帰遅延
値レジスタ7の内容を復帰遅延データ線23を介
してモード復帰遅延カウンタ部9に転送する。
モード復帰遅延カウンタ部9は、モード復帰検
出信号線16の値が“1”から“0”に変わる時
(立下がり時)に同期して復帰遅延データ線23
の示す値に初期設定され、フエツチ信号線14の
立下がり時に同期して値が1ずつ減ぜられ、カウ
ンタの値が1の期間に生じるフエツチ信号14の
値をモード復帰信号線17に伝え、モード復帰信
号線17の値が“1”となる時モードレジスタ1
0に転送する機能を持つ、またカウンタの値が0
になるとモード復帰遅延カウンタ部9の動作は停
止する。
第2図は、モード復帰遅延カウンタ部9の動作
を示すタイミング図である。副制御部B8は、復
帰命令が実行されることを検出し、モード復帰検
出信号線16に“1”を出すとともに、モード復
帰遅延値レジスタ7の値Nを復帰遅延データ線2
3に出力する。モード復帰遅延カウンタ部9は、
モード復帰検出信号線16の立下がりで復帰遅延
データ線23の値をカウンタに取り込み、カウン
タの値はNを示す。このカウンタは、フエツチ信
号線14の立ち下がりに同期して、1ずつ減じら
れ、値が0になつたとき減数動作を停止する。モ
ード復帰遅延カウンタ部9は、カウンタの値が1
になると、復帰命令の動作完了を予測し、カウン
タの値が1を示している期間に入力されたフエツ
チ信号つまり復帰命令の次の命令の読み込みに同
期してモード復帰信号線17に“1”を出力す
る。
モード復帰遅延カウンタ部9の作用について説
明を加える。第3図に動作モードM1での実行が
許されているプログラムP1から動作モードM2
での実行が許されているプログラムP2に分岐し
プログラムP2での処理終了後プログラムP1に
復帰する場合の模式図を示す。ここで動作モード
値とプログラムの実行許可モードとの関係につい
て考えると、プログラムPiが動作モード値Miで
の実行が許されるということは、プログラムPiが
動作中は動作モード値Miの値が保証されなけれ
ばならない(i=1,2)。プログラムP1から
プログラムP2に分岐時は前述の制御部Aの働き
により、プログラムP1と動作モード値M1、プ
ログラムP2と動作モード値M2の対応が保証さ
れる。プログラムP2からプログラムP1への復
帰は、プログラムP1からプログラムP2への分
岐時以上に工夫が必要である。つまり、プログラ
ムP1からプログラムP2への分岐時と同様に、
プログラムP2が復帰命令をフエツチした時に動
作モード値をM1にもどすと、プログラムP2が
復帰命令実行中であるにもかかわらず動作モード
値がM1となり、プログラムP2と動作モード値
M2の対応が保証できなくなる。従つて、プログ
ラムP2が復帰命令をフエツチした後、一連の復
帰手順が終了しプログラムP1を再開する直前ま
での期間の動作モード値がM2であるように制御
する必要があり、モード復帰遅延カウンタ部がこ
の機能を果たす。
モードM1で実行中でのプログラムP1がモー
ドM2で実行可能なプログラムP2を呼び出す
と、演算処理装置1はプログラムP2の実行開始
番地をアドレス母線13に出し同時にフエツチ信
号線14に“1”を出力する。この時、制御部A
5はモード切換番地レジスタ3の内容と同じ値が
アドレス母線13に命令のフエツチサイクルで出
力されたことを検出し、前述の機能により、モー
ド退避レジスタ11にはモードレジスタ10の内
容M1が格納され、モードレジスタ10には設定
モード値レジスタ4の内容M2が格納される。こ
れにより、プログラム制御がプログラムP1から
プログラムP2に分岐したのと同時に演算処理装
置1の動作モード表示値もM1からM2に変更す
ることができる。次にプログラムP2の処理が終
了しプログラムP1に復帰する時は、副制御部B
8がモード復帰命令レジスタ6の内容と同じ値が
主記憶装置2よりデータ母線12に命令のフエツ
チサイクルで出力されたことを検出し、前述の機
能により、モード復帰遅延値レジスタ7の内容N
をモード復帰遅延カウンタ部9に転送し、その後
に続くN回目のフエツチ信号出力時にモード退避
レジスタ11の内容M1がモードレジスタ10に
格納され、動作モード値をM1にもどすことがで
きる。
以上のように本実施例によれば、演算処理装置
自体に動作モード表示機能のないものを使用した
計算機システムにおいても、動作モードというも
のによつて定義づけられるところのプログラムお
よびハードウエアの切換が同時に行なえ、モード
の異なるプログラムへの分岐をせずに不当にモー
ドを変更してアクセスの許されていない資源への
アクセス権を得ることを防止できる。本実施例で
は、モード切換番地レジスタ、設定モード値レジ
スタ、制御部Aは一組としたが複数組持つ構成に
することも可能である。
さらに動作モードが複数定義されている場合、
プログラムが呼び出された時にモード退避レジス
タの内容を読み出し作業領域に退避し、復帰前に
退避された作業領域の内容を再びモード退避レジ
スタに格納することにより、プログラム自体のネ
ステイングと同様に動作モード自体もネステイン
グさせることも可能である。モード退避レジスタ
の内容を参照することにより呼び出し元プログラ
ムのモードを確認することができるので、動作モ
ードが階層構造を形成している場合の不当な呼び
出し、例えば下位レベルからM1−M2−M3と
あつた場合でのM1プログラムからのM3プログ
ラムの跳越し呼び出しなどを検出することができ
る。
復帰遅延カウンタ部の値を減ずる入力信号はフ
エツチ信号に限るものではなく、マシンサイクル
信号など、動作完了タイミングを検出できる信号
線ならば何であつてもよい。
発明の効果 本発明の動作モード表示装置は、演算処理装置
が予め設定されたアドレスを命令コード読み込み
サイクルとしてアクセスしたことを検出し、その
場合に定義づけられた動作モード値をモードレジ
スタに格納する第1の制御部と、復帰命令を読み
込んだことを検出し退避された動作モード値をモ
ードレジスタに復帰する第2の制御部を具備する
ことにより、動作モード表示機能を持たない演算
処理装置を用いた計算機システムにおいても、動
作モードの異なるプログラムに処理が移ると同時
に動作モード表示値を変更することができる。
【図面の簡単な説明】
第1図は本発明の一実施例における動作モード
表示装置のブロツク図、第2図は第1図における
モード復帰遅延カウンタ部の動作を示すタイミン
グ図、第3図は動作モード値とプログラムの関係
を示す模式図である。 1……演算処理装置、2……主記憶装置、3…
…モード切換番地レジスタ、4……設定モード値
レジスタ、5……制御部A(第1の制御部)、6…
…モード復帰命令レジスタ、7……モード復帰遅
延値レジスタ、8……副制御部B、9……モード
復帰遅延カウンタ部、10……モードレジスタ、
11……モード退避レジスタ、30……制御部B
(第2の制御部)。

Claims (1)

  1. 【特許請求の範囲】 1 演算処理装置および前記演算処理装置が実行
    するプログラムを保持する主記憶装置を備えた計
    算機システムの前記演算処理装置の動作モードを
    表示するモードレジスタと、モード切換番地レジ
    スタと、設定モード値レジスタと、モード退避レ
    ジスタと、前記演算処理装置が前記主記憶装置を
    命令コードを読み込みサイクルとして出力したア
    ドレス値と前記モード切換番地レジスタの内容と
    を比較し一致していれば前記設定モード値レジス
    タの内容を前記モード退避レジスタに格納し、格
    納後前記設定モード値レジスタの内容を前記モー
    ドレジスタに格納する第1の制御部と、前記演算
    処理装置が前記主記憶装置を命令コード読み込み
    サイクルとしてアクセスした時のデータ(命令コ
    ード)を復帰命令コードと比較し、一致検出後に
    生じる前記運算処理装置のモード復帰遅延値レジ
    スタに設定されている値に示される動作サイクル
    目に、前記モード退避レジスタの内容を前記モー
    ドレジスタに格納する第2の制御部とを有するこ
    とを特徴とする動作モード表示装置。 2 モード切換番地レジスタ、設定モード値レジ
    スタ、第1の制御部を複数組有することを特徴と
    する特許請求の範囲第1項記載の動作モード表示
    装置。 3 動作サイクルの単位が演算処理装置の命令コ
    ード読み込みサイクルであることを特徴とする特
    許請求の範囲第1項または第2項記載の動作モー
    ド表示装置。 4 動作サイクルの単位が演算処理装置の持つマ
    シンサイクルであることを特徴とする特許請求の
    範囲第1項または第2項記載の動作モード表示装
    置。
JP58120524A 1983-07-01 1983-07-01 動作モ−ド表示装置 Granted JPS6011935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58120524A JPS6011935A (ja) 1983-07-01 1983-07-01 動作モ−ド表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58120524A JPS6011935A (ja) 1983-07-01 1983-07-01 動作モ−ド表示装置

Publications (2)

Publication Number Publication Date
JPS6011935A JPS6011935A (ja) 1985-01-22
JPH059815B2 true JPH059815B2 (ja) 1993-02-08

Family

ID=14788386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58120524A Granted JPS6011935A (ja) 1983-07-01 1983-07-01 動作モ−ド表示装置

Country Status (1)

Country Link
JP (1) JPS6011935A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636032A (ja) * 1986-06-25 1988-01-12 Tonen Sekiyukagaku Kk ポリプロピレン発泡体の製造方法
JPH0682323B2 (ja) * 1988-08-10 1994-10-19 日本電気株式会社 デバッグ用マイクロプロセッサ
JP4774384B2 (ja) * 2007-06-12 2011-09-14 株式会社オーティス パイプ取付構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114138A (ja) * 1974-02-15 1975-09-06
JPS54144841A (en) * 1978-05-04 1979-11-12 Cho Lsi Gijutsu Kenkyu Kumiai Microcomputer system
JPS5710839A (en) * 1980-06-23 1982-01-20 Nippon Telegr & Teleph Corp <Ntt> Information processing equipment
JPS5846442A (ja) * 1981-09-14 1983-03-17 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114138A (ja) * 1974-02-15 1975-09-06
JPS54144841A (en) * 1978-05-04 1979-11-12 Cho Lsi Gijutsu Kenkyu Kumiai Microcomputer system
JPS5710839A (en) * 1980-06-23 1982-01-20 Nippon Telegr & Teleph Corp <Ntt> Information processing equipment
JPS5846442A (ja) * 1981-09-14 1983-03-17 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ

Also Published As

Publication number Publication date
JPS6011935A (ja) 1985-01-22

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
KR860000838B1 (ko) 데이타 처리시스템
JPH059815B2 (ja)
JPH059814B2 (ja)
JP3585510B2 (ja) プログラム実行管理装置及びプログラム実行管理方法
JPH01286029A (ja) マイクロプログラムのパッチ方式
JP2653412B2 (ja) ブレークポイント設定方法
JPS59218569A (ja) マイクロ・コンピユ−タ
JPH0221614B2 (ja)
JPH01125633A (ja) マルチプロセッサシステムのデバッグ法
JPS60193046A (ja) 命令例外検出方式
JP2591211B2 (ja) 高速割込み処理装置
JPS60126731A (ja) プログラム制御方法
JPS63155330A (ja) マイクロプログラム制御装置
JPS6057439A (ja) スタツクあふれ検出装置
JPH0391055A (ja) ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH0795288B2 (ja) マイクロコンピュータ
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPS61184644A (ja) 仮想計算機システム制御方式
JPH01251240A (ja) 暴走検出方式
JP2000148511A (ja) マイクロコンピュータの割り込み処理装置および割り込み処理方法
JPS6373336A (ja) 特権プログラム呼出し方式
JPH0154729B2 (ja)
JPH0534698B2 (ja)