JPH0591084A - Decoder in cdma communication system - Google Patents

Decoder in cdma communication system

Info

Publication number
JPH0591084A
JPH0591084A JP3251039A JP25103991A JPH0591084A JP H0591084 A JPH0591084 A JP H0591084A JP 3251039 A JP3251039 A JP 3251039A JP 25103991 A JP25103991 A JP 25103991A JP H0591084 A JPH0591084 A JP H0591084A
Authority
JP
Japan
Prior art keywords
signal
decoder
synchronization
code
code sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3251039A
Other languages
Japanese (ja)
Inventor
Hiroshi Sato
宏 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3251039A priority Critical patent/JPH0591084A/en
Publication of JPH0591084A publication Critical patent/JPH0591084A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To use only one synchronization detection circuit and to make the circuit scale small and inexpensive entirely by allowing the decoder to-detect initial synchronization at a synchronization detection section and using a counter so as to synchronize a signal transfer section. CONSTITUTION:A 1st decoder 12 receives an M series signal S2 generated from a 1st code generator 14 and used by a synchronization detection section of a frame. As soon as the initial synchronization is detected, the decoder 12 decodes the signal S1 and outputs a signal S3 to a synchronization pattern detector 16. The detector 16 detects a synchronization pattern included in the signal S3, generates a synchronization timing signal S4 and inputs it to a counter 18. When the counter 18 counts pulse signals 7 corresponding to the M-series signals, the counter 18 generates an initializing signal 5 and the signal 5 is inputted to a 2nd code generator 20 and a 2nd decoder 22. The signal S1 is inputted to the decoder 22 and the signal transfer part of the signal S1 is decoded by using an M series signal S6 and a 2nd decoding signal S7 is generated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、CDMA通信方式に関
し、特にその復号化技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CDMA communication system, and more particularly to a decoding technique therefor.

【0002】[0002]

【従来の技術】従来より多重通信を行うための手段とし
て周波数分割方式(FDMA(Frequency D
ivision Multiple Access)方
式)や時分割方式(TDMA(Time Divisi
on Multiple Acces)方式)等が採用
されており、その中で、弱い電波で雑音に強い送信がで
きることや多重化の最適化を図ることができること等の
観点から近年注目されている方式の1つにCDMA(C
ode Division MultipleAcce
ss)通信方式がある。
2. Description of the Related Art Conventionally, a frequency division method (FDMA (Frequency D) has been used as means for performing multiplex communication.
(vision multiple access)) or time division (TDMA (Time Divisi).
on Multiple Access)), etc., and is one of the methods that has recently attracted attention from the viewpoints of being able to transmit noise-resistant signals with weak radio waves and optimizing multiplexing. CDMA (C
ode Division Multiple Acce
ss) There is a communication method.

【0003】図3はCDMA通信方式の1つであるダイ
レクトシーケンス方式原理説明のためのタイミングチャ
ートである。図3(a)は送信しようとする信号、図3
(b)は符号長dの符号系列(例えばM系列)を表わし
ている。ここでこの(a)の信号を(b)の信号でエン
コードする。具体的にはこれら(a)、(b)の信号の
排他論理和が演算される((c)信号)。その(c)の
信号のオン/オフに応じて(d)に示すように例えば互
いに位相が180°異なる正弦波信号が発生され、この
(d)に示す信号が送信される。この送信波は、途中で
その位相が反転されていること等からかなり広い周波数
帯域に分散した周波数分布を有する。
FIG. 3 is a timing chart for explaining the principle of the direct sequence system which is one of the CDMA communication systems. FIG. 3A shows a signal to be transmitted,
(B) represents a code sequence having a code length d (for example, M sequence). Here, the signal of (a) is encoded by the signal of (b). Specifically, the exclusive OR of these signals of (a) and (b) is calculated ((c) signal). Depending on whether the signal of (c) is turned on or off, sine wave signals whose phases are different from each other by 180 ° are generated as shown in (d), and the signal shown in (d) is transmitted. This transmission wave has a frequency distribution dispersed in a considerably wide frequency band because the phase thereof is inverted on the way.

【0004】受信側では、この(d)の信号が(f)の
信号でデコード(復号化)される。具体的には、これら
(e)、(f)の信号の排他論理和が演算され、これに
より、送信側の(a)の信号と同一の(g)の信号が生
成される。(g)の信号の各符号長毎の’1’/’0’
を判定する具体的な方法としては、(h)に示すよう
に、復号された(g)の信号を各符号長内で積分し、各
符号長の終了時点でその積分値と所定のしきい値Thと
を比較し、この比較結果に応じて該各符号長における復
号信号((g)の信号)の’1’/’0’が判定され
る。
On the receiving side, the signal (d) is decoded (decoded) with the signal (f). Specifically, the exclusive OR of these signals (e) and (f) is calculated, whereby the same signal (g) as the signal (a) on the transmission side is generated. '1' / '0' for each code length of the signal in (g)
As a specific method for determining, the decoded signal of (g) is integrated within each code length as shown in (h), and at the end of each code length, the integrated value and a predetermined threshold are determined. The value Th is compared, and "1" / "0" of the decoded signal (signal of (g)) at each code length is determined according to the comparison result.

【0005】ここで、互いに異なる符号系列を用いるこ
とにより同一周波数帯域内に多数の信号を同時に存在さ
せることができ、したがってこれにより多重通信が実現
されることとなる。
Here, by using different code sequences from each other, a large number of signals can be present in the same frequency band at the same time, so that multiplex communication can be realized.

【0006】[0006]

【発明が解決しようとする課題】上記のようなCDMA
通信方式は、前述したように、弱い電波で雑音に強い送
信を行うことができること等の長所を有するが、通常用
いられる符号系列はその符号長が非常に長いため受信側
において初期同期をとるために長時間を要するという問
題がある。
CDMA as described above
As described above, the communication method has an advantage that it can perform strong transmission against noise with weak radio waves, but since a code sequence that is normally used has a very long code length, the receiving side takes initial synchronization. There is a problem that it takes a long time.

【0007】この初期同期に要する時間を短縮するた
め、シグナリング・フレームを初期同期検出用の同期検
出部と実際のデータの送受に使用される信号伝送部とに
分け、同期検出部では、信号伝送部で用いられる符号系
列よりも短い符号系列を用いることが提案されている。
しかしこの方式を実現しようとすると、通常、同期検出
部用の第1の復号器を備えて初期同期を検出すると共
に、信号伝送部用の第2の復号器を備えて常に同期を取
りながら信号の復号化を行うことになる。ここで復号器
内の同期検出用回路としては通常マッチド・フィルタあ
るいはコリレータが用いられるが、これらのいずれを用
いてもその回路規模が大きく、上記第1の復号器と第2
の復号器との双方に同期検出用回路を備えるのでは全体
の回路規模が大きくなりすぎてしまい、安価な装置を構
成する上で妨げとなる。
In order to reduce the time required for this initial synchronization, the signaling frame is divided into a synchronization detection unit for initial synchronization detection and a signal transmission unit used for actual data transmission / reception. It has been proposed to use a code sequence that is shorter than the code sequence used by the department.
However, in order to realize this method, usually, the first decoder for the synchronization detection unit is provided to detect the initial synchronization, and the second decoder for the signal transmission unit is provided, and the signal is constantly synchronized. Will be decrypted. Here, a matched filter or a correlator is usually used as the synchronization detection circuit in the decoder, but the circuit scale is large regardless of which one is used.
If both the decoder and the decoder for synchronization are provided with the circuit for synchronization detection, the overall circuit scale becomes too large, which hinders the construction of an inexpensive device.

【0008】本発明は上記事情に鑑み、CDMA通信方
式を用いてエンコードされた、各フレームが、第1の符
号系列が用いられた同期検出部と該同期検出部に続く前
記第1の符号系列よりも符号長の長い第2の符号系列が
用いられた信号伝送部とで構成された受信信号をデコー
ドするCDMA通信方式における復号化装置において、
マッチド・フィルタもしくはコリレータといった回路規
模の大きな同期検出用回路を1つ備えるだけで済む復号
化装置を提供することを目的とする。
In view of the above-mentioned circumstances, the present invention provides a synchronization detecting section in which each frame encoded using a CDMA communication system uses a first code sequence, and the first code sequence following the synchronization detecting section. In a decoding device in a CDMA communication system that decodes a received signal configured with a signal transmission unit using a second code sequence having a longer code length than
It is an object of the present invention to provide a decoding device that requires only one synchronization detection circuit having a large circuit scale such as a matched filter or a correlator.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の本発明のCDMA通信方式における復号化装置は、 (1) 第1の符号系列を発生する第1の符号発生器 (2) 受信信号と第1の符号発生器で発生された第1
の符号系列とが入力され、該第1の符号系列を用いて上
記受信信号をデコードすることにより第1の復号化信号
を発生する第1の復号器 (3) 該第1の復号化信号に含まれる同期パターンを
検出して上記受信信号と同期した同期タイミング信号を
発生する同期パターン検出器 (4) 該同期タイミング信号をトリガとして前記第2
の符号系列の各符号長毎に初期化信号を発生するカウン
タ、 (5) 該初期化信号に同期した第2の符号系列を発生
する第2の符号発生器 (6) 該第2の符号発生器で発生された第2の符号系
列を用いて上記受信信号をデコードすることにより第2
の復号化信号を発生する第2の復号器の各要素を備えた
ことを特徴とするものである。
The decoding device in the CDMA communication system of the present invention for achieving the above object is (1) a first code generator for generating a first code sequence, and (2) a received signal. And the first generated by the first code generator
And a code sequence of the first code sequence, and a first decoder that generates a first decoded signal by decoding the received signal using the first code sequence (3) A sync pattern detector for detecting a sync pattern included therein to generate a sync timing signal in synchronization with the received signal (4) The second using the sync timing signal as a trigger
A counter that generates an initialization signal for each code length of the code sequence of (5), a second code generator that generates a second code sequence synchronized with the initialization signal, and (6) a second code generation. A second code sequence generated by
Is provided with each element of the second decoder for generating the decoded signal of.

【0010】[0010]

【作用】上記本発明の復号化装置は、上記第1の復号器
においてはマッチド・フィルタあるいはリコレータ等回
路規模の大きな同期検出回路が必要となるが、上記第1
の符号系列の符号長は比較的短いため比較的小さな回路
規模のマッチド・フィルタあるいはコリレータで済むこ
ととなり、また短時間で初期同期をとることができるこ
ととなる。
According to the decoding apparatus of the present invention, the first decoder requires a synchronization detection circuit having a large circuit scale such as a matched filter or a recorrator.
Since the code length of the code sequence is relatively short, a matched filter or correlator having a relatively small circuit scale is sufficient, and initial synchronization can be achieved in a short time.

【0011】また、上記第2の符号系列の各符号長毎に
初期化信号を発生するカウンタを備えたため、信号伝送
部についてはこのカウンタが同期検出用回路の役割を果
たし、このため第2の復号器にはマッチド・フィルタあ
るいはコリレータ等の回路規模の大きな同期検出用回路
を備える必要がなく、したがって全体として回路規模の
比較的小さな復号化装置が実現される。
Further, since the counter for generating the initialization signal for each code length of the second code sequence is provided, this counter plays the role of the synchronization detection circuit in the signal transmission section, and thus the second signal is provided. The decoder does not need to be provided with a synchronous detection circuit having a large circuit scale such as a matched filter or a correlator, so that a decoding device having a relatively small circuit scale can be realized as a whole.

【0012】[0012]

【実施例】以下、本発明の実施例について説明する。図
1は、本発明の一実施例に係るCDMA通信方式におけ
る復号化装置の構成を表わすブロック図、図2はその復
号化装置におけるタイミングチャートである。
EXAMPLES Examples of the present invention will be described below. FIG. 1 is a block diagram showing the configuration of a decoding device in a CDMA communication system according to an embodiment of the present invention, and FIG. 2 is a timing chart in the decoding device.

【0013】CDMA通信方式を用いてエンコードされ
図示しない送信機から送信された信号が図示しない受信
機で受信され、受信信号S1としてこの復号化装置10
に入力される。この受信信号S1は、図2(a)に示す
ように短い符号長d1を有する同期検出部と、この同期
検出部に続く、長い符号長d2を有する信号伝送部とを
有するフレーム構造を備えたものである。
A signal encoded by the CDMA communication system and transmitted from a transmitter (not shown) is received by a receiver (not shown), and the decoding device 10 receives the received signal S1.
Entered in. The received signal S1 has a frame structure having a sync detecting section having a short code length d1 and a signal transmitting section having a long code length d2 following the sync detecting section as shown in FIG. It is a thing.

【0014】この受信信号S1は、第1の復号器12に
入力されるが、この第1の復号器12には第1の符号発
生器14で発生された、フレームの同期検出部で用いら
れる短い符号長d1を有するM系列信号S2も入力さ
れ、第1の復号器12内ではこの第1の復号器12に備
えられたマッチド・フィルタあるいはコリレータにより
初期同期が検出されるとともに受信信号S1が復号化さ
れ、この復号化により生成された第1の復号信号S3が
この第1の復号器12から出力される。この第1の復号
信号S3は同期パターン検出器16に入力される。この
同期パターン検出器16は、入力された第1の復号信号
S3に含まれる同期パターンを検出して信号伝送部の先
頭のタイミングで同期タイミング信号S4(図2
(b))を発生させるものであり、この同期タイミング
信号S4はカウンタ18に入力される。このカウンタ1
8は、信号伝送部で用いられるM系列信号の符号長d2
(図2参照)に対応するパルス数だけパルス信号S7の
パルスをカウントすると、初期化信号S5を発生するも
のであり、この初期化信号S5は第2の符号発生器20
と第2の復号器22に入力され、さらにこの初期化信号
S5によりカウンタ18自身がリセットされ、したがっ
て初期化信号S5は図2(C)に示すように信号伝送部
の各符号長d2毎に繰返し発生されることとなる。
The received signal S1 is input to the first decoder 12, and the first decoder 12 uses the received signal S1 in the frame synchronization detector generated by the first code generator 14. An M-sequence signal S2 having a short code length d1 is also input, and in the first decoder 12, the matched filter or correlator provided in the first decoder 12 detects the initial synchronization and the received signal S1 is received. The first decoded signal S3 that is decoded and generated by this decoding is output from the first decoder 12. The first decoded signal S3 is input to the sync pattern detector 16. The synchronization pattern detector 16 detects the synchronization pattern included in the input first decoded signal S3 and detects the synchronization timing signal S4 (see FIG. 2) at the head timing of the signal transmission unit.
(B)) is generated, and the synchronization timing signal S4 is input to the counter 18. This counter 1
8 is the code length d2 of the M-sequence signal used in the signal transmission unit.
When the number of pulses of the pulse signal S7 is counted by the number of pulses corresponding to (see FIG. 2), the initialization signal S5 is generated, and the initialization signal S5 is generated by the second code generator 20.
2 is input to the second decoder 22, and the counter 18 itself is reset by the initialization signal S5. Therefore, the initialization signal S5 is provided for each code length d2 of the signal transmission unit as shown in FIG. 2C. It will be repeatedly generated.

【0015】第2の符号発生器20では、信号伝送部で
用いられる符号長d2のM系列信号S6が、入力された
初期化信号S5と同期して発生され、第2の復号器22
に入力される。この第2の復号器22には受信信号S1
も入力され、この受信信号S1の信号伝送部の部分がM
系列信号S6を用いて復号化され、第2の復号化信号S
7が生成される。ここで、第2の符号発生器20で発生
されたM系列信号S6は、初期化信号S5と同期した信
号であるため、受信信号S1とも同期のとれた信号であ
り、したがって第2の復号器22内にマッチド・フィル
タあるいはコリレータ等の回路規模の大きな同期検出用
回路を備える必要がなく、この復号化装置10全体が小
さな回路規模で構成されることとなる。尚、初期化信号
S5が第2の信号22にも入力されるのは、第2の復号
器22内で図3(h)に示す2値化処理を行うタイミン
グを定める必要があるためである。
In the second code generator 20, the M-sequence signal S6 having the code length d2 used in the signal transmission section is generated in synchronization with the input initialization signal S5, and the second decoder 22 is used.
Entered in. The second decoder 22 receives the received signal S1
Is also input, and the signal transmission portion of the received signal S1 is M
The second decoded signal S is decoded using the sequence signal S6.
7 is generated. Here, since the M-sequence signal S6 generated by the second code generator 20 is a signal synchronized with the initialization signal S5, it is also a signal synchronized with the reception signal S1, and therefore the second decoder It is not necessary to provide a synchronous detection circuit having a large circuit scale such as a matched filter or a correlator in 22 and the decoding apparatus 10 as a whole is configured with a small circuit scale. The initialization signal S5 is also input to the second signal 22 because it is necessary to determine the timing for performing the binarization processing shown in FIG. 3 (h) in the second decoder 22. .

【0016】[0016]

【発明の効果】以上説明したように、本発明のCDMA
通信方式における復号化装置は、同期検出部で初期同期
を検出し、信号伝達部の同期はカウンタで行うように構
成したため、マッチドフィルタあるいはコリレータ等の
回路規模の大きな同期検出用回路は1つで済み、全体と
して回路規模が小さく安価な復号化装置が実現される。
As described above, the CDMA of the present invention
Since the decoding device in the communication system is configured such that the synchronization detection unit detects the initial synchronization and the signal transmission unit is synchronized by the counter, there is only one large-scale synchronization detection circuit such as a matched filter or correlator. As a result, an inexpensive decoding device having a small circuit scale as a whole is realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るCDMA通信方式にお
ける復号化装置の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a decoding device in a CDMA communication system according to an embodiment of the present invention.

【図2】図1に示す復号化装置におけるタイミングチャ
ートである。
FIG. 2 is a timing chart in the decoding device shown in FIG.

【図3】CDMA通信方式の1つであるダイレクトシー
ケンス方式の原理説明のためのタイミングチャートであ
る。
FIG. 3 is a timing chart for explaining the principle of a direct sequence method which is one of CDMA communication methods.

【符号の説明】[Explanation of symbols]

10 復号化装置 12 第1の復号器 14 第1の符号発生器 16 同期パターン検出器 18 カウンタ 20 第2の符号発生器 22 第2の復号器 10 Decoding Device 12 First Decoder 14 First Code Generator 16 Synchronization Pattern Detector 18 Counter 20 Second Code Generator 22 Second Decoder

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 CDMA通信方式を用いてエンコードさ
れた、各フレームが、第1の符号系列が用いられた同期
検出部と該同期検出部に続く前記第1の符号系列よりも
符号長の長い第2の符号系列が用いられた信号伝送部と
で構成された受信信号をデコードするCDMA通信方式
における復号化装置において、 前記第1の符号系列を発生する第1の符号発生器と、 前記受信信号と前記第1の符号発生器で発生された前記
第1の符号系列とが入力され、該第1の符号系列を用い
て前記受信信号をデコードすることにより第1の復号化
信号を発生する第1の復号器と、 該第1の復号化信号に含まれる同期パターンを検出して
前記受信信号と同期した同期タイミング信号を発生する
同期パターン検出器と、 該同期タイミング信号をトリガとして前記第2の符号系
列の各符号長毎に初期化信号を発生するカウンタと、 該初期化信号に同期した前記第2の符号系列を発生する
第2の符号発生器と、 該第2の符号発生器で発生された前記第2の符号系列を
用いて前記受信信号をデコードすることにより第2の復
号化信号を発生する第2の復号器とを備えたことを特徴
とするCDMA通信方式における復号化装置。
1. A code length of each frame encoded using a CDMA communication system is longer than a synchronization detecting section using a first code sequence and the first code sequence following the synchronization detecting section. A decoding device in a CDMA communication system for decoding a received signal, comprising a signal transmission section using a second code sequence, comprising: a first code generator for generating the first code sequence; A signal and the first code sequence generated by the first code generator are input, and the received signal is decoded using the first code sequence to generate a first decoded signal. A first decoder, a sync pattern detector that detects a sync pattern included in the first decoded signal and generates a sync timing signal that is in synchronization with the received signal; A counter that generates an initialization signal for each code length of the second code sequence, a second code generator that generates the second code sequence synchronized with the initialization signal, and a second code generation And a second decoder for generating a second decoded signal by decoding the received signal using the second code sequence generated by the decoder. Device.
JP3251039A 1991-09-30 1991-09-30 Decoder in cdma communication system Pending JPH0591084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3251039A JPH0591084A (en) 1991-09-30 1991-09-30 Decoder in cdma communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3251039A JPH0591084A (en) 1991-09-30 1991-09-30 Decoder in cdma communication system

Publications (1)

Publication Number Publication Date
JPH0591084A true JPH0591084A (en) 1993-04-09

Family

ID=17216708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3251039A Pending JPH0591084A (en) 1991-09-30 1991-09-30 Decoder in cdma communication system

Country Status (1)

Country Link
JP (1) JPH0591084A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535864B2 (en) 1997-07-17 2009-05-19 Panasonic Corporation Radio communication terminal apparatus and radio communication base station apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535864B2 (en) 1997-07-17 2009-05-19 Panasonic Corporation Radio communication terminal apparatus and radio communication base station apparatus

Similar Documents

Publication Publication Date Title
US5016255A (en) Asymmetric spread spectrum correlator
US5093841A (en) Clock acquisition in a spread spectrum system
US5719900A (en) Dual-threshold spread spectrum correlator
JP2693758B2 (en) Frame pulse generation method
JPH0591084A (en) Decoder in cdma communication system
EP0370291A2 (en) System and devices for transmitting signals consisting of data blocks
JP2003134098A (en) Serial receiver
JP2848229B2 (en) Receiver circuit
JP2762855B2 (en) Frame synchronization protection circuit
WO1992016064A1 (en) Asymmetric spread spectrum correlator
RU1795557C (en) Serial-to-parallel code converter
RU1795556C (en) Decoder of balanced code
KR0179932B1 (en) Ir data telecommunication system
RU2012143C1 (en) Data transmission system with multiple access and time sharing of distant stations
JP2809879B2 (en) Spread spectrum correlator
KR100224578B1 (en) Method and apparatus for timing recovery using a digital phase locked loop
KR970704307A (en) Transmission system with improved sound
JP2616228B2 (en) Line quality monitoring device
FR2528640B1 (en)
KR950004802A (en) Synchronous Detection Method of Digital Transmission System and Its Apparatus
JPH07118708B2 (en) Burst signal phase control circuit
JP3094005B2 (en) Apparatus and method for decoding spread spectrum signal and apparatus and method for transmitting and receiving spread spectrum signal
RU2192711C2 (en) Cycle-by-cycle synchronization device
JPH05235927A (en) Data recovery timing generating method
JPS60213144A (en) Ss communication receiving circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990713