JPH0589022A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH0589022A JPH0589022A JP24765591A JP24765591A JPH0589022A JP H0589022 A JPH0589022 A JP H0589022A JP 24765591 A JP24765591 A JP 24765591A JP 24765591 A JP24765591 A JP 24765591A JP H0589022 A JPH0589022 A JP H0589022A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output control
- bus
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、システムバスに演算処
理装置、主記憶装置および、バス接続装置を接続し、前
記バス接続装置に接続された入出力バスに、複数の入出
力制御装置が接続された情報処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system bus to which an arithmetic processing unit, a main memory unit and a bus connecting device are connected, and a plurality of input / output control devices are connected to an input / output bus connected to the bus connecting device. The present invention relates to a connected information processing device.
【０００２】[0002]
【従来の技術】従来は、入出力制御装置が主記憶装置に
データを書き込む場合は、入出力制御装置からデータを
主記憶装置に書き込んだ後、入出力制御装置は、主記憶
装置にデータの書き込み結果を示すステータスを格納
し、演算処理装置に割り込み処理を要求すると、演算処
理装置は、この要求に応じて主記憶装置のステータスを
読み込むことによって、主記憶装置へのデータの書き込
み結果を認識する方式が、従来システムでは、一般に採
用されている。2. Description of the Related Art Conventionally, when an I / O controller writes data to a main memory, the I / O controller writes data to the main memory and then the I / O controller writes data to the main memory. When the status indicating the writing result is stored and the interrupt processing is requested to the arithmetic processing unit, the arithmetic processing unit reads the status of the main storage device in response to the request to recognize the result of writing the data to the main storage device. This method is generally used in conventional systems.
【０００３】ここで、入出力制御装置が、バス接続装置
を介して主記憶装置にデータを書き込む際に、まず入出
力制御装置は、データをバス接続装置に転送する。バス
接続装置は、入出力制御装置から正常にデータが転送さ
れると主記憶装置にデータを書き込み、その書き込みが
終了するのを待って、バス接続装置が、入出力制御装置
にデータの書き込み状態を通知するのでは、データの書
き込みのバス占有サイクルが長くなりシステム全体の性
能の低下につながる。When the input / output control device writes data to the main memory via the bus connection device, the input / output control device first transfers the data to the bus connection device. The bus connecting device writes the data to the main memory when the data is normally transferred from the I / O controller, waits until the writing is completed, and then the bus connecting device writes the data to the I / O controller. Is notified, the bus occupancy cycle of data writing becomes long, and the performance of the entire system deteriorates.
【０００４】そこで、このような状態になるのを避ける
ために、バス接続装置は、入出力制御装置から自装置に
正常にデータが書き込まれると、入出力制御装置に正常
にデータが書き込まれたことを通知する。これにより入
出力制御装置はデータの書き込みサイクルを正常終了と
していた。また、バス接続装置が主記憶装置にデータを
書き込んだときに、そのバスサイクルでエラーが発生す
るとデータは主記憶装置に書き込まれない。Therefore, in order to avoid such a situation, when the bus connection device normally writes data to the device itself, the data is normally written to the input / output control device. Notify that. As a result, the input / output control device normally ends the data write cycle. When an error occurs in the bus cycle when the bus connection device writes data in the main memory device, the data is not written in the main memory device.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の技術に
おいては前記の場合、入出力制御装置ではデータの書き
込みサイクルが正常終了していると判断するので、デー
タが主記憶装置に正常に書き込まれたものと判断し、主
記憶装置にデータが正常に書き込まれていることを示す
ステータスを書き込み、演算処理装置にデータ転送の正
常終了を通知する。In the above-mentioned conventional technique, in the above case, the input / output control device determines that the data write cycle is normally completed, so that the data is normally written in the main memory device. It judges that the data has been written, writes a status indicating that the data is normally written in the main storage device, and notifies the arithmetic processing device of the normal end of the data transfer.
【０００６】しかし、実際には主記憶装置にデータを書
き込む際にエラーが発生していて、主記憶装置にはデー
タが書き込まれていないのでシステム内に矛盾が生じ
る。However, in reality, an error occurs when writing data to the main storage device, and since no data is written to the main storage device, a contradiction occurs in the system.
【０００７】このような場合、バス接続装置がダウン
し、その配下の入出力制御装置も動作できなくなること
によってシステム内で矛盾を発生させなかったけれど
も、ダウンする可能性の低い効率的なシステムの運用が
できないという欠点があった。In such a case, although the bus connection device goes down and the input / output control device under it does not operate, a contradiction does not occur in the system. There was a drawback that it could not be operated.
【０００８】本発明の目的は、上記の理由による欠点を
除去し効率的なシステムの運用ができる装置を提供する
ものである。An object of the present invention is to provide an apparatus capable of eliminating the drawbacks due to the above reasons and operating the system efficiently.
【０００９】[0009]
【課題を解決するための手段】本発明の情報処理装置
は、システムバスに演算処理装置、主記憶装置およびバ
ス接続装置を接続し、前記バス接続装置に接続された入
出力バスに、入出力制御装置が接続された情報処理装置
において、入出力制御装置が主記憶装置にデータを書き
込む際に、まず、バス接続装置にデータを転送する。こ
こで、バス接続装置は、入出力制御装置にデータが正常
に転送されたことを通知すると共に、データを転送した
入出力制御装置を識別するための情報を自装置内に保持
する。次に、バス接続装置は転送されたデータを主記憶
装置に書き込むためのバスサイクルを起動する、このバ
スサイクルが、正常終了したかまたは、異常終了したか
をバス接続装置は、前記の入出力制御装置を識別するた
めの情報に付け加えて保持する。According to an information processing apparatus of the present invention, an arithmetic processing unit, a main storage unit and a bus connecting device are connected to a system bus, and an input / output is connected to an input / output bus connected to the bus connecting device. In the information processing device to which the control device is connected, when the input / output control device writes data to the main storage device, first, the data is transferred to the bus connection device. Here, the bus connection device notifies the input / output control device that the data has been normally transferred, and holds information for identifying the input / output control device that has transferred the data in itself. Next, the bus connecting device activates a bus cycle for writing the transferred data to the main memory device. The bus connecting device determines whether the bus cycle is normally ended or abnormally ended by the above-mentioned input / output. In addition to the information for identifying the control device, it is retained.
【００１０】入出力制御装置は、主記憶装置へのデータ
の書き込みが行われたことをバス接続装置を介して、主
記憶装置にステータスを書き込むことによって、演算処
理装置に通知するが、この時に、バス接続装置は、自装
置内に格納されているデータ書き込み状態の情報を付加
したステータスを主記憶装置に書き込む。The input / output control unit notifies the arithmetic processing unit by writing the status in the main storage unit via the bus connecting unit that the data has been written in the main storage unit. The bus connection device writes the status, which is added with the information of the data write state stored in the device itself, to the main storage device.
【００１１】したがって、演算処理装置は、主記憶装置
に格納されているステータスを読み込み解析することに
よって、主記憶装置へのデータの書き込みが、正常終了
しているか異常終了しているかを的確に判断することが
できシステム内に矛盾を生じさせないでシステムを効率
的に運用することが可能となる手段を有している。Therefore, the arithmetic processing device accurately determines whether the writing of data to the main storage device has ended normally or abnormally by reading and analyzing the status stored in the main storage device. The system has means for enabling efficient operation of the system without causing inconsistency in the system.
【００１２】[0012]
【作用】バス接続装置は、データを転送した入出力制御
装置を識別するための情報と、主記憶装置に書き込むた
めのバスサイクルが、正常終了したかまたは、異常終了
したかの情報とを自装置内に保持し、主記憶装置にデー
タ書き込みのステータスを書き込む際に、前記バス接続
装置の保持する情報を合わせ書き込むことにより、演算
処理装置は、主記憶装置へのデータの書き込みが、正常
終了しているか異常終了しているかを的確に判断するこ
とができる。The bus connecting device itself provides information for identifying the input / output control device to which the data has been transferred, and information as to whether the bus cycle for writing to the main storage device has ended normally or abnormally. When the status of data writing is held in the device and the data write status is written to the main memory device, the information held by the bus connection device is also written so that the arithmetic processing device normally ends the writing of data to the main memory device. It is possible to accurately determine whether it is being executed or abnormally terminated.
【００１３】[0013]
【実施例】次に本発明の実施例について図面を参照して
説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１４】図１は本発明の情報処理装置の一実施例を
示す構成接続図、図２はバス接続装置内の入出力制御装
置情報保持部に保持されるデータのデータ型式の一例を
示す図、図３は、主記憶装置内に格納されるステータス
の一例を示す図である。FIG. 1 is a structural connection diagram showing an embodiment of an information processing device of the present invention, and FIG. 2 is a diagram showing an example of a data type of data held in an input / output control device information holding section in a bus connection device. 3 is a diagram showing an example of statuses stored in the main storage device.
【００１５】本実施例の情報処理装置は、システムバス
１０に接続された演算処理装置２０、主記憶装置３０、
バス接続装置４０、およびバス接続装置４０を介してシ
ステムバス１０と接続された入出力バス５０、その入出
力バス５０に接続された入出力制御装置６０，７０を有
している。The information processing apparatus according to the present embodiment includes an arithmetic processing unit 20, a main storage unit 30, which are connected to the system bus 10.
It has a bus connection device 40, an input / output bus 50 connected to the system bus 10 via the bus connection device 40, and input / output control devices 60 and 70 connected to the input / output bus 50.
【００１６】バス接続装置４０は、システムバス１０お
よび入出力バス５０にそれぞれ接続され、それぞれのバ
ス間のインターフェースを制御する。The bus connection device 40 is connected to the system bus 10 and the input / output bus 50, and controls the interface between the buses.
【００１７】また、バス接続装置４０は、入出力制御装
置６０，７０から主記憶装置３０にデータを書き込む際
に、図２に示すように、データ書き込みを行った入出力
制御装置を識別するためのＩＤ番号を表す８ビットデー
タ（本実施例では、入出力制御装置を識別するためのＩ
Ｄ番号を８ビットデータで表現するものとする。）と、
バス接続装置から主記憶装置３０へのデータの書き込み
状態を表す４ビットデータ（正常終了のときは００００
2 を、転送中のときは１１１１2 を格納し、異常終了の
ときは、００００2 および１１１１2 以外のある定めら
れたデータを格納しデータの書き込み状態を表す、また
システム毎に、発生したエラーの種類によって、４ビッ
トのコードで表現することが可能であるが本実施例では
特に表現はしない。）を入出力制御装置毎にセットし保
持する入出力制御装置情報保持部４１を有している。Further, when writing data from the input / output control devices 60 and 70 to the main storage device 30, the bus connection device 40 identifies the input / output control device that has written the data, as shown in FIG. 8-bit data representing the ID number of the I / O controller (in this embodiment, I
It is assumed that the D number is represented by 8-bit data. )When,
4-bit data indicating the write state of data from the bus connection device to the main memory device 30 (0000 for normal termination)
2 is stored, 1111 2 is stored during transfer, and certain data other than 0000 2 and 1111 2 is stored during abnormal termination to indicate the data write status. Depending on the type, it can be expressed by a 4-bit code, but it is not particularly expressed in this embodiment. ) Is set for each input / output control device and held therein.
【００１８】次に、本実施例の動作を説明する。Next, the operation of this embodiment will be described.
【００１９】入出力制御装置６０が、自装置内に保持し
ているデータを主記憶装置３０に書き込む場合に、入出
力制御装置６０は、データを主記憶装置３０に書き込む
バスサイクルを起動し、次にデータの書き込み結果を示
す基本ステータスおよび詳細ステータスを主記憶装置３
０に書き込み、演算処理装置２０に割り込み、データが
主記憶装置３０に書き込みが終了したことを通知する。When the input / output control device 60 writes the data held in its own device to the main storage device 30, the input / output control device 60 activates a bus cycle for writing the data to the main storage device 30, Next, the basic status and the detailed status indicating the data writing result are displayed in the main storage device 3.
0 is written, the arithmetic processing unit 20 is interrupted, and the data is notified to the main storage unit 30 that writing has been completed.
【００２０】しかし、入出力制御装置６０は、データを
主記憶装置３０に書き込む際に、まず、入出力バス５０
を介して、バス接続装置４０に書き込みデータを転送す
る。However, the I / O controller 60 first writes the data to the main memory device 30 by first inputting / outputting the bus 50.
The write data is transferred to the bus connection device 40 via.
【００２１】バス接続装置４０は、正常に書き込みデー
タを受け取ると、入出力制御装置６０に書き込みデータ
を正常に受け取ったことを通知すると共に、自装置内の
入出力制御装置情報保持部４１に書き込みデータが転送
してきた入出力制御装置６０のＩＤ番号を８ビットのデ
ータとして保持し、データ書き込み状態を示す４ビット
データに１１１１2 を格納する。When the bus connection device 40 normally receives the write data, the bus connection device 40 notifies the input / output control device 60 that the write data has been normally received, and writes the data in the input / output control device information holding section 41 in its own device. The ID number of the input / output control device 60 to which the data has been transferred is held as 8-bit data, and 1111 2 is stored in the 4-bit data indicating the data write state.
【００２２】ここで、入出力制御装置６０としては、バ
ス接続装置４０からの書き込みデータを正常に受け取っ
たという通知によって、データ書き込みのためのバスサ
イクルは正常終了したものと判断する。Here, the input / output control device 60 determines that the bus cycle for writing data has been normally completed by the notification that the write data from the bus connection device 40 has been normally received.
【００２３】次に、バス接続装置４０は、入出力制御装
置６０から転送された書き込みデータをシステムバス１
０を介して主記憶装置３０に書き込む。Next, the bus connection device 40 transfers the write data transferred from the input / output control device 60 to the system bus 1
Write to main memory 30 via 0.
【００２４】そこで、転送が正常に終了するとバス接続
装置４０は、自装置内に入出力装置情報保持部４１のデ
ータ書き込み状態を示す４ビットデータに、００００2
をセットする。また、転送エラーが発生すると、バス接
続装置４０は自装置内の入出力制御装置情報保持部４１
のデータ書き込み状態を示す４ビットデータに、転送エ
ラーが発生したことを表す４ビットデータ（００００2
および１１１１2 以外のデータ）をセットし保持する。Therefore, when the transfer is normally completed, the bus connection device 40 converts the 4-bit data indicating the data write state of the input / output device information holding section 41 into its own device to 0000 2.
Set. When a transfer error occurs, the bus connection device 40 causes the input / output control device information holding unit 41 in its own device.
The 4-bit data indicating the data write state of the 4 bit data (0000 2
And 1111 2 other data) sets the hold.
【００２５】入出力制御装置６０は、書き込みデータが
主記憶装置３０に書き込まれたことを示す基本ステータ
スおよび詳細ステータスを主記憶装置３０に格納する際
にも、バス接続装置４０を介して行うため入出力制御装
置６０は、まずバス接続装置４０に基本ステータスおよ
び詳細ステータスを転送し、ステータス格納制御信号６
１により基本ステータスおよび詳細ステータスの格納で
あることを通知する。Since the input / output control device 60 also stores the basic status and the detailed status indicating that the write data has been written in the main memory device 30 through the bus connection device 40, The input / output control device 60 first transfers the basic status and the detailed status to the bus connection device 40, and the status storage control signal 6
1 notifies that the basic status and the detailed status are stored.
【００２６】そして、バス接続装置４０は、入出力制御
装置６０から基本ステータスおよび詳細ステータスを転
送されたことを認識し、自装置内の入出力制御装置情報
保持部４１により入出力制御装置６０のデータ書き込み
状態を判断する。Then, the bus connection device 40 recognizes that the basic status and the detailed status have been transferred from the input / output control device 60, and the input / output control device information holding unit 41 in its own device causes the bus connection device 40 to store the input / output control device 60. Determine the data write status.
【００２７】つまり、図３の最上段に“４ビット”で示
したデータ書き込み状態を表す４ビットデータが０００
０2 のときには、バス接続装置４０は、データ書き込み
が正常終了したことを示すステータスを入出力制御装置
６０から転送された基本ステータスおよび詳細ステータ
スに付加して、主記憶装置３０に書き込む。That is, the 4-bit data indicating the data write state indicated by "4 bits" is 000 at the top of FIG.
When it is 0 2 , the bus connection device 40 adds the status indicating that the data writing is normally completed to the basic status and the detailed status transferred from the input / output control device 60, and writes the status in the main storage device 30.
【００２８】また、データ書き込み状態を表す４ビット
データが１１１１2 のときは、バス接続装置４０は、主
記憶装置３０へのデータの書き込みがまだ終了していな
いと判断し、データの書き込みが終了するまで、主記憶
装置３０へのステータスの転送を保留する。Further, when the 4-bit data representing the data write state is 1111 2, the bus connection device 40 determines that the writing of data to the main memory 30 is not finished, the writing of data is finished Until that is done, the transfer of the status to the main storage device 30 is suspended.
【００２９】また、データ書き込み状態を表す４ビット
データが、００００2 および１１１１2 以外のときに
は、このエラー情報を入出力制御装置６０から転送され
た基本ステータスおよび詳細ステータスに付加して、主
記憶装置３０に書き込む。（図３参照）ここでもし、演
算処理装置２０は、主記憶装置３０へのデータ書き込み
エラーの情報をともなったステータスを通知されるとリ
カバリ処理を実行することができる。When the 4-bit data representing the data write state is other than 0000 2 and 1111 2 , this error information is added to the basic status and the detailed status transferred from the input / output control device 60, and the main memory device is added. Write in 30. (See FIG. 3) Here, if the arithmetic processing unit 20 is notified of the status accompanied by the information of the data write error to the main storage unit 30, it can execute the recovery process.
【００３０】[0030]
【発明の効果】以上説明したように本発明は、前記バス
接続装置が、データを書き込んだ入出力制御装置を識
別、記憶すると共に、主記憶装置にデータの書き込みが
終了したとき、その書き込み状態の情報を記憶すること
により、入出力制御装置がバス接続装置を介して主記憶
装置へのデータの書き込みを行った場合に、データの書
き込みエラーを的確に判断可能とすることによって、シ
ステム全体の性能を落とさずに信頼性を向上させること
ができる効果がある。As described above, according to the present invention, the bus connection device identifies and stores the input / output control device that has written data, and when the writing of data to the main storage device is completed, the write state By storing the information of the above, when the input / output control device writes the data to the main storage device via the bus connection device, it is possible to accurately determine the data write error, and thus the entire system There is an effect that the reliability can be improved without lowering the performance.
【図１】本発明の一実施例を示す全体ブロック図であ
る。FIG. 1 is an overall block diagram showing an embodiment of the present invention.
【図２】本実施例のバス接続装置内の入出力制御装置情
報保持部に保持されるデータのデータ形式の一例であ
る。FIG. 2 is an example of a data format of data held in an input / output control device information holding unit in the bus connection device of the present embodiment.
【図３】本実施例の主記憶装置内に格納されるステータ
スの一例である。FIG. 3 is an example of a status stored in a main storage device of this embodiment.
１０ システムバス ２０ 演算処理装置 ３０ 主記憶装置 ４０ バス接続装置 ４１ 入出力制御装置情報保持部 ５０ 入出力バス ６０ 入出力制御装置 ６１ ステータス格納制御信号 ７０ 入出力制御装置 ７１ ステータス格納制御信号 10 system bus 20 arithmetic processing device 30 main storage device 40 bus connection device 41 input / output control device information holding unit 50 input / output bus 60 input / output control device 61 status storage control signal 70 input / output control device 71 status storage control signal
Claims (3)
置およびバス接続装置を接続し、前記バス接続装置に接
続された入出力バスに、入出力制御装置が接続された情
報処理装置において、 バス接続装置は、入出力制御装置が、バス接続装置を介
して主記憶装置にデータの書き込みをを行う際に、デー
タを書き込んだ入出力制御装置を識別し記憶する手段
と、 入出力制御装置がバス接続装置から主記憶装置へのデー
タの書き込みを終了すると、バス接続装置は、そのデー
タの書き込み状態の情報を入出力制御装置を識別する情
報と共に記憶する手段とを有することを特徴とする情報
処理装置。1. An information processing apparatus in which an arithmetic processing unit, a main storage unit, and a bus connection unit are connected to a system bus, and an input / output control unit is connected to an input / output bus connected to the bus connection unit, When the input / output control device writes data to the main storage device via the bus connection device, the connection device identifies and stores the input / output control device that has written the data, and the input / output control device When the writing of data from the bus connecting device to the main storage device is completed, the bus connecting device has means for storing the information of the write state of the data together with the information for identifying the input / output control device. Processing equipment.
にデータを書き込んだことを示すステータスを、前記バ
ス接続装置を介して主記憶装置に格納する際に、入出力
制御装置は、データの転送とは区別して、ステータスの
格納をバス接続装置に認識させる信号通知手段を有する
請求項１記載の情報処理装置。2. When the input / output control device stores a status indicating that data has been written in the main storage device in the main storage device via the bus connection device, the input / output control device sets the data The information processing apparatus according to claim 1, further comprising a signal notifying unit that causes the bus connection apparatus to recognize the storage of the status, separately from the transfer of the information.
により、前記入出力制御装置からの前記主記憶装置への
ステータスの転送であると判断すると、内部に格納され
ている前記データ書き込み状態情報を付加して、主記憶
装置に格納する機能を有する請求項２記載の情報処理装
置。3. The bus connection device, when the signal notifying means determines that the status is transferred from the input / output control device to the main storage device, the data write state information stored inside. 3. The information processing apparatus according to claim 2, which has a function of storing the data in a main storage device by adding the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24765591A JP3262130B2 (en) | 1991-09-26 | 1991-09-26 | Information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24765591A JP3262130B2 (en) | 1991-09-26 | 1991-09-26 | Information processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0589022A true JPH0589022A (en) | 1993-04-09 |
| JP3262130B2 JP3262130B2 (en) | 2002-03-04 |
Family
ID=17166712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24765591A Expired - Fee Related JP3262130B2 (en) | 1991-09-26 | 1991-09-26 | Information processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262130B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6113117A (en) * | 1997-06-10 | 2000-09-05 | Maruishi Cycle Industries Ltd. | Auxiliary steering gear for carrier incorporating a caster wheel device |
-
1991
- 1991-09-26 JP JP24765591A patent/JP3262130B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6113117A (en) * | 1997-06-10 | 2000-09-05 | Maruishi Cycle Industries Ltd. | Auxiliary steering gear for carrier incorporating a caster wheel device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262130B2 (en) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020032834A1 (en) | External storage control device and data transfer method between external storage control devices | |
| JP2006190257A (en) | Data transfer device and its method | |
| JPH0776932B2 (en) | Data transmission method | |
| JPH0589022A (en) | Information processor | |
| JP2859178B2 (en) | Data transfer method between processors and ring buffer memory for data transfer between processors | |
| JPS623361A (en) | Status report system | |
| JPS63305445A (en) | Data writing system at power break | |
| JP2502932B2 (en) | Data transfer method and data processing system | |
| JPH05250300A (en) | Information processor | |
| JP3261665B2 (en) | Data transfer method and data processing system | |
| JPH0553935A (en) | Information processor | |
| JP3275492B2 (en) | Linked disk unit | |
| JP3184099B2 (en) | Write cache device and write cache circuit | |
| KR970002400B1 (en) | Control scheme of interrupt go and done in a multiprocessor interrupt requester | |
| JP3288345B2 (en) | Buffer control device, buffer evaluation method, buffer evaluation device, recording medium storing program, central processing unit, information processing device | |
| JPH06309245A (en) | Scsi interface system device | |
| JP4439295B2 (en) | Data transfer control device | |
| JPH04349559A (en) | Information processor | |
| JP2948380B2 (en) | Data communication device | |
| JPS6230668B2 (en) | ||
| JPS6245575B2 (en) | ||
| JPH07152497A (en) | Disk control device | |
| JPH01158554A (en) | Data processing system providing dma device | |
| JPS6286938A (en) | Data transmission system | |
| JPH066358A (en) | Token control method and its equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |