JPH05502354A - Method and apparatus for flexible multiplexers - Google Patents
Method and apparatus for flexible multiplexersInfo
- Publication number
- JPH05502354A JPH05502354A JP3504185A JP50418591A JPH05502354A JP H05502354 A JPH05502354 A JP H05502354A JP 3504185 A JP3504185 A JP 3504185A JP 50418591 A JP50418591 A JP 50418591A JP H05502354 A JPH05502354 A JP H05502354A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signaling
- multiplex
- call
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1641—Hierarchical systems
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 フレキシブルマルチブ[/フサのための方法および装置本発明はフレキシブルマ ルチプレクサのための方法および装置に関する。[Detailed description of the invention] METHOD AND APPARATUS FOR FLEXIBLE MULTIPLE A method and apparatus for a multiplexer.
フレキシブルマルチプレクサは、デ□イジタルマルチブレクス信号のタイムスロ ットの任意のグループ化および分配を可能にする。)1ノキシプルマルチブレク サは加入者側の接続ユニット間の接続を形成することができて、さらに加入者側 接続ユニットと線路側接続ユニットとの間のグループ化および分離を、ならびに 線路側接続ユニソ)・間のチャンネル分配を行なうことができる。A flexible multiplexer is used to control the time slot of digital multiplex signals. Allows arbitrary grouping and distribution of items. )1noxypur multibrek The server is capable of forming connections between connection units on the subscriber side and grouping and separation between connection units and trackside connection units, and It is possible to perform channel distribution between the line side connection (UNISO) and the line side connection.
この種のマルチプレクサ装置は刊行物、P0MX−Programmierba rer Digitalmultiplexer fuer die 2−Mb it/5−Netz−ebene”、Siemens AG、BereiCII Uebertra−gungssyst、eme、Po5tfach 700 073.Be5t、all−Nr、A42020−S154−Al−2−29に 示されている。A multiplexer device of this type is described in the publication P0MX-Programmierba rer Digital multiplexer fuel die 2-Mb it/5-Netz-ebene”, Siemens AG, BereiCII Uebertra-gungssyst, eme, Po5tfach 700 073. Be5t, all-Nr, A42020-S154-Al-2-29 It is shown.
互いに完全に貫通接続可能にされるべき著しく多数の接続ユニットの接続の場合 、相応に多数の通話/データーおよびシグナリングマルチブレクス信号線路の取 り付けに、問題が生ずる。先願の提案(ヨーロッパ)特許出願第8910805 90号公報に、もはや全部の加入者側接続ユニットと線路側接続ユニットは各々 のマルチブレクス信号線路へ導びかれるのではなく、加入者側の接続ユニットと 線路側の接続ユニットがそれぞれ、両方の伝送方向用の2つの通話/データマル チプレクス信号線路を介して通話/データスイッチフレームと接続されており、 さらに同じく画伝送方向用の2つのシグナリングマルチブレクス信号線路を介し てシグナリングスイッチフレームと接続されている時は、マルチブレクス信号線 路の低減化が行なわれる。In the case of the connection of a significantly large number of connection units that should be able to be connected completely through each other , correspondingly large number of call/data and signaling multiplex signal lines. Problems arise when attaching the product. Prior application proposal (Europe) Patent Application No. 8910805 According to Publication No. 90, all subscriber side connection units and line side connection units are instead of being routed to the multiplex signal line of the subscriber, the Each line-side connection unit has two voice/data signals for both transmission directions. Connected to the call/data switch frame via multiplex signal lines, Furthermore, via two signaling multiplex signal lines, also for the image transmission direction. When connected to a signaling switch frame, the multiplex signal line The road is reduced.
1つのタイムスロット割り当てに例えば64にピッ1− / S信号がまたはそ の複数倍のビットレートの信号が所属される。後者の場合は71ノ−ム当り複数 個のバイトがスイッチフレームを介してクロスコネクトされる。この場合もしこ れらのビットがスイッチフレームの第1の出力側において時間的に2つの異なる フレームの中に達すると、 Application Note Me@ory Time 5w1tch Large”、PEB2047、Siemens AG、12/89に示されて いる様に、時間的な補償が次のようにして行なわれる。即ち少なくとも1つの、 本来は第1フレームの中に入って(るバイトが、そうしないで、スイッチフレー ムのW12出力側からループを介して別の入力側へ帰還案内される。これにより このスイッチフレームにおいてこのバイトが1フレーム持続時間だけ遅延されて 、最後に、スイッチフレームの第1入力端における全部のバイトが時間的に、同 じ後続のフレームの中へ達する。これにより当然、実効的に利用可能なスイッチ ング点の低減化が可能になる、何故ならば各々のループに押入伝送されたバイト が別のスイッチング点を通過しなければならないからである。For one time slot assignment, for example, 64 pins 1-/S signals or A signal with a bit rate multiple times that of . In the latter case, multiple per 71 nodes bytes are cross-connected via switch frames. In this case, If these bits are different in time on the first output side of the switch frame, Once inside the frame, Application Note Me@ory Time 5w1tch Large”, PEB2047, Siemens AG, 12/89 As shown in the figure, temporal compensation is performed as follows. That is, at least one The byte that should normally be in the first frame is not The W12 output of the system is guided back through a loop to another input. This results in This byte is delayed by one frame duration in this switch frame. , Finally, all bytes at the first input end of the switch frame are temporally identical. reaches into the same subsequent frame. This naturally makes it possible to effectively use switches. The number of bytes transmitted in each loop can be reduced. must pass through another switching point.
フレキシブルなマルチプレクサは所定数の接続ユニットm−の中に含まれる所定 数のチャンネルを備えたユニットを有するーのために構成される。しかしこの種 の接続ユニットは異なる数のチャンネルユニットを含むことができる。その結果 、マルチプレクサのためにいずれにしても多数の接続ユニットも形成される。The flexible multiplexer includes a predetermined number of connection units m- Configured for having units with several channels. But this kind The connection units of can include different numbers of channel units. the result , a large number of connection units are also formed in any case for the multiplexer.
しかしこの場合、スイッチング回路網は常に、最大数のチャンネルユニットを操 作できるように設計する必要がある。However, in this case the switching network always operates the maximum number of channel units. It is necessary to design it so that it can be used.
本発明の課題は、基本装置を実買的に変更することなく、第1にバイト保全性を 保証し、第2に接続ユニットの数を必要に応じて高めることである。The problem of the present invention is to first improve byte integrity without having to change the basic equipment on a commercial basis. Second, the number of connection units can be increased as necessary.
この課題は本発明により請求の範囲1に記載の構成により解決されている。この 方法およびこれを実施するための装置は請求項2以下に示されている。This problem has been solved according to the present invention by the structure set forth in claim 1. this The method and the device for implementing it are set out in the claims below.
この方法の場合、接続ユニットの数が増加すると、小さい方のスイッチフレーム が大きい万のスイッチフレームにより置き換えられるのではな(、小さい方のス イッチフレームが別のフレームにより補完される。With this method, as the number of connected units increases, the smaller switch frame I wonder if the switch frame will be replaced by the larger switch frame (and the smaller switch frame). switch frame is complemented by another frame.
そのためこの方法では、拡張スイッチフレームを主スイツチフレームとは別個に 収容してさらに必要に応じて使用できる。さらにチャンネルは、遅延せずにまた は所望のように遅延して、貫通接続できる。遅延しないチャネルは例えば、フレ ーム毎に1バイトだけを有しできるだけわずかなバス時間で貫通接続されるべき 信号が伝送される。遅延するチャネルは、バイト保全性の保証の目的でn X 64 Kビット/S信号の場合に使用できる。この場合、接続ユニットの数は小 さく、使用されない付加的な接続可能性がもしくは使用可能なループ回路用に付 加的なスイッチング点が用いられる。Therefore, with this method, the extended switch frame is separated from the main switch frame. It can be stored and used as needed. In addition, the channel can also be can be delayed and through-connected as desired. Non-delay channels are e.g. should have only one byte per system and be interconnected with as little bus time as possible. A signal is transmitted. The delayed channel is Can be used for 64K bit/S signal. In this case, the number of connected units is small. additional connection possibilities that are not used or available for loop circuits. Additional switching points are used.
基本装置は架であり、この架は、スイッチフレームと並んでこの主スイツチフレ ームへ接続されている接続ユニットにより充てんされている。拡張の場合はさら に拡張スイッチフレームがこの中に収容される。他方、接続ユニットはスペース の理由から第2の架の中へ挿入され、この架の中から接続ユニットは拡張スイッ チフレームへ接続されている。ループは拡張スイッチフレームだけに取り付けら れる。その目的は主スイツチフレームの容量が即ち、直接の貫通接続のために用 いられるスイッチング点の数を維持されるためである。主スイツチフレームの中 にループのためのスイッチング点を設定しなければならないとしたら、一層わず かな数の接続ユニットしか操作できな(なって、さらに第1の架は部分的に空い てしまうことになる。The basic device is a rack, and this rack, along with the switch frame, is used for this main switch frame. is filled by a connecting unit connected to the system. More for expansion The expansion switch frame is housed inside this. On the other hand, the connection unit For this reason, the connection unit is inserted into the second rack from which the expansion switch connected to the frame. Loops are installed only on expansion switch frames. It will be done. The purpose is to ensure that the capacity of the main switch frame is available for direct feed-through connections. This is because the number of available switching points can be maintained. Inside the main switch frame If you have to set the switching point for the loop in Only a small number of connected units can be operated (and the first rack is partially empty). This will result in
この方法を実施するために、両方の架の間の通話/データーおよびシグナリング マルチプレクス線路のために4つの対称的なバスしか必要とされず、さらに隣り 合う主−および拡張スイッチフレームの間に4つの非対称のバスしか必要とされ ない。後者は有利である、何故ならばプラグコネクタは、対称的なバスの場合の 半分の数の接点しか有する必要がないからである。To implement this method, calls/data and signaling between both Only four symmetrical buses are required for multiplex lines, plus Only four asymmetric buses are needed between the mating main and expansion switch frames. do not have. The latter is advantageous, since the plug connector is This is because it is necessary to have only half the number of contacts.
次に本発明の実施例を図面を用いて説明する。Next, embodiments of the present invention will be described using the drawings.
第1図は先願の提案による〕1/キシプルマルチプレクサのブロック図を示す。FIG. 1 shows a block diagram of a 1/xplex multiplexer proposed in the prior application.
第2図はこの先願の提案による加入者側の接続ユニットを示す。第3図はこの先 願の提案による線路側の接続ユニットを示すゆ第4図は本発明によるフレキシブ ルマルチプレクサのブロック図を示す。第5図は主−および拡張スイッチフレー ムのブロック図を示す。第6図は市販の集積回路を有するこの主−および拡張ス イッチフレームを示す。FIG. 2 shows a connection unit on the subscriber side according to the proposal of this earlier application. Figure 3 is here Figure 4 shows the line side connection unit proposed by the applicant. 1 shows a block diagram of a multiplexer. Figure 5 shows the main and extended switch frames. A block diagram of the system is shown. Figure 6 shows this main and expansion space with commercially available integrated circuits. Indicates switch frame.
第1図は先願の提案によるフレキシブルなマルチプレクサのブロック図を示す。FIG. 1 shows a block diagram of a flexible multiplexer as proposed by the prior application.
このマルチプレクサは加入者側の接続ユニットT7a、8a、9.10および1 1、線路側の接続ユニットL12,13および14゜制御15.通話/データ用 主スイツチフレーム16a。This multiplexer is connected to connection units T7a, 8a, 9.10 and 1 on the subscriber side. 1. Line side connection unit L12, 13 and 14° control 15. For calls/data Main switch frame 16a.
シグナリング用主スイッチフレーム17a1通話/データ用バス18aおよび1 9a、シグナリング用バス20aおよび21a1通話/データ用マルチプレクス 信号線路22a、22d、23aおよび23d、シグナリング用マルチプレクス 信号線路24a、24d。Signaling main switch frame 17a1 Call/data buses 18a and 1 9a, signaling bus 20a and 21a1 call/data multiplex Signal lines 22a, 22d, 23a and 23d, multiplex for signaling Signal lines 24a, 24d.
25aおよび25dおよび制御バス26を含む。この制御バスは、全部の加入者 側接続ユニツ1−7a、8a。25a and 25d and a control bus 26. This control bus Side connection units 1-7a, 8a.
9.10および11および、全部の主スイッチフl/ −ム1.6 aおよび1 7aと接続されている。記号S/Dは、1つのタイムスロットにおいて通話−ま たはデータ信号が伝送できることを意味する。記号Kzはシグナリング信号を表 わす。9.10 and 11 and all main switch frames 1.6a and 1 7a. The symbol S/D indicates the number of calls or calls in one time slot. or data signals can be transmitted. Symbol Kz stands for signaling signal Was.
第1図の装置の動作を説明する前に、第2図において加入者側接続ユニットTを 紹介し、第3図において線路側の接続ユニットLを紹介する。Before explaining the operation of the device shown in FIG. 1, let us explain the subscriber side connection unit T in FIG. Introducing the connection unit L on the track side in Fig. 3.
j[2図は、8つのチャンネルユニットK7時間/空間スイッチング装置−27 と28および空間/時間スイッチング装置−29と30を有する加入者側接続ユ ニッl−Tを示す。チャンネルユニツl−Kは、一方では時間/空間スイッチン グ装置−27および28と互に接続され、他方では空間/時間スイッチング装置 −29および30と互いに接続されている。このことは、同じ3桁の数字で示さ れている端子が相互に接続されていることにより、示されている。時間/空間ス イッチング装置−27および28と空間/時゛間スイッチング装置−29および 30は制御バス26を介して設定調整される。ビットレートがn個の64にビッ ト/Sの入力信号がフレーム当りnバイトへ変換される。j [Figure 2 shows eight channel units K7 time/space switching device-27 and 28 and a space/time switching device - 29 and 30. Nitl-T is shown. Channel units l-K are, on the one hand, time/space switching interconnected with switching devices - 27 and 28, and on the other hand a space/time switching device. -29 and 30 are connected to each other. This is indicated by the same three-digit number. This is indicated by the terminals being connected together. time/space space Switching device-27 and 28 and space/time switching device-29 and 30 is set and adjusted via control bus 26. The bit rate is n 64 bits. The input signal of /S is converted to n bytes per frame.
第3図は、フレームマルチプレクサ31とフレームデマルチプレクサ32を有す る線路側接続ユニットLを示す、Mでマルチプレクサ信号が示されている。この マルチプレクサ信号は例えば2048にビット/S信号とすることができる。こ の信号の16番目のフレームにおいて、それぞれ4ビットシグナリング語が2つ のチャンネルのために伝送される。このシグナリング語はバイト長さの形式のシ グナリング語へ変換される。FIG. 3 has a frame multiplexer 31 and a frame demultiplexer 32. A multiplexer signal is indicated at M, which indicates the line-side connection unit L. this The multiplexer signal can be, for example, a 2048 bit/S signal. child In the 16th frame of the signal, two 4-bit signaling words each transmitted for the channel. This signaling word is a byte length format. Converted to Gunaring language.
第1図において加入者接続ユニットTがグループ毎に接続されている。例えば加 入者側接続ユニツl−7aこ8aおよび図示されていない別の加入者側接続ユニ ットTが1つのグループを構成する。このグループはそれぞれ4つのマルチプレ クサ信号22a〜25aを介して、主スイツチフレーム1.6 aおよび17a から星状に導びかれたバス18a〜21aと接続されている。これらのバスに線 路側の接続ユニットLも接続されている。線路側接続ユニット12は例えばマル チプレクサ信号線路226〜25dを介して接続されている。主スイツチフレー ム16aと17aおよびバス18a〜21aはコントローラCTRの構成部品で あるゆ通話/データ信号S/Dのために外部入力側1および外部出力側2が設け られている。シグナリング信号KZのために外部入力側3および外部出力側4が 設けらねている。マルチプレクス信号Mのために外部入力端5と外部出力側6が 設けられている。主スイツチフレーム16aおよび17aは集積化回路PE82 040* タ(* P E B 2047により実現され、さらに接続ユニット TおよびLは例えば集積化回路FEB2055を備えている。In FIG. 1, subscriber connection units T are connected in groups. For example, The subscriber side connection unit l-7a and 8a and another subscriber side connection unit (not shown) The pieces T constitute one group. This group has 4 multiplayers each. Main switch frames 1.6a and 17a via signal signals 22a to 25a. It is connected to buses 18a to 21a led in a star shape. line to these buses A roadside connection unit L is also connected. The track side connection unit 12 is, for example, They are connected via multiplexer signal lines 226 to 25d. main switch flyer Buses 16a and 17a and buses 18a to 21a are components of the controller CTR. External input side 1 and external output side 2 are provided for some call/data signal S/D. It is being External input side 3 and external output side 4 for signaling signal KZ There are no plans to set one up. For multiplex signal M, external input 5 and external output 6 are It is provided. The main switch frames 16a and 17a are integrated circuits PE82. 040* data (* P E B 2047 is realized, and the connection unit T and L include, for example, an integrated circuit FEB2055.
第4図は本発明によるフレキシブルマルチプレクサを示す。このマルチプレクサ は架Iの中に、第1図に示された公知のコントローラCTR,加入者側接続ユニ ット7aおよび8a、線路側接続ユニット12および13.制御装置15、なら びに本発明によりスイッチング回路網拡張装置SNEを含む。さらに架IIの中 に加入者側接続ユニット7bおよび8bならびに7Cおよび8cを含む。FIG. 4 shows a flexible multiplexer according to the invention. This multiplexer In the frame I, the known controller CTR shown in FIG. 1 and the subscriber side connection unit are installed. kits 7a and 8a, track side connection units 12 and 13. Control device 15, then and a switching network expansion device SNE according to the invention. Furthermore, inside frame II includes subscriber side connection units 7b and 8b and 7C and 8c.
スイッチング回路網拡張装置SNEは、選択的に異なる大きさで、それぞれ通話 /データ用拡張スイッチフレーム16bおよびシグナリング用拡張スイッチフレ ーム17bを含む。既に81図に示されたバス18a〜21aが、スイッチフレ ームインターフェース45〜48を介して、非対称的に拡張スイッチフレーム1 6bおよび17bへさらに導びがれている。付加的にこの拡張スイッチフレーム へバス18b〜21bが、対称的な架インターフェース35〜38を介して内側 へ導びかれている。このインターフェースがらマルチブレクス信号線路22b〜 25bおよび22c〜25Cが加入者側接続ユニット7b、8bならびに7c。The switching network expansion equipment SNE is selectively configured to have different sizes, respectively. / data expansion switch frame 16b and signaling expansion switch frame 16b 17b. The buses 18a to 21a already shown in Figure 81 are The expanded switch frame 1 is asymmetrically connected to the extended switch frame 1 via the frame interfaces 45 to 48. 6b and 17b. Additionally this extended switch frame Buses 18b-21b are connected to the inner side via symmetric rack interfaces 35-38. being led to. With this interface, the multiplex signal line 22b~ 25b and 22c to 25C are subscriber side connection units 7b, 8b and 7c.
8cへ外側へ導びかれている。さらに遅延用のバスループ33と34が接続され ている。It is led outward to 8c. Furthermore, delay bus loops 33 and 34 are connected. ing.
第5図は、通話/データ用拡張スイッチフレーム16bを有する通話/データ用 主スイツチフレーム16aのブロック図を示す、このブロック図は、同様に、シ グナリング用拡張スイッチフレーム17bを有するシグナリング用12インチフ レーム17aにも当てはまる。それらの参照記号はカッコの中に示されている通 話/データ用マルチプ1/クス入力信号S/D−EMlにおける、ないしシグナ リング用マルチブ1ノクス入力信号K z −E M lにおけるタイムスロッ トは、通話/データ用スイッチフレーム]、 6 aないしシグナリング用主ス イツチフレーム17aを介して、通話/データマルチブレクス出力信号S/DA M1ないしシグナリング、マルチブレクス出力信号に、 z −A M 1へ、 または通話/データ拡張スイッチフ1/−ム16bないしシグナリング拡張スイ ッチフレーム17bを介して通話/データマルチプレクス出力信号S/D−AM 2またはS/D−AM3ないしシグナリングマルチブレクス出力信号K z − A M 2またはK z −A M 3へ切り換え接続される1通話/データ用 マルチブ1/クス入力信号S/D−EM2ないしシグナリングマルチプレクス入 力償号K z −E M 2は、通話/データ拡張スイッチフレーム16bない しシグナリング拡張スイッチフレーム17bを介して、通話/データマルチブ! /クス8カ信号S/D−AMIないしシグナリングマルチプレタス出力信号K z −A M lまたは通話/データマルチブレクス出力信号S/D−AM2ま たはS/D−AM3ないしシダナリングマルチブレクス出力信号Kz−A、 M 2またはK z −A M 3ヘクロスコネクトされる。FIG. 5 shows a call/data switch frame 16b with a call/data expansion switch frame 16b. This block diagram also shows a block diagram of the main switch frame 16a. A 12-inch frame for signaling with an expansion switch frame 17b for signaling. This also applies to frame 17a. Their reference symbols are shown in parentheses. or signal in the speech/data multiplex 1/x input signal S/D-EMl. Time slot in multi-nox input signal Kz-EMl for ring switch frame for calls/data], 6a or main frame for signaling. The voice/data multiplex output signal S/DA is transmitted via the first frame 17a. M1 or signaling, multiplex output signal, z-A to M1, or call/data expansion switch frame 16b or signaling expansion switch Speech/data multiplex output signal S/D-AM via switch frame 17b 2 or S/D-AM3 or signaling multiplex output signal Kz- For one call/data connected to A M2 or Kz-A M3 Multiplex input signal S/D-EM2 or signaling multiplex input Power code Kz-EM2 does not have call/data expansion switch frame 16b Call/data multiplexing via the signaling extension switch frame 17b! /X8 signal S/D-AMI or signaling multiplex output signal K z -A M or call/data multiplex output signal S/D-AM2 or or S/D-AM3 or side ring multiplex output signal Kz-A, M 2 or Kz - A M 3 are cross-connected.
マルチブレクス出力信号S/D−AM3およびKz−AM3のタイムスロットは 、1つまたは複数個の線路から構成できるバスループ33ないし34を介して、 マルチプレクサ信号信号S/D−EM3ないしKz−EM3どして、フレーム接 続時間だけ遅延される。破線の矢印に沿って複数回ループを構成することもでき る。The time slots of the multiplex output signals S/D-AM3 and Kz-AM3 are , via bus loops 33 to 34, which can consist of one or more lines, Frame connection via multiplexer signal S/D-EM3 or Kz-EM3 time is delayed. You can also construct multiple loops along the dashed arrows. Ru.
第6図は第5図によるブロック図を、集積回路FEB2047で実現した装置を 示す。通話/データに対しては記号16a、39.40および41が、およびシ グナ)ノングに対しては記号17a、42.43および44が付されている。星 印を有する数字は、どのくらい多くのS/D−ないしKz−マルチブレクス信号 線路がそれぞれ平行にバスするかを示す。この場合、数字512および1024 −カッコの中の所属の値−は、64にビット/S信号用のバス18a〜21aお よび18b〜21bにおける可能なチャンネル数を示す。非対称のスイッチフレ ームインターフェース45〜48を介してコントローラCTRのバス18a〜2 1aがスイッチング回路網SNEと接続されている。Figure 6 shows a device in which the block diagram shown in Figure 5 is realized using an integrated circuit FEB2047. show. Symbols 16a, 39.40 and 41 for calls/data and The symbols 17a, 42, 43 and 44 are given to the guna) nongs. Star The numbers with markings indicate how many S/D- or Kz-multiplex signals Indicates whether the tracks run parallel to each other. In this case the numbers 512 and 1024 -The belonging value in parentheses- indicates that the bus 18a to 21a for bit/S signals is connected to 64. and the possible number of channels in 18b to 21b. Asymmetric switch frame buses 18a-2 of the controller CTR via system interfaces 45-48. 1a is connected to the switching network SNE.
IG 3 FIG 5 特表平5−502354 (7) FIG 6 要 約 書 外部入力側および出力側において個々のn個のビットレート(n士1..2.3 ・・)を有する通話−、データおよびングナリング信号用のフレキシブルマルチ プレクサに5基本装置(1)における変更なく別の接続ユニツh (7b、7c 、8b、8c)力に配属される。IG 3 FIG 5 Special table Hei 5-502354 (7) FIG 6 Summary book The individual n bit rates (n 1..2.3) on the external input and output side Flexible multiplex for calls, data and signaling signals with...) Add another connection unit h (7b, 7c) to the plexer without any changes in the 5 basic devices (1) , 8b, 8c) assigned to force.
この接続ユニットが次のような拡張スイッチフレーム<16b、17b)を可能 にする。即ちこの拡張スイッチフレームにおいては、基本装置(1)の接続ユニ ット(7a、8a、12.13)においてマルチブレクス信号(S / D − E M 1 、 K z −E M 1 ) ヘまとめられた通話/データーお よびシグナリング信号(S/D−ESI、Kz−ESI)および、別の接続ユニ ット(7b、7c、8b、8c)においてマルチブレクス信号(S/D−EM2 .Kz−EM2) へまとめられた通話/データーおよびシグナリング信号(S /D−ES2.Kz−ES2)がクロスコネクトされて、新たなマルチブレクス 信号(S/D−AMI、S/D−AM2.Kz−AMI、Kz−AM2)として 、基本装置(1)の接続ユニット(7a、8a、12.13)へも、別の接続ユ ニット(7b、7c、8b、8C)へも送出される6 1つのフレームから出て くる複数個のバイトが、クロスコネクト時に時間的に2つの異なるフレームの中 へ達するならば、時間的なRMが拡張スイッチフレーム(16b、17b)の出 力側と入力側との間のバスループを介してフレーム持続時間遅延により達成でき る。フレキシブルなマルチプレクサは、ディジタルマルチプレクサ信号の任意の グソーブ化および分配を可能にする(第4図)。This connection unit enables the following expansion switch frames <16b, 17b) Make it. In other words, in this extended switch frame, the connection unit of the basic device (1) The multiplex signal (S/D- EM 1, Kz - EM 1) Combined calls/data and signaling signals (S/D-ESI, Kz-ESI) and another connection unit. The multiplex signal (S/D-EM2 .. Kz-EM2) combined call/data and signaling signals (S /D-ES2. Kz-ES2) is cross-connected to create a new multiplex. As a signal (S/D-AMI, S/D-AM2.Kz-AMI, Kz-AM2) , another connection unit is also connected to the connection unit (7a, 8a, 12.13) of the basic device (1). Also sent to knits (7b, 7c, 8b, 8C) 6 Out from one frame multiple bytes are sent in two different frames in time during a cross-connect. If the temporal RM reaches the output of the extended switch frame (16b, 17b) This can be achieved by a frame duration delay through the bus loop between the force side and the input side. Ru. A flexible multiplexer can handle any of the digital multiplexed signals. Allows for gsorbization and distribution (Figure 4).
手続補正書(自発) 平成 4年10月06日Procedural amendment (voluntary) October 6, 1992
Claims (9)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904011264 DE4011264A1 (en) | 1990-04-06 | 1990-04-06 | Flexible multiplexing procedure for programmable digital multiplexer |
DE4011264.0 | 1990-04-06 | ||
PCT/DE1991/000178 WO1991015905A1 (en) | 1990-04-06 | 1991-02-28 | Flexible-multiplexing process and device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05502354A true JPH05502354A (en) | 1993-04-22 |
JPH088553B2 JPH088553B2 (en) | 1996-01-29 |
Family
ID=6403959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3504185A Expired - Lifetime JPH088553B2 (en) | 1990-04-06 | 1991-02-28 | Method and apparatus for a flexible multiplexer |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0523059A1 (en) |
JP (1) | JPH088553B2 (en) |
AU (1) | AU637460B2 (en) |
BR (1) | BR9106317A (en) |
CA (1) | CA2079793A1 (en) |
DE (1) | DE4011264A1 (en) |
WO (1) | WO1991015905A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19748956B4 (en) * | 1997-10-29 | 2005-09-22 | Detewe Deutsche Telephonwerke Aktiengesellschaft & Co. Kg | Circuit arrangement for non-blocking coupling fields |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524442A (en) * | 1983-06-22 | 1985-06-18 | Gte Automatic Electric Inc. | Modularly expandable space stage for a T-S-T digital switching system |
US4725835A (en) * | 1985-09-13 | 1988-02-16 | T-Bar Incorporated | Time multiplexed bus matrix switching system |
-
1990
- 1990-04-06 DE DE19904011264 patent/DE4011264A1/en not_active Withdrawn
-
1991
- 1991-02-28 AU AU72474/91A patent/AU637460B2/en not_active Expired - Fee Related
- 1991-02-28 EP EP19910904061 patent/EP0523059A1/en not_active Withdrawn
- 1991-02-28 CA CA 2079793 patent/CA2079793A1/en not_active Abandoned
- 1991-02-28 JP JP3504185A patent/JPH088553B2/en not_active Expired - Lifetime
- 1991-02-28 BR BR919106317A patent/BR9106317A/en unknown
- 1991-02-28 WO PCT/DE1991/000178 patent/WO1991015905A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH088553B2 (en) | 1996-01-29 |
EP0523059A1 (en) | 1993-01-20 |
CA2079793A1 (en) | 1991-10-07 |
DE4011264A1 (en) | 1991-10-10 |
AU637460B2 (en) | 1993-05-27 |
WO1991015905A1 (en) | 1991-10-17 |
BR9106317A (en) | 1993-04-20 |
AU7247491A (en) | 1991-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0039134B1 (en) | Improved telecommunications switching network using digital switching modules | |
US4782478A (en) | Time division circuit switch | |
JPS581394A (en) | Time division multiplex exchange network for multiplex service digital network | |
CN100373884C (en) | Switching device for telecommunication networks | |
JP2761872B2 (en) | Multiple information exchange method and apparatus therefor | |
JPH07255072A (en) | Subscriber system transmission equipment | |
US5519702A (en) | Digital communication system | |
US4160128A (en) | Digital data transmission system providing multipoint connections | |
JPH09139746A (en) | Method and device for dealing with interface between low-speed access link and high-speed time-mutiplex switch configuration | |
EP0796548B1 (en) | Non-blocking switching network | |
SE469812B (en) | Bit oriented digital coupler and general digital coupler for PCM transmission systems | |
JPH05502354A (en) | Method and apparatus for flexible multiplexers | |
US5079769A (en) | Flexible multiplexer | |
JPH02257796A (en) | Transmission network | |
Gonet | Fast packet approach to integrated broadband networks | |
JP2750203B2 (en) | Line setting circuit | |
JP2937666B2 (en) | Cross connect device | |
JPH08237213A (en) | Control signal multiplex communication system | |
JPS6318900A (en) | Burst multiplex terminal equipment | |
AU679051B2 (en) | Asynchronous cell mode transmission | |
JP2815232B2 (en) | ISDN terminal accommodation system in private branch exchange | |
JPH05252582A (en) | Variable multiplex conversion system | |
JPS61146055A (en) | Electronic exchange | |
JPS6121036B2 (en) | ||
JPH0759115B2 (en) | Time division switching equipment |