JPH0535773A - ベクトル除算方式とその装置 - Google Patents
ベクトル除算方式とその装置Info
- Publication number
- JPH0535773A JPH0535773A JP3189074A JP18907491A JPH0535773A JP H0535773 A JPH0535773 A JP H0535773A JP 3189074 A JP3189074 A JP 3189074A JP 18907491 A JP18907491 A JP 18907491A JP H0535773 A JPH0535773 A JP H0535773A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- intermediate result
- output
- divisor
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】１クロック毎に商が出力でき、かつ、全ベクト
ル要素の演算が終了するまでの時間も短くできるベクト
ル除算方式とその装置を提供する。 【構成】被除数格納領域１２と、中間結果格納領域１１
とを有するベクトルレジスタ１を備える。除数格納領域
２１と中間結果格納領域２２を有するベクトルレジスタ
２を備える。
ル要素の演算が終了するまでの時間も短くできるベクト
ル除算方式とその装置を提供する。 【構成】被除数格納領域１２と、中間結果格納領域１１
とを有するベクトルレジスタ１を備える。除数格納領域
２１と中間結果格納領域２２を有するベクトルレジスタ
２を備える。
Description
【０００１】
【産業上の利用分野】本発明はベクトル除算方式とその
装置に関し、特に収束型除算法を用いたベクトル除算方
式とその装置に関する。
装置に関し、特に収束型除算法を用いたベクトル除算方
式とその装置に関する。
【０００２】
【従来の技術】周知のように、収束型除算法では、Ｎ÷
Ｄ（０＜Ｎ＜Ｄ）の計算において、まず次式のように、
除数Ｄに乗算すると答が１に収束する数列Ｐ0 ，Ｐ1 ，
…，Ｐn-1 を探す。
Ｄ（０＜Ｎ＜Ｄ）の計算において、まず次式のように、
除数Ｄに乗算すると答が１に収束する数列Ｐ0 ，Ｐ1 ，
…，Ｐn-1 を探す。
【０００３】
【０００４】このとき、Ｎ×Ｐ0 ×Ｐ1 ×…×Ｐn-1 は
次式に示すように商Ｑに近ずく。
次式に示すように商Ｑに近ずく。
【０００５】
【０００６】今、除数Ｄが次式の範囲の数とすると、
【０００７】
【０００８】次のように表される。
【０００９】
【００１０】そこで、Ｐ0 ＝１＋ηとすれば、次式によ
り次の除数Ｄ1 が求められる。
り次の除数Ｄ1 が求められる。
【００１１】
【００１２】次に、Ｐ1 ＝１＋η2 とすると、次式によ
り次の除数Ｄ2 が求められる。
り次の除数Ｄ2 が求められる。
【００１３】
【００１４】以上のように、除数Ｄi は一般に次式のよ
うに求められ、１に近ずく。
うに求められ、１に近ずく。
【００１５】
【００１６】ところで、Ｐi とＤi とは次式の関係があ
るから、各Ｐi はＤi の２の補数をとれば求められる。
るから、各Ｐi はＤi の２の補数をとれば求められる。
【００１７】
【００１８】すると、上述のように、Ｎ×Ｐ0 ×Ｐ1 ×
…×Ｐn-1 は商Ｑに収束する。したがって、以下の計算
を行なうことで商が求められる。
…×Ｐn-1 は商Ｑに収束する。したがって、以下の計算
を行なうことで商が求められる。
【００１９】
【００２０】以上に説明した、従来のベクトル除算方式
は図３に示した従来のベクトル除算装置により実現でき
る。
は図３に示した従来のベクトル除算装置により実現でき
る。
【００２１】従来のベクトル除算装置は、図３に示すよ
うに、２つのベクトルレジスタ１４，１５と除算装置１
３とを備えて構成されていた。
うに、２つのベクトルレジスタ１４，１５と除算装置１
３とを備えて構成されていた。
【００２２】除算装置１３は、図４に示すように、４つ
のセレクタ４，５，７，８と、補数生成器３と、乗算器
６と、２つのレジスタ９，１０とを備えて構成されてい
た。
のセレクタ４，５，７，８と、補数生成器３と、乗算器
６と、２つのレジスタ９，１０とを備えて構成されてい
た。
【００２３】次に、従来のベクトル除算装置の動作につ
いて説明する。
いて説明する。
【００２４】まず、除算装置１３によるスカラデータに
対する除算について説明する。 （Ａ）まず、Ｎ1 の計算について説明する。
対する除算について説明する。 （Ａ）まず、Ｎ1 の計算について説明する。
【００２５】被除数Ｎがデータ線Ｌ１から、除数Ｄがデ
ータ線Ｌ２からそれぞれ入力される。除数Ｄはセレクタ
５を介して補数生成器３に入力され、Ｄの補数Ｐ0 ＝２
−Ｄが出力される。セレクタ４とセレクタ７は、被除数
Ｎを選択的に乗算器６へ出力する。乗算器６は、Ｎ1 ＝
Ｎ×Ｐ0 を計算し、結果をレジスタ９に格納する。 （Ｂ）次に、Ｄ1 の計算について説明する。
ータ線Ｌ２からそれぞれ入力される。除数Ｄはセレクタ
５を介して補数生成器３に入力され、Ｄの補数Ｐ0 ＝２
−Ｄが出力される。セレクタ４とセレクタ７は、被除数
Ｎを選択的に乗算器６へ出力する。乗算器６は、Ｎ1 ＝
Ｎ×Ｐ0 を計算し、結果をレジスタ９に格納する。 （Ｂ）次に、Ｄ1 の計算について説明する。
【００２６】除数Ｄがデータ線Ｌ２から入力され、セレ
クタ５を介して補数生成器３に入力されてＤの補数Ｐ0
＝２−Ｄが出力される。セレクタ７は、セレクタ５の出
力である除数Ｄを選択的に乗算器６へ出力する。乗算器
６は、Ｄ1 ＝Ｄ×Ｐ0 を計算し、結果をレジスタ１０に
格納する。 （Ｃ）次に、Ｎ2 の計算について説明する。
クタ５を介して補数生成器３に入力されてＤの補数Ｐ0
＝２−Ｄが出力される。セレクタ７は、セレクタ５の出
力である除数Ｄを選択的に乗算器６へ出力する。乗算器
６は、Ｄ1 ＝Ｄ×Ｐ0 を計算し、結果をレジスタ１０に
格納する。 （Ｃ）次に、Ｎ2 の計算について説明する。
【００２７】次に、Ｎ1 がレジスタ９から読出される。
このＮ1 はセレクタ４，７を経由して乗算器６に入力さ
れる。また、Ｄ1 がレジスタ１０から読出される。この
Ｄ1はセレクタ５を経由して補数生成器３に入力され
る。補数生成器３はＤ1 の補数Ｐ1 ＝２−Ｄ1 を出力す
る。Ｐ1 はセレクタ８を経由して乗算器６に入力され
る。乗算器６は、Ｎ2 ＝Ｎ1 ×Ｐ1を計算し、結果をレ
ジスタ９に格納する。 （Ｄ）次に、Ｄ2 の計算について説明する。
このＮ1 はセレクタ４，７を経由して乗算器６に入力さ
れる。また、Ｄ1 がレジスタ１０から読出される。この
Ｄ1はセレクタ５を経由して補数生成器３に入力され
る。補数生成器３はＤ1 の補数Ｐ1 ＝２−Ｄ1 を出力す
る。Ｐ1 はセレクタ８を経由して乗算器６に入力され
る。乗算器６は、Ｎ2 ＝Ｎ1 ×Ｐ1を計算し、結果をレ
ジスタ９に格納する。 （Ｄ）次に、Ｄ2 の計算について説明する。
【００２８】次に、Ｄ1 がレジスタ１０から読出され
る。このＤ1 はセレクタ５，７を経由して乗算器６に入
力される。また、Ｄ1はセレクタ５を経由して補数生成
器３に入力される。補数生成器３はＤ1 の補数Ｐ1 ＝２
−Ｄ1 を出力する。Ｐ1 はセレクタ８を経由して乗算器
６に入力される。乗算器６は、Ｄ2 ＝Ｄ1 ×Ｐ1 を計算
し、結果をレジスタ１０に格納する。
る。このＤ1 はセレクタ５，７を経由して乗算器６に入
力される。また、Ｄ1はセレクタ５を経由して補数生成
器３に入力される。補数生成器３はＤ1 の補数Ｐ1 ＝２
−Ｄ1 を出力する。Ｐ1 はセレクタ８を経由して乗算器
６に入力される。乗算器６は、Ｄ2 ＝Ｄ1 ×Ｐ1 を計算
し、結果をレジスタ１０に格納する。
【００２９】以下、Ｎi とＤi の計算が上記の手順
（Ｃ），（Ｄ）と同様にして行なわれる。手順（Ｃ），
（Ｄ）を反復していくうちに、Ｎi は商Ｑに収束してい
く。商Ｑは最後にデータ線Ｌ３から出力される。
（Ｃ），（Ｄ）と同様にして行なわれる。手順（Ｃ），
（Ｄ）を反復していくうちに、Ｎi は商Ｑに収束してい
く。商Ｑは最後にデータ線Ｌ３から出力される。
【００３０】次に、図３に示す従来のベクトル除算装置
により、ベクトルデータを処理する場合について説明す
る。ベクトルデータを処理する場合は、従来の除算方式
及び除算装置１３を以下のように用いていた。
により、ベクトルデータを処理する場合について説明す
る。ベクトルデータを処理する場合は、従来の除算方式
及び除算装置１３を以下のように用いていた。
【００３１】第一要素に対して、式（１）ａ〜（２
n-1 ）ａを実行する。以下同様にして全部のベクトル要
素に対して繰返す。
n-1 ）ａを実行する。以下同様にして全部のベクトル要
素に対して繰返す。
【００３２】図３において、ベクトルレジスタ１４に
は、被除数のベクトルデータが格納されており、ベクト
ルレジスタ１５には、除数のベクトルデータが格納され
ている。除算装置１３のデータ線Ｌ１〜Ｌ３は、図４の
データ線Ｌ１〜Ｌ３にそれぞれ対応している。
は、被除数のベクトルデータが格納されており、ベクト
ルレジスタ１５には、除数のベクトルデータが格納され
ている。除算装置１３のデータ線Ｌ１〜Ｌ３は、図４の
データ線Ｌ１〜Ｌ３にそれぞれ対応している。
【００３３】まず、第一要素について、被除数と除数と
がそれぞれベクトルレジスタ１４，１５から読出され、
これに対して上述のＮi ，Ｄiの繰返し計算を施して商
を出力する。次に、第二要素の被除数と除数とがそれぞ
れベクトルレジスタ１４，１５から読出され、商の計算
が行なわれる。以下同様にして、順番に最終要素までの
商計算が行なわれるというものであった。
がそれぞれベクトルレジスタ１４，１５から読出され、
これに対して上述のＮi ，Ｄiの繰返し計算を施して商
を出力する。次に、第二要素の被除数と除数とがそれぞ
れベクトルレジスタ１４，１５から読出され、商の計算
が行なわれる。以下同様にして、順番に最終要素までの
商計算が行なわれるというものであった。
【００３４】図５は従来のベクトル除算装置の動作の一
例を示すタイムチャートである。
例を示すタイムチャートである。
【００３５】図５の例は、ベクトル要素の数を４個と
し、各Ｎi ，Ｄi の計算は２クロック周期で実行され、
商を求めるためには５回の乗算を必要とする場合のもの
である。
し、各Ｎi ，Ｄi の計算は２クロック周期で実行され、
商を求めるためには５回の乗算を必要とする場合のもの
である。
【００３６】通常のベクトル処理装置は、オペランドが
クロック周期毎にベクトルレジスタから読出され、加算
や乗算等の演算はパイプライン処理されるので、結果デ
ータもクロック周期毎に出力される。
クロック周期毎にベクトルレジスタから読出され、加算
や乗算等の演算はパイプライン処理されるので、結果デ
ータもクロック周期毎に出力される。
【００３７】ところが、上述したように、除算処理にお
いては商を求めるために乗算を何回も繰返さなければな
らないので、計算結果をクロック周期毎に出力すること
はできない。同様に、オペランドの被除数と除数の読出
しも、クロック周期毎に行なうことはできない。
いては商を求めるために乗算を何回も繰返さなければな
らないので、計算結果をクロック周期毎に出力すること
はできない。同様に、オペランドの被除数と除数の読出
しも、クロック周期毎に行なうことはできない。
【００３８】一般に、ベクトル長をｖ、１個のベクトル
要素の商を求るまでに必要な乗算回数をｍ、また、各Ｎ
i ，Ｄi の計算に必要なクロック数、すなわち、図４の
除算装置１３を構成するパイプラインの段数をｐとす
る。従来のベクトル除算装置では、商はｍｐクロック周
期で出力され、また、ｖ個のベクトル要素について演算
が終了するまでに要するクロック数は約ｖｍｐである。
一方、加算器や乗算器での和あるいは積は１クロック周
期で出力され、所要演算クロック数は約ｖであるという
ものであった。
要素の商を求るまでに必要な乗算回数をｍ、また、各Ｎ
i ，Ｄi の計算に必要なクロック数、すなわち、図４の
除算装置１３を構成するパイプラインの段数をｐとす
る。従来のベクトル除算装置では、商はｍｐクロック周
期で出力され、また、ｖ個のベクトル要素について演算
が終了するまでに要するクロック数は約ｖｍｐである。
一方、加算器や乗算器での和あるいは積は１クロック周
期で出力され、所要演算クロック数は約ｖであるという
ものであった。
【００３９】
【発明が解決しようとする課題】上述した従来のベクト
ル除算方式とその装置は、１個の商に対し複数回の乗算
を行なう必要があるため、クロック周期毎の計算結果の
出力及び、オペランドの被除数と除数の読出しが不可能
であるので、パイプライン処理による高速化が実現でき
ないという欠点があった。
ル除算方式とその装置は、１個の商に対し複数回の乗算
を行なう必要があるため、クロック周期毎の計算結果の
出力及び、オペランドの被除数と除数の読出しが不可能
であるので、パイプライン処理による高速化が実現でき
ないという欠点があった。
【００４０】本発明の目的は、１クロック毎に商が出力
でき、かつ、全ベクトル要素の演算が終了するまでの時
間も短くできるベクトル除算方式とその装置を提供する
ことにある。
でき、かつ、全ベクトル要素の演算が終了するまでの時
間も短くできるベクトル除算方式とその装置を提供する
ことにある。
【００４１】
【課題を解決するための手段】本発明のベクトル除算方
式は、漸化式により与えられベクトルデータである複数
の収束因子をベクトルデータである除数とベクトルデー
タである被除数の両方に順次繰返し乗算を行ない、前記
除数側の前記繰返し乗算の結果を１に収束させ、前記被
除数側の前記繰返し乗算の結果を商に収束させて答を得
る収束型徐算法を用いたベクトル除算方式において、第
一の前記被除数と第一の前記収束因子との乗算をパイプ
ライン処理により１要素当り１クロック周期の速度で実
行して収束前の中間結果である第一の中間結果ベクトル
データを出力し、第一の前記除数と第一の前記収束因子
との乗算をパイプライン処理により１要素当り１クロッ
ク周期の速度で実行して収束前の中間結果である第二の
中間結果ベクトルデータを出力し、前記第一及び第二の
中間結果ベクトルデータをそれぞれ第一及び第二の中間
結果用ベクトルレジスタに格納し、前記第一及び第二の
中間結果用ベクトルレジスタから前記中間結果ベクトル
データを１クロック周期毎に読出し前記パイプライン処
理により次の前記収束因子である第二の前記収束因子と
の乗算を実行するという処理を繰返すことで最終の収束
結果である商ベクトルを１要素当り１クロック周期の速
度で出力することを特徴とするものである。
式は、漸化式により与えられベクトルデータである複数
の収束因子をベクトルデータである除数とベクトルデー
タである被除数の両方に順次繰返し乗算を行ない、前記
除数側の前記繰返し乗算の結果を１に収束させ、前記被
除数側の前記繰返し乗算の結果を商に収束させて答を得
る収束型徐算法を用いたベクトル除算方式において、第
一の前記被除数と第一の前記収束因子との乗算をパイプ
ライン処理により１要素当り１クロック周期の速度で実
行して収束前の中間結果である第一の中間結果ベクトル
データを出力し、第一の前記除数と第一の前記収束因子
との乗算をパイプライン処理により１要素当り１クロッ
ク周期の速度で実行して収束前の中間結果である第二の
中間結果ベクトルデータを出力し、前記第一及び第二の
中間結果ベクトルデータをそれぞれ第一及び第二の中間
結果用ベクトルレジスタに格納し、前記第一及び第二の
中間結果用ベクトルレジスタから前記中間結果ベクトル
データを１クロック周期毎に読出し前記パイプライン処
理により次の前記収束因子である第二の前記収束因子と
の乗算を実行するという処理を繰返すことで最終の収束
結果である商ベクトルを１要素当り１クロック周期の速
度で出力することを特徴とするものである。
【００４２】また、第２の発明のベクトル除算装置は、
請求項１記載のベクトル除算方式を実行するベクトル除
算装置において、前記被除数を格納する領域と前記第一
の中間結果ベクトルデータを格納する領域とを備える第
一のベクトルレジスタと、前記除数を格納する領域と前
記第二の中間結果ベクトルデータを格納する領域とを備
える第二のベクトルレジスタと、前記第一および第二の
ベクトルレジスタのそれぞれの出力を入力していずれか
一方を選択的に出力する第一のセレクタと、前記第二の
ベクトルレジスタの出力を入力する補数生成器と、前記
第二のベクトルレジスタの出力と前記補数生成器の出力
とを入力していずれか一方を選択的に出力する第二のセ
レクタと、前記第一および第二のセレクタのそれぞれの
出力を入力して両者の積を前記第一および第二のベクト
ルレジスタにそれぞれ格納する乗算器とを備えて構成さ
れている。
請求項１記載のベクトル除算方式を実行するベクトル除
算装置において、前記被除数を格納する領域と前記第一
の中間結果ベクトルデータを格納する領域とを備える第
一のベクトルレジスタと、前記除数を格納する領域と前
記第二の中間結果ベクトルデータを格納する領域とを備
える第二のベクトルレジスタと、前記第一および第二の
ベクトルレジスタのそれぞれの出力を入力していずれか
一方を選択的に出力する第一のセレクタと、前記第二の
ベクトルレジスタの出力を入力する補数生成器と、前記
第二のベクトルレジスタの出力と前記補数生成器の出力
とを入力していずれか一方を選択的に出力する第二のセ
レクタと、前記第一および第二のセレクタのそれぞれの
出力を入力して両者の積を前記第一および第二のベクト
ルレジスタにそれぞれ格納する乗算器とを備えて構成さ
れている。
【００４３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００４４】図１は本発明のベクトル除算方式とその装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
【００４５】本実施例のベクトル除算方式とその装置
は、図１に示すように、２つのベクトルレジスタ１，２
と、補数生成器３と、２つのセレクタ４，５と、乗算器
６とを備えて構成されている。
は、図１に示すように、２つのベクトルレジスタ１，２
と、補数生成器３と、２つのセレクタ４，５と、乗算器
６とを備えて構成されている。
【００４６】ベクトルレジスタ１は、中間結果格納領域
１１と、被除数格納領域１２とを有し、ベクトルレジス
タ２は、中間結果格納領域２１と、除数格納領域２２と
を有している。
１１と、被除数格納領域１２とを有し、ベクトルレジス
タ２は、中間結果格納領域２１と、除数格納領域２２と
を有している。
【００４７】次に、本実施例の動作について説明する。
【００４８】本実施例の除算方式は、次に示す２n-1 個
の式を処理することでベクトル除算を実行するものであ
る。なお次の各式はパイプライン処理されることで１ク
ロック周期毎に１要素ずつ連続して結果が出力される。
の式を処理することでベクトル除算を実行するものであ
る。なお次の各式はパイプライン処理されることで１ク
ロック周期毎に１要素ずつ連続して結果が出力される。
【００４９】
【００５０】図１に示すベクトル除算装置により、以下
のようにベクトル除算が実行される。
のようにベクトル除算が実行される。
【００５１】なお、説明文中では、ベクトルデータを次
のようにＶを後置することにより表す。
のようにＶを後置することにより表す。
【００５２】
【００５３】（Ａ）まず、被除数Ｎ1 のベクトルデータ
Ｎ1 Ｖの計算について説明する。
Ｎ1 Ｖの計算について説明する。
【００５４】ベクトルレジスタ１の被除数格納領域１２
に格納された被除数ベクトルデータＮＶと、ベクトルレ
ジスタ２の除数格納領域２２に格納された除数ベクトル
データＤＶとが読出される。除数ベクトルＤＶは補数生
成器３に入力されて、ＤＶの補数ベクトルＰ0 Ｖ＝２−
ＤＶが出力される。セレクタ４は被除数ベクトルＮを選
択的に乗算器６へ出力する。また、セレクタ５は、補数
生成器３の出力Ｐ0 Ｖを選択的に乗算器６へ出力する。
乗算器６は、Ｎ1 Ｖ＝ＮＶ×Ｐ0 Ｖを計算し、結果をベ
クトルレジスタ１の中間結果格納領域１１に格納する。
以上の処理はパイペライン化することで１要素毎に連続
して、すなわち、１クロック周期毎に行なわれる。 （Ｂ）次に、除数ベクトルデータＤ1 Ｖの計算について
説明する。
に格納された被除数ベクトルデータＮＶと、ベクトルレ
ジスタ２の除数格納領域２２に格納された除数ベクトル
データＤＶとが読出される。除数ベクトルＤＶは補数生
成器３に入力されて、ＤＶの補数ベクトルＰ0 Ｖ＝２−
ＤＶが出力される。セレクタ４は被除数ベクトルＮを選
択的に乗算器６へ出力する。また、セレクタ５は、補数
生成器３の出力Ｐ0 Ｖを選択的に乗算器６へ出力する。
乗算器６は、Ｎ1 Ｖ＝ＮＶ×Ｐ0 Ｖを計算し、結果をベ
クトルレジスタ１の中間結果格納領域１１に格納する。
以上の処理はパイペライン化することで１要素毎に連続
して、すなわち、１クロック周期毎に行なわれる。 （Ｂ）次に、除数ベクトルデータＤ1 Ｖの計算について
説明する。
【００５５】除数ベクトルＤＶが再び読出され、補数生
成器３に入力されてＤＶの補数Ｐ0Ｖ＝２−ＤＶが出力
される。セレクタ４は、除数ベクトルＤＶを選択的に乗
算器６へ出力する。また、セレクタ５は、補数生成器３
の出力Ｐ0 Ｖを選択的に乗算器６へ出力する。乗算器６
は、Ｄ1 Ｖ＝ＤＶ×Ｐ0 Ｖを計算し、結果をベクトルレ
ジスタ２の中間結果格納領域２１に格納する。以上の処
理はパイペライン化することで１要素毎に連続して、す
なわち、１クロック周期毎に行なわれる。 （Ｃ）次に、Ｎ2 Ｖの計算について説明する。
成器３に入力されてＤＶの補数Ｐ0Ｖ＝２−ＤＶが出力
される。セレクタ４は、除数ベクトルＤＶを選択的に乗
算器６へ出力する。また、セレクタ５は、補数生成器３
の出力Ｐ0 Ｖを選択的に乗算器６へ出力する。乗算器６
は、Ｄ1 Ｖ＝ＤＶ×Ｐ0 Ｖを計算し、結果をベクトルレ
ジスタ２の中間結果格納領域２１に格納する。以上の処
理はパイペライン化することで１要素毎に連続して、す
なわち、１クロック周期毎に行なわれる。 （Ｃ）次に、Ｎ2 Ｖの計算について説明する。
【００５６】次に、Ｎ1 Ｖがベクトルレジスタ１の中間
結果格納領域１１から読出される。このＮ1 Ｖはセレク
タ４を経由して乗算器６に入力される。また、Ｄ1 Ｖが
ベクトルレジスタ２の中間結果格納領域２１から読出さ
れる。このＤ1 Ｖは補数生成器３に入力される。補数生
成器３はＤ1 Ｖの補数Ｐ1 Ｖ＝２−Ｄ1 Ｖを出力する。
Ｐ1 Ｖはセレクタ５を経由して乗算器６に入力される。
乗算器６は、Ｎ2 Ｖ＝Ｎ1 Ｖ×Ｐ1 Ｖを計算し、結果を
ベクトルレジスタ１の中間結果格納領域１１に格納す
る。以上の処理はパイペライン化することで１要素毎に
連続して、すなわち、１クロック周期毎に行なわれる。 （Ｄ）次に、Ｄ2 Ｖの計算について説明する。
結果格納領域１１から読出される。このＮ1 Ｖはセレク
タ４を経由して乗算器６に入力される。また、Ｄ1 Ｖが
ベクトルレジスタ２の中間結果格納領域２１から読出さ
れる。このＤ1 Ｖは補数生成器３に入力される。補数生
成器３はＤ1 Ｖの補数Ｐ1 Ｖ＝２−Ｄ1 Ｖを出力する。
Ｐ1 Ｖはセレクタ５を経由して乗算器６に入力される。
乗算器６は、Ｎ2 Ｖ＝Ｎ1 Ｖ×Ｐ1 Ｖを計算し、結果を
ベクトルレジスタ１の中間結果格納領域１１に格納す
る。以上の処理はパイペライン化することで１要素毎に
連続して、すなわち、１クロック周期毎に行なわれる。 （Ｄ）次に、Ｄ2 Ｖの計算について説明する。
【００５７】次に、Ｄ1 がベクトルレジスタ２の中間結
果格納領域２１から読出される。このＤ1 Ｖはセレクタ
４を経由して乗算器６に入力される。また、Ｄ1 Ｖは補
数生成器３に入力される。補数生成器３はＤ1 Ｖの補数
Ｐ1 Ｖ＝２−Ｄ1 Ｖを出力する。Ｐ1 Ｖはセレクタ５を
経由して乗算器６に入力される。乗算器６は、Ｄ2 Ｖ＝
Ｄ1 Ｖ×Ｐ1 Ｖを計算し、結果をベクトルレジスタ２の
中間結果格納領域２１に格納する。
果格納領域２１から読出される。このＤ1 Ｖはセレクタ
４を経由して乗算器６に入力される。また、Ｄ1 Ｖは補
数生成器３に入力される。補数生成器３はＤ1 Ｖの補数
Ｐ1 Ｖ＝２−Ｄ1 Ｖを出力する。Ｐ1 Ｖはセレクタ５を
経由して乗算器６に入力される。乗算器６は、Ｄ2 Ｖ＝
Ｄ1 Ｖ×Ｐ1 Ｖを計算し、結果をベクトルレジスタ２の
中間結果格納領域２１に格納する。
【００５８】以下、Ｎi ＶとＤi Ｖの計算が上記の手順
（Ｃ），（Ｄ）と同様にして行なわれる。手順（Ｃ），
（Ｄ）を反復していくうちに、Ｎi Ｖは商Ｑに収束して
いく。商Ｑは最後にデータ線Ｌ４から出力される。商ベ
クトルの各要素は１つずつ１クロック周期毎に出力され
る。
（Ｃ），（Ｄ）と同様にして行なわれる。手順（Ｃ），
（Ｄ）を反復していくうちに、Ｎi Ｖは商Ｑに収束して
いく。商Ｑは最後にデータ線Ｌ４から出力される。商ベ
クトルの各要素は１つずつ１クロック周期毎に出力され
る。
【００５９】図２は、図１で示す本実施例のベクトル除
算装置によってベクトル除算を実行した場合のタイムチ
ャ―トである。ここで、Ｎi ＶとＤi Ｖの各要素の計算
は２クロック周期で実行されるとしている。ただし、パ
イプライン処理によってＮi ＶとＤi Ｖの各要素の出力
は１クロック周期毎に行なわれる。また、従来例と同様
に、全ベクトル要素の個数を４個とし、さらに、商を求
めるための乗算回数は５回とする。図５に示す同条件の
従来例によるタイムチャートと比較すると、商を出力す
るためのスループット及び全要素について処理が終了す
るまでの時間の両者共に本発明による方が優れているこ
とが分る。
算装置によってベクトル除算を実行した場合のタイムチ
ャ―トである。ここで、Ｎi ＶとＤi Ｖの各要素の計算
は２クロック周期で実行されるとしている。ただし、パ
イプライン処理によってＮi ＶとＤi Ｖの各要素の出力
は１クロック周期毎に行なわれる。また、従来例と同様
に、全ベクトル要素の個数を４個とし、さらに、商を求
めるための乗算回数は５回とする。図５に示す同条件の
従来例によるタイムチャートと比較すると、商を出力す
るためのスループット及び全要素について処理が終了す
るまでの時間の両者共に本発明による方が優れているこ
とが分る。
【００６０】
【発明の効果】以上説明したように、本発明のベクトル
除算方式とその装置は、被除数を格納する領域と中間結
果とを格納する領域とを備えるベクトルレジスタと、除
数を格納する領域と中間結果を格納する領域を備えるベ
クトルレジスタとを備えているので、繰返し処理中の１
回の乗算処理毎にパイプライン処理した中間結果を一時
的に格納することにより、１クロック周期毎に商を出力
でき、また、全ベクトル要素の演算が終了するまでの時
間も短くできるという効果がある。
除算方式とその装置は、被除数を格納する領域と中間結
果とを格納する領域とを備えるベクトルレジスタと、除
数を格納する領域と中間結果を格納する領域を備えるベ
クトルレジスタとを備えているので、繰返し処理中の１
回の乗算処理毎にパイプライン処理した中間結果を一時
的に格納することにより、１クロック周期毎に商を出力
でき、また、全ベクトル要素の演算が終了するまでの時
間も短くできるという効果がある。
【図１】本発明のベクトル除算方式とその装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】本実施例のベクトル除算方式とその装置におけ
る動作の一例を示すタイムチャートである。
る動作の一例を示すタイムチャートである。
【図３】従来のベクトル除算方式とその装置の一例を示
すブロック図である。
すブロック図である。
【図４】図３に示す除算装置の一例を示すブロック図で
ある。
ある。
【図５】従来のベクトル除算方式とその装置における動
作の一例を示すタイムチャートである。
作の一例を示すタイムチャートである。
１，２，１４，１５ ベクトルレジスタ
３ 補数生成器
４，５，７，８ セレクタ
６ 乗算器
９，１０ レジスタ
１１，２１ 中間結果格納領域
１２ 被除数格納領域
１３ 除算装置
２２ 除数格納領域
Claims (2)
- 【請求項１】 漸化式により与えられベクトルデータで
ある複数の収束因子をベクトルデータである除数とベク
トルデータである被除数の両方に順次繰返し乗算を行な
い、前記除数側の前記繰返し乗算の結果を１に収束さ
せ、前記被除数側の前記繰返し乗算の結果を商に収束さ
せて答を得る収束型徐算法を用いたベクトル除算方式に
おいて、 第一の前記被除数と第一の前記収束因子との乗算をパイ
プライン処理により１要素当り１クロック周期の速度で
実行して収束前の中間結果である第一の中間結果ベクト
ルデータを出力し、 第一の前記除数と第一の前記収束因子との乗算をパイプ
ライン処理により１要素当り１クロック周期の速度で実
行して収束前の中間結果である第二の中間結果ベクトル
データを出力し、 前記第一及び第二の中間結果ベクトルデータをそれぞれ
第一及び第二の中間結果用ベクトルレジスタに格納し、 前記第一及び第二の中間結果用ベクトルレジスタから前
記中間結果ベクトルデータを１クロック周期毎に読出し
前記パイプライン処理により次の前記収束因子である第
二の前記収束因子との乗算を実行するという処理を繰返
すことで最終の収束結果である商ベクトルを１要素当り
１クロック周期の速度で出力することを特徴とするベク
トル除算方式。 - 【請求項２】 請求項１記載のベクトル除算方式を実行
するベクトル除算装置において、 前記被除数を格納する領域と前記第一の中間結果ベクト
ルデータを格納する領域とを備える第一のベクトルレジ
スタと、 前記除数を格納する領域と前記第二の中間結果ベクトル
データを格納する領域とを備える第二のベクトルレジス
タと、 前記第一および第二のベクトルレジスタのそれぞれの出
力を入力していずれか一方を選択的に出力する第一のセ
レクタと、 前記第二のベクトルレジスタの出力を入力する補数生成
器と、 前記第二のベクトルレジスタの出力と前記補数生成器の
出力とを入力していずれか一方を選択的に出力する第二
のセレクタと、 前記第一および第二のセレクタのそれぞれの出力を入力
して両者の積を前記第一および第二のベクトルレジスタ
にそれぞれ格納する乗算器とを備えることを特徴とする
ベクトル除算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189074A JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
| US07/917,389 US5309385A (en) | 1991-07-30 | 1992-07-23 | Vector division processing method and system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189074A JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535773A true JPH0535773A (ja) | 1993-02-12 |
Family
ID=16234873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189074A Pending JPH0535773A (ja) | 1991-07-30 | 1991-07-30 | ベクトル除算方式とその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5309385A (ja) |
| JP (1) | JPH0535773A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825680A (en) * | 1996-06-21 | 1998-10-20 | Digital Equipment Corporation | Method and apparatus for performing fast division |
| US5862069A (en) * | 1996-07-12 | 1999-01-19 | Analog Devices, Inc. | Four quadrant multiplying apparatus and method |
| JP3660075B2 (ja) * | 1996-10-04 | 2005-06-15 | 株式会社ルネサステクノロジ | 除算装置 |
| US7007058B1 (en) | 2001-07-06 | 2006-02-28 | Mercury Computer Systems, Inc. | Methods and apparatus for binary division using look-up table |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086671A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 除算回路 |
| JPH01321517A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 除算装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60164837A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 除算装置 |
| JPS62118474A (ja) * | 1985-11-19 | 1987-05-29 | Hitachi Ltd | ベクトル除算装置の制御方式 |
| US5140545A (en) * | 1991-02-13 | 1992-08-18 | International Business Machines Corporation | High performance divider with a sequence of convergence factors |
-
1991
- 1991-07-30 JP JP3189074A patent/JPH0535773A/ja active Pending
-
1992
- 1992-07-23 US US07/917,389 patent/US5309385A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086671A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 除算回路 |
| JPH01321517A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | 除算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5309385A (en) | 1994-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4980834B2 (ja) | 算術プロセッサ | |
| US5081573A (en) | Parallel processing system | |
| US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
| EP0570359B1 (en) | Heuristic processor | |
| JP2511914B2 (ja) | 複素乗算器及び複素乗算方法 | |
| US3746848A (en) | Fft process and apparatus having equal delay at each stage or iteration | |
| JPS593790B2 (ja) | Ｆｆｔ エンサンシヨリソウチ | |
| JPH03209561A (ja) | 連立一次方程式の解を求める計算装置及び方法 | |
| JPH0368416B2 (ja) | ||
| US4797849A (en) | Pipelined vector divide apparatus | |
| JPH0474219A (ja) | 高速乗算器 | |
| US3925646A (en) | Information and process control enhancement system employing series of square wave components | |
| US3290493A (en) | Truncated parallel multiplication | |
| US4740906A (en) | Digital lattice filter with multiplexed fast adder/full adder for performing sequential multiplication and addition operations | |
| US4991132A (en) | Apparatus for executing division by high-speed convergence processing | |
| JP2508784B2 (ja) | 指数関数演算装置 | |
| JPH0535773A (ja) | ベクトル除算方式とその装置 | |
| US6813628B2 (en) | Method and apparatus for performing equality comparison in redundant form arithmetic | |
| JPH06149861A (ja) | Ｄｃｔ及び逆ｄｃｔ演算装置並びにその演算方法 | |
| Bajard et al. | A new Euclidean division algorithm for residue number systems | |
| JP2737933B2 (ja) | 除算装置 | |
| US20030182339A1 (en) | Emod a fast modulus calculation for computer systems | |
| JPH10333883A (ja) | 乗算方法および乗算回路 | |
| JPS6259828B2 (ja) | ||
| JPH0343865A (ja) | ベクトル・データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |