JPH05334884A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05334884A
JPH05334884A JP14127692A JP14127692A JPH05334884A JP H05334884 A JPH05334884 A JP H05334884A JP 14127692 A JP14127692 A JP 14127692A JP 14127692 A JP14127692 A JP 14127692A JP H05334884 A JPH05334884 A JP H05334884A
Authority
JP
Japan
Prior art keywords
information
timing
circuit
option
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14127692A
Other languages
Japanese (ja)
Inventor
Masashi Masuda
雅士 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14127692A priority Critical patent/JPH05334884A/en
Publication of JPH05334884A publication Critical patent/JPH05334884A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To surely hold a set value to an option circuit regardless of an operation mode by holding information just before a reading means is stopped when reading operation is made to stop. CONSTITUTION:The operation setting information of the option circuit 2 is temporarily held in a information holding means 16 and a timing of a period for holding information in the information holding means 16 is set by means of a timing setting means 17. When the operation of an information reading means 12 is made to stop, the information just before the stop of operation of the information reading means 12 is held in the information holding means 16 until the time of operation recovery of the information reading means 12 based on the timing set by the timing setting means 17. Consequently, even in the operation mode such as the stoppage mode of the information reading means 12 the set value to the option circuit 2 is surely held and stable operation is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に係り、詳
しくは、例えば、1チップマイクロコントローラ等の分
野に用いて好適な、外付けオプション回路の設定部を備
える半導体装置に関する。近年、各種制御機能を一つの
チップ内に備えた、例えば、1チップマイクロコントロ
ーラ等の半導体装置が数多く開発されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a setting section for an external option circuit suitable for use in the field of, for example, a one-chip microcontroller. In recent years, many semiconductor devices, such as a one-chip microcontroller, having various control functions in one chip have been developed.

【0002】そして、このような1チップマイクロコン
トローラの中には、装置の高機能化に伴い、初期評価向
けにEPROM(Erasable Programmable Read Only Me
mory)等のような不揮発性書き込み可能記憶素子を内蔵
し、この不揮発性書き込み可能記憶素子を利用して、チ
ップ外部に接続するオプション回路の設定をするような
チップも提供されているが、このEPROM等の不揮発
性書き込み可能記憶素子を内蔵したチップは、量産品で
あるマスクROM版と同様な状態で使用できることが要
求される。
In such a one-chip microcontroller, an EPROM (Erasable Programmable Read Only Mem) for initial evaluation has been developed in accordance with the higher performance of the device.
There is also a chip that has a built-in non-volatile writable memory element such as a mory) and uses this non-volatile writable memory element to set an optional circuit connected to the outside of the chip. A chip having a nonvolatile writable storage element such as an EPROM is required to be usable in the same state as the mass-produced mask ROM version.

【0003】[0003]

【従来の技術】従来のこの種の半導体装置としては図3
に示すような、EPROMを内蔵した1チップマイクロ
コントローラがある。このマイクロコントローラ1は、
チップ外部に接続されるオプション回路2に対する情報
を格納したEPROM部3を備え、EPROM部3は、
センスアンプ4、コラムデコーダ5、コラムバッファ
6、ワードドライバ7、ロウデコーダ8、ロウバッファ
9、EPPROMセル10から構成されている。
2. Description of the Related Art FIG. 3 shows a conventional semiconductor device of this type.
There is a one-chip microcontroller with a built-in EPROM as shown in FIG. This microcontroller 1
The EPROM unit 3 is provided with the information for the option circuit 2 connected to the outside of the chip.
It comprises a sense amplifier 4, a column decoder 5, a column buffer 6, a word driver 7, a row decoder 8, a row buffer 9, and an EPPROM cell 10.

【0004】以上の構成において、オプション回路2に
対する情報を格納したEPROM部3のセンスアンプ4
を常時イネーブル状態としておくと、マイクロコントロ
ーラ1の消費電流が増加するため、マイクロコントロー
ラ1には低消費電力モードと呼ばれるチップの総消費電
流を抑える動作モードを設け、低消費電力モード時にお
いてはセンスアンプ4をディスエーブル状態とすること
によりマイクロコントローラ1の消費電流を抑えてい
た。
In the above configuration, the sense amplifier 4 of the EPROM section 3 storing the information for the option circuit 2
Is always enabled, the current consumption of the microcontroller 1 increases. Therefore, the microcontroller 1 is provided with an operation mode called a low power consumption mode for suppressing the total current consumption of the chip. The current consumption of the microcontroller 1 is suppressed by disabling the amplifier 4.

【0005】そして、近時の半導体装置の高機能化に伴
い、オプション回路2に対するマイクロコントローラ1
の端子状態オプションを搭載、すなわち、例えば、端子
が入力状態または出力状態のいずれの状態にあるか等の
情報を格納するものまで登場している。
Then, with the recent advancement in the functionality of semiconductor devices, the microcontroller 1 for the option circuit 2
Of the terminal status options, that is, those that store information such as whether the terminal is in the input state or the output state have appeared.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置にあっては、低消費電力モード時
にセンスアンプ4をディスエーブル状態とするという構
成となっていたため、以下に述べるような問題点があっ
た。すなわち、低消費電力モード時においてマイクロコ
ントローラ1の端子状態に応じて動作状態の変わるオプ
ション回路では、低消費電力モード時における前述の端
子状態オプション等を可能とした場合、低消費電力モー
ド時に外部のオプション回路2に対する種々の設定を変
更し、オプション設定値が確定した後、通常の動作モー
ドに復帰すると、センスアンプ4によりオプション回路
2に対するEPROMセル10に格納された情報が再度
読み出されるため、低消費電力モード時における端子状
態オプションの設定が無効になり、オプション設定値確
定後と低消費電力モードからの状態遷移後とは端子状態
に食い違いが生じることになる。
However, in such a conventional semiconductor device, since the sense amplifier 4 is configured to be disabled in the low power consumption mode, the following problems will occur. There was a point. That is, in the option circuit whose operation state changes according to the terminal state of the microcontroller 1 in the low power consumption mode, when the above-mentioned terminal state option in the low power consumption mode is enabled, the external circuit is operated in the low power consumption mode. When various settings for the option circuit 2 are changed and the option set value is determined and then the normal operation mode is restored, the information stored in the EPROM cell 10 for the option circuit 2 is read again by the sense amplifier 4, so that The setting of the terminal state option in the power consumption mode becomes invalid, and the terminal state will be different between after the option setting value is determined and after the state transition from the low power consumption mode.

【0007】したがって、オプション出力させるセンス
アンプ4をマイクロコントローラ1の状態遷移時、すな
わち、ディスエーブルする前にオプション出力を確定さ
せなければならないが従来の1チップマイクロコントロ
ーラ1にあっては、このことは考慮されていなかった。 [目的]そこで本発明は、動作モードにかかわらず、オ
プション回路に対する設定値を確実に保持する半導体装
置を提供することを目的としている。
Therefore, it is necessary to determine the option output when the state of the sense amplifier 4 which outputs the option is changed, that is, before the sense amplifier 4 is disabled. In the conventional one-chip microcontroller 1, this is the case. Was not considered. [Purpose] Therefore, an object of the present invention is to provide a semiconductor device that reliably holds a set value for an option circuit regardless of an operation mode.

【0008】[0008]

【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、外部に接続するオプション回路
の動作設定情報を格納する情報格納手段と、該情報格納
手段に格納された情報を読み出す情報読出手段と、該オ
プション回路の動作設定情報を一時保持する情報保持手
段と、該情報保持手段に情報を保持する期間のタイミン
グを設定するタイミング設定手段とを備え、前記情報読
出手段の動作を停止する場合、前記タイミング設定手段
の設定するタイミングに基づいて該情報読出手段の動作
停止直前の情報を該情報読出手段の動作復帰時まで前記
情報保持手段に保持するように構成している。
In order to achieve the above object, a semiconductor device according to the present invention reads information stored in an information storage means for storing operation setting information of an option circuit connected to the outside and information stored in the information storage means. The operation of the information reading means includes an information reading means, an information holding means for temporarily holding operation setting information of the option circuit, and a timing setting means for setting timing of a period for holding information in the information holding means. When stopped, information immediately before the operation of the information reading means is stopped is held in the information holding means based on the timing set by the timing setting means until the operation of the information reading means is restored.

【0009】[0009]

【作用】本発明では、情報読出手段の動作が停止される
際に、タイミング設定手段により設定されるタイミング
に基づいて情報読出手段の動作停止直前の情報が情報読
出手段の動作復帰時まで情報保持手段に保持される。す
なわち、例えば、情報読出手段を停止するモード等の動
作モード状態となっても、オプション回路に対する設定
値が確実に保持され、安定した動作が得られる。
According to the present invention, when the operation of the information reading means is stopped, the information immediately before the operation of the information reading means is held based on the timing set by the timing setting means until the operation of the information reading means is restored. Retained by the means. That is, for example, even in an operation mode state such as a mode in which the information reading means is stopped, the set value for the option circuit is reliably held, and stable operation is obtained.

【0010】[0010]

【実施例】以下、本発明を図面に基づいて説明する。図
1,2は本発明に係る半導体装置の一実施例を示す図で
あり、図1は本実施例の要部構成を示すブロック図であ
る。まず、構成を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1 and 2 are diagrams showing an embodiment of a semiconductor device according to the present invention, and FIG. 1 is a block diagram showing a main configuration of the present embodiment. First, the configuration will be described.

【0011】なお、図1において、図3に示した従来例
に付された番号と同一番号は同一部分を示す。本実施例
の半導体装置であるマイクロコントローラ1は、従来例
と同様に、チップ外部に接続されるオプション回路2に
対する情報を格納し、情報格納手段であるEPROMセ
ル部11、情報読出手段であるセンスアンプ部12、コ
ラムバッファ13、ロウバッファ14、コラムゲート1
5を有するEPROM部3と、情報保持手段であるラッ
チ回路16と、タイミング設定手段であるタイミング制
御回路17と、ディレイ回路18とから構成されてい
る。
In FIG. 1, the same numbers as the numbers given to the conventional example shown in FIG. 3 indicate the same parts. Similar to the conventional example, the microcontroller 1 which is the semiconductor device of the present embodiment stores the information for the option circuit 2 connected to the outside of the chip, the EPROM cell section 11 which is the information storing means, and the sense which is the information reading means. Amplifier unit 12, column buffer 13, row buffer 14, column gate 1
5, an EPROM section 3 having a number 5, a latch circuit 16 as an information holding means, a timing control circuit 17 as a timing setting means, and a delay circuit 18.

【0012】以上の構成において、EPROMセル部1
1に設定された値は、EPROMセル部11、すなわ
ち、センスアンプ部12、コラムバッファ13、ロウバ
ッファ14、ラッチ回路16がそれぞれアクティブ状態
である時、EPROMセル部11よりラッチ回路16を
介してオプション回路2に出力される。そして、マイク
ロコントローラ1の低消費電力モードと呼ばれる動作モ
ード時には、マイクロコントローラ1に流れる総電流
量、すなわち、電力消費を抑えるため、電流消費量の大
きなセンスアンプ部12、コラムバッファ13、ロウバ
ッファ14がディスエーブル状態とされ、これらセンス
アンプ部12、コラムバッファ13、ロウバッファ14
の動作が停止される。
In the above structure, the EPROM cell unit 1
The value set to 1 is transmitted from the EPROM cell unit 11 through the latch circuit 16 when the EPROM cell unit 11, that is, the sense amplifier unit 12, the column buffer 13, the row buffer 14, and the latch circuit 16 are active. It is output to the option circuit 2. Then, in the operation mode called the low power consumption mode of the microcontroller 1, in order to suppress the total amount of current flowing through the microcontroller 1, that is, the power consumption, the sense amplifier unit 12, the column buffer 13, and the row buffer 14 which consume a large amount of current. Are disabled, and these sense amplifier section 12, column buffer 13, row buffer 14
Is stopped.

【0013】ここで本実施例では、低消費電力モード時
であってもEPROMセル部11からの出力値が確定さ
れるように、通常モードから低消費電力モードに状態遷
移した時にEPROMセル部11の出力値が保持される
ようにしている。すなわち、不揮発性メモリであるEP
ROMに格納された情報に基づいて動作するオプション
回路2が、回路動作状態から回路停止状態へと移行した
時、つまり、回路内部クロックが停止して低消費電力モ
ードに移行した時にオプション回路2の設定値が保持さ
れる回路を構成している。
Here, in this embodiment, the EPROM cell unit 11 is changed from the normal mode to the low power consumption mode so that the output value from the EPROM cell unit 11 is fixed even in the low power consumption mode. The output value of is retained. That is, EP which is a non-volatile memory
When the option circuit 2 that operates based on the information stored in the ROM shifts from the circuit operating state to the circuit stop state, that is, when the circuit internal clock stops and shifts to the low power consumption mode, the option circuit 2 It constitutes a circuit that holds set values.

【0014】具体的には、図2の本実施例の動作例を説
明するためのタイミングチャートに基づいて説明する。
なお、図2中、KAP,KBPはシステム内の基本クロ
ック信号、PSOは低消費電力モード信号、PSは低消
費電力モード信号PSOにディレイ回路18による遅延
がかかった低消費電力モード遅延信号(以下、単に遅延
信号という)、CK1は基本クロック信号KAPを反転
して生成するロウバッファタイミング信号、CK2は基
本クロック信号KBPから生成されるラッチタイミング
信号であり、ラッチタイミング信号CK2は低消費電力
モード信号PSOにより基本クロック信号KBPが
“H”に固定されることによりディスエーブル状態とな
る。
Specifically, description will be made based on a timing chart for explaining an operation example of the present embodiment in FIG.
In FIG. 2, KAP and KBP are basic clock signals in the system, PSO is a low power consumption mode signal, PS is a low power consumption mode signal PSO, and a low power consumption mode delay signal (hereinafter CK1 is a row buffer timing signal generated by inverting the basic clock signal KAP, CK2 is a latch timing signal generated from the basic clock signal KBP, and the latch timing signal CK2 is a low power consumption mode signal. The basic clock signal KBP is fixed to "H" by the PSO, so that the basic clock signal KBP is disabled.

【0015】本実施例では、回路内部クロックが停止し
て低消費電力モードに移行したタイミングを得るのに、
低消費電力モード信号PSOにディレイ回路18による
遅延がかかった遅延信号PSを利用する。すなわち、ま
ず、低消費電力モード信号PSOが“H”とされること
によりマイクロコントローラ1の動作モードが低消費電
力モードへと移行するとともに、所定の遅延時間の後、
遅延信号PSが“H”となる。
In the present embodiment, in order to obtain the timing at which the circuit internal clock is stopped and the low power consumption mode is entered,
The delay signal PS obtained by delaying the low power consumption mode signal PSO by the delay circuit 18 is used. That is, first, the low power consumption mode signal PSO is set to "H" to shift the operation mode of the microcontroller 1 to the low power consumption mode, and after a predetermined delay time,
The delay signal PS becomes "H".

【0016】すると、基本クロック信号KBPが“H”
となり、状態遷移した時点でラッチタイミング信号CK
2が“L”となることによりラッチ回路16がオフさ
れ、ラッチ回路16内には低消費電力モードに状態遷移
する直前の情報が保持される。その後、所定の遅延時間
の後、遅延信号PSが“H”となることにより、センス
アンプ部12、コラムバッファ13、ロウバッファ14
の動作がオフされる。
Then, the basic clock signal KBP is "H".
And the latch timing signal CK
When 2 becomes "L", the latch circuit 16 is turned off, and the information immediately before the state transition to the low power consumption mode is held in the latch circuit 16. After that, after a predetermined delay time, the delay signal PS becomes “H”, so that the sense amplifier unit 12, the column buffer 13, and the row buffer 14
Is turned off.

【0017】これにより低消費電力モードに入ってもラ
ッチ回路16にはオプション回路2の動作に必要な端子
情報が保持されているため、安定してEPROMセル部
11の出力値が保持され、本実施例では、1チップマイ
クロコントローラ1が低消費電力モード状態であって
も、オプション回路2の設定値が保持され、端子オプシ
ョン状態がオプション回路2の設定値によって変更可能
となる。
As a result, even when the low power consumption mode is entered, the latch circuit 16 holds the terminal information necessary for the operation of the option circuit 2, so that the output value of the EPROM cell section 11 is held stably, and In the embodiment, even when the 1-chip microcontroller 1 is in the low power consumption mode state, the setting value of the option circuit 2 is held, and the terminal option state can be changed by the setting value of the option circuit 2.

【0018】このように本実施例では、不揮発性メモリ
(EPROM等)を利用したオプション回路2を有する
1チップマイクロコントローラで、低消費電力モード時
でもオプション設定値を保持でき、確実な端子オプショ
ン機能を実現することができる。
As described above, in this embodiment, the one-chip microcontroller having the option circuit 2 using the non-volatile memory (EPROM or the like) can hold the option set value even in the low power consumption mode, and the reliable terminal option function. Can be realized.

【0019】[0019]

【発明の効果】本発明では、情報読出手段の動作を停止
する際、タイミング設定手段によって設定するタイミン
グに基づいて情報読出手段の動作停止直前の情報を情報
読出手段の動作復帰時まで情報保持手段に保持すること
ができる。したがって、例えば、情報読出手段を停止す
るモード等の動作モード状態となっても、オプション回
路に対する設定値を確実に保持でき、安定した動作を得
ることができる。
According to the present invention, when the operation of the information reading means is stopped, the information immediately before the operation of the information reading means is stopped based on the timing set by the timing setting means until the operation of the information reading means is restored. Can be held at. Therefore, for example, even in an operation mode state such as a mode in which the information reading means is stopped, the set value for the option circuit can be reliably held and stable operation can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例の要部構成を示すブロック図である。FIG. 1 is a block diagram showing a main configuration of the present embodiment.

【図2】本実施例の動作例を説明するためのタイミング
チャートである。
FIG. 2 is a timing chart for explaining an operation example of the present embodiment.

【図3】従来例の要部構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a main part of a conventional example.

【符号の説明】[Explanation of symbols]

1 マイクロコントローラ 2 オプション回路 3 EPROM部 4 センスアンプ 5 コラムデコーダ 6 コラムバッファ 7 ワードドライバ 8 ロウデコーダ 9 ロウバッファ 10 EPPROMセル 11 EPROMセル部(情報格納手段) 12 センスアンプ部(情報読出手段) 13 コラムバッファ 14 ロウバッファ 15 コラムゲート 16 ラッチ回路(情報保持手段) 17 タイミング制御回路(タイミング設定手段) 18 ディレイ回路 1 Micro Controller 2 Option Circuit 3 EPROM Section 4 Sense Amplifier 5 Column Decoder 6 Column Buffer 7 Word Driver 8 Row Decoder 9 Row Buffer 10 EPPROM Cell 11 EPROM Cell Section (Information Storage Means) 12 Sense Amplifier Section (Information Reading Means) 13 Columns Buffer 14 Row buffer 15 Column gate 16 Latch circuit (information holding means) 17 Timing control circuit (timing setting means) 18 Delay circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】外部に接続するオプション回路の動作設定
情報を格納する情報格納手段と、 該情報格納手段に格納された情報を読み出す情報読出手
段と、 該オプション回路の動作設定情報を一時保持する情報保
持手段と、 該情報保持手段に情報を保持する期間のタイミングを設
定するタイミング設定手段と、 を備え、 前記情報読出手段の動作を停止する場合、前記タイミン
グ設定手段の設定するタイミングに基づいて該情報読出
手段の動作停止直前の情報を該情報読出手段の動作復帰
時まで前記情報保持手段に保持することを特徴とする半
導体装置。
1. Information storage means for storing operation setting information of an option circuit connected to the outside, information reading means for reading information stored in the information storage means, and temporarily holding operation setting information of the option circuit. An information holding unit; and a timing setting unit for setting a timing of a period for holding information in the information holding unit. When the operation of the information reading unit is stopped, based on the timing set by the timing setting unit. A semiconductor device, wherein the information immediately before the operation of the information reading unit is stopped is held in the information holding unit until the operation of the information reading unit is restored.
JP14127692A 1992-06-02 1992-06-02 Semiconductor device Pending JPH05334884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14127692A JPH05334884A (en) 1992-06-02 1992-06-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14127692A JPH05334884A (en) 1992-06-02 1992-06-02 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05334884A true JPH05334884A (en) 1993-12-17

Family

ID=15288128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14127692A Pending JPH05334884A (en) 1992-06-02 1992-06-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05334884A (en)

Similar Documents

Publication Publication Date Title
US7227777B2 (en) Mode selection in a flash memory device
EP0929075A1 (en) Synchronous type semiconductor memory device
US7827468B2 (en) Memory system including nonvolatile memory and volatile memory and operating method of same
JPH09259582A (en) Mode register control circuit and semiconductor device having the circuit
KR100669954B1 (en) Semiconductor memory device
KR20030078900A (en) Semiconductor memory and method for entering its operation mode
JPH08249244A (en) Data holding circuit
JP2003187593A5 (en)
US5970021A (en) Synchronous semiconductor memory device having function of inhibiting output of invalid data
JPH05334884A (en) Semiconductor device
JP2003022670A (en) Semiconductor integrated circuit
US20050073889A1 (en) Memory device with programmable parameter controller
JP3762558B2 (en) Semiconductor memory device, output signal control method and output signal control circuit in semiconductor memory device
US6847539B2 (en) Ferroelectric memory and method of reading data in the same
JPH08292915A (en) Integrated circuit device having built-in nonvolatile memory
JPH104568A (en) Data storage circuit for simple exchange
JPH1069336A (en) Integrated circuit
JP4103452B2 (en) Data input control device for serial EEPROM
KR100439046B1 (en) Auto precharge circuit in a semiconductor device
JP2809752B2 (en) Memory access circuit
KR100288417B1 (en) Synchronous type semiconductor memory device
JP3973970B2 (en) Data storage / restoration device for storage element
KR0137341B1 (en) Synchronous semiconductor memory device having reset function
US20050063243A1 (en) Decoding circuit for memory device
KR20060004782A (en) Semiconductor device for decreasing data skew

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030107