JPH05327655A - スペクトル拡散信号受信装置の同期捕捉回路 - Google Patents
スペクトル拡散信号受信装置の同期捕捉回路Info
- Publication number
- JPH05327655A JPH05327655A JP4133766A JP13376692A JPH05327655A JP H05327655 A JPH05327655 A JP H05327655A JP 4133766 A JP4133766 A JP 4133766A JP 13376692 A JP13376692 A JP 13376692A JP H05327655 A JPH05327655 A JP H05327655A
- Authority
- JP
- Japan
- Prior art keywords
- output
- adder
- multiplication coefficient
- value
- synchronization acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 受信信号のＳ／Ｎ比が大きく変化し、出力す
べき同期捕捉パルスが不安定又は断となった場合でも、
速かに復旧できるようにする。 【構成】 スペクトル拡散変調された受信信号はダブル
サンプリング方式のデジタルマッチドフィルタ（ＤＭ
Ｆ）１１でろ波され、加算器１２に入力され、乗算器１
３の出力と加算される。その加算出力が比較器１３に入
力され、そのしきい値を超えたとき、同期捕捉パルスｃ
が出力される。また加算出力は遅延回路１４で拡散周期
だけ遅延されて乗算器１３に入力され、乗算係数発生器
１６の乗算係数αと乗算される。この発明では、加算器
１２のオーバーフロー出力ｄが３ビットのシフトレジス
タ２２に入力され、同レジスタの出力ａ、各ビットのア
ンドをとった出力ｂ及び比較器出力ｃとが制御部２４に
入力され、ａ＝ｂ＝１のときαは粗く、ａ＝１、ｂ＝０
のときαは細かく調整され、ａ＝ｂ＝ｃ＝０のときαは
固定され、これらαの調整がａ＝ｂ＝０、ｃ＝１となる
迄行われる。
べき同期捕捉パルスが不安定又は断となった場合でも、
速かに復旧できるようにする。 【構成】 スペクトル拡散変調された受信信号はダブル
サンプリング方式のデジタルマッチドフィルタ（ＤＭ
Ｆ）１１でろ波され、加算器１２に入力され、乗算器１
３の出力と加算される。その加算出力が比較器１３に入
力され、そのしきい値を超えたとき、同期捕捉パルスｃ
が出力される。また加算出力は遅延回路１４で拡散周期
だけ遅延されて乗算器１３に入力され、乗算係数発生器
１６の乗算係数αと乗算される。この発明では、加算器
１２のオーバーフロー出力ｄが３ビットのシフトレジス
タ２２に入力され、同レジスタの出力ａ、各ビットのア
ンドをとった出力ｂ及び比較器出力ｃとが制御部２４に
入力され、ａ＝ｂ＝１のときαは粗く、ａ＝１、ｂ＝０
のときαは細かく調整され、ａ＝ｂ＝ｃ＝０のときαは
固定され、これらαの調整がａ＝ｂ＝０、ｃ＝１となる
迄行われる。
Description
【０００１】
【産業上の利用分野】この発明は、スペクトル拡散信号
受信装置のダブルサンプリング・デジタルマッチドフィ
ルタを使用した同期捕捉回路に関し、特にＳ／Ｎ比の変
動に起因する同期捕捉パルスの異常状態から速かに復旧
できるようにしたものである。
受信装置のダブルサンプリング・デジタルマッチドフィ
ルタを使用した同期捕捉回路に関し、特にＳ／Ｎ比の変
動に起因する同期捕捉パルスの異常状態から速かに復旧
できるようにしたものである。
【０００２】
【従来の技術】従来のスペクトル拡散信号受信装置の同
期捕捉回路は、図２Ａに示すように構成され、スペクト
ル拡散変調された受信信号が、デジタルマッチドフィル
タ（以下ＤＭＦと言う）１１に入力される。ＤＭＦ１１
はよく知られているように、フィルタ出力におけるＳ／
Ｎ比が最良となるように機能動作するものである。ＤＭ
Ｆ１１の出力は加算器１２の一方の入力端子に入力さ
れ、他方の入力端子に入力される乗算器１３の出力ｆと
加算される。加算器１２の出力は、比較器１４及び遅延
回路１５に供給される。遅延回路１５に入力された信号
は拡散符号長（拡散周期とも言う）に等しい時間だけ遅
延されて、乗算器１３に入力され、乗算係数発生器１６
より出力される１より小さい乗算係数αと掛算され、そ
の乗算値ｆが加算器１２に入力される。
期捕捉回路は、図２Ａに示すように構成され、スペクト
ル拡散変調された受信信号が、デジタルマッチドフィル
タ（以下ＤＭＦと言う）１１に入力される。ＤＭＦ１１
はよく知られているように、フィルタ出力におけるＳ／
Ｎ比が最良となるように機能動作するものである。ＤＭ
Ｆ１１の出力は加算器１２の一方の入力端子に入力さ
れ、他方の入力端子に入力される乗算器１３の出力ｆと
加算される。加算器１２の出力は、比較器１４及び遅延
回路１５に供給される。遅延回路１５に入力された信号
は拡散符号長（拡散周期とも言う）に等しい時間だけ遅
延されて、乗算器１３に入力され、乗算係数発生器１６
より出力される１より小さい乗算係数αと掛算され、そ
の乗算値ｆが加算器１２に入力される。
【０００３】このようにして、加算器１２では入力信号
は拡散符号長の周期で同期加算され、重み付けされて、
その加算出力が比較器１４に入力され、しきい値ｔｈと
比較される。その加算出力がしきい値ｔｈを超えたとき
に、拡散符号の相関ピーク値に同期したパルス（同期捕
捉パルスと言う）が比較器１４より外部に出力され、初
期同期の動作を完了する。
は拡散符号長の周期で同期加算され、重み付けされて、
その加算出力が比較器１４に入力され、しきい値ｔｈと
比較される。その加算出力がしきい値ｔｈを超えたとき
に、拡散符号の相関ピーク値に同期したパルス（同期捕
捉パルスと言う）が比較器１４より外部に出力され、初
期同期の動作を完了する。
【０００４】ＤＭＦ１１ではダブルサンプリングが行わ
れ、その出力波形は図２Ｂに示すように、相関ピーク値
の両側にも同期状態から半チップ（チップとは拡散符号
１ビット分の時間単位を言う）ずれたときの相関値が現
われる。なお、ダブルサンプリングは、初期捕捉時にサ
ンプル点に関する情報がなく、そのままでは帯域制限さ
れた入力信号の中央をサンプリングすることが困難であ
るときに、よく利用される技術である。
れ、その出力波形は図２Ｂに示すように、相関ピーク値
の両側にも同期状態から半チップ（チップとは拡散符号
１ビット分の時間単位を言う）ずれたときの相関値が現
われる。なお、ダブルサンプリングは、初期捕捉時にサ
ンプル点に関する情報がなく、そのままでは帯域制限さ
れた入力信号の中央をサンプリングすることが困難であ
るときに、よく利用される技術である。
【０００５】なお、ＤＭＦ１１の出力側に図２Ａに示し
たような加算器１２、遅延回路１５及び乗算器１３より
成る巡回回路を構成し、その出力を比較器１３でしきい
値ｔｈで比較する同期捕捉回路方式を、重み付け無限巡
回加算しきい値判定方式と称する。
たような加算器１２、遅延回路１５及び乗算器１３より
成る巡回回路を構成し、その出力を比較器１３でしきい
値ｔｈで比較する同期捕捉回路方式を、重み付け無限巡
回加算しきい値判定方式と称する。
【０００６】
【発明が解決しようとする課題】通常、スペクトラム拡
散通信における受信機の入力信号は雑音電力が大きいた
めＤＭＦ１１より前段のＡＧＣの動作は、大部分が雑音
の電力により制御されることとなる。これよりＤＭＦ１
１による相関ピーク出力は受信信号のＳ／Ｎ比により変
化することとなる。
散通信における受信機の入力信号は雑音電力が大きいた
めＤＭＦ１１より前段のＡＧＣの動作は、大部分が雑音
の電力により制御されることとなる。これよりＤＭＦ１
１による相関ピーク出力は受信信号のＳ／Ｎ比により変
化することとなる。
【０００７】通常の同期捕捉回路ではビット数が有限で
あることから受信信号のＳ／Ｎ比が大きく変化した場合
にＤＭＦ１１の相関出力が変化し、相関ピーク値と対応
する加算器１２の出力がオーバーフローする可能性があ
る。また、ＤＭＦ１１はダブルサンプリング方式である
ため、加算ピーク値の両側の値もオーバーフローする可
能性がある。
あることから受信信号のＳ／Ｎ比が大きく変化した場合
にＤＭＦ１１の相関出力が変化し、相関ピーク値と対応
する加算器１２の出力がオーバーフローする可能性があ
る。また、ＤＭＦ１１はダブルサンプリング方式である
ため、加算ピーク値の両側の値もオーバーフローする可
能性がある。
【０００８】このように加算器１２の出力がオーバーフ
ローしたときに正常な捕捉パルスを出力できないという
欠点がある。この発明の目的は、上記のような欠点を除
去し、受信信号のＳ／Ｎ比が大きく変化し、同期捕捉パ
ルスが不安定又は断となった場合でも、速かに復旧して
正常な同期捕捉パルスを出力できる同期捕捉回路を提供
することにある。
ローしたときに正常な捕捉パルスを出力できないという
欠点がある。この発明の目的は、上記のような欠点を除
去し、受信信号のＳ／Ｎ比が大きく変化し、同期捕捉パ
ルスが不安定又は断となった場合でも、速かに復旧して
正常な同期捕捉パルスを出力できる同期捕捉回路を提供
することにある。
【０００９】
【課題を解決するための手段】この発明は、スペクトル
拡散変調された受信信号を入力してろ波するダブルサン
プリング方式のデジタルマッチドフィルタと、そのデジ
タルマッチドフィルタの出力とフィードバック信号とを
加算する加算器と、その加算器出力を拡散周期だけ遅延
させる遅延回路と、１より小さい乗算係数αを発生する
乗算係数発生器と、前記遅延回路の出力に前記乗算係数
αを乗算し、その乗算値を前記フィードバック信号とし
て前記加算器に入力する乗算器と、前記加算器の出力を
しきい値と比較し、そのしきい値を超えたことを検出し
て、同期捕捉パルスを出力する比較器とより成るスペク
トル拡散信号受信装置の同期捕捉回路において、この発
明では特に次のように改良された乗算係数発生器が用い
られる。即ち、改良された乗算係数発生器には、前記加
算器のオーバーフロー出力を直列入力端子に入力して、
シフト動作を行う３ビット構成のシフトレジスタと、そ
のシフトレジスタの並列ビットのデータの論理積をとる
アンドゲートと、前記シフトレジスタの直列出力ａ、前
記アンドゲートの出力ｂ及び前記比較器の出力ｃをそれ
ぞれ入力して、前記乗算係数αを出力し、かつａ＝ｂ＝
“１”のとき、前記αの値を粗く調整し、ａ＝“１”、
ｂ＝“０”のとき、前記αの値を細かく調整し、ａ＝ｂ
＝“０”で、ｃ＝“０”のとき、前記αの値を固定し、
これらαの調整をａ＝ｂ＝“０”、ｃ＝“１”となる迄
行う制御部とが設けられる。
拡散変調された受信信号を入力してろ波するダブルサン
プリング方式のデジタルマッチドフィルタと、そのデジ
タルマッチドフィルタの出力とフィードバック信号とを
加算する加算器と、その加算器出力を拡散周期だけ遅延
させる遅延回路と、１より小さい乗算係数αを発生する
乗算係数発生器と、前記遅延回路の出力に前記乗算係数
αを乗算し、その乗算値を前記フィードバック信号とし
て前記加算器に入力する乗算器と、前記加算器の出力を
しきい値と比較し、そのしきい値を超えたことを検出し
て、同期捕捉パルスを出力する比較器とより成るスペク
トル拡散信号受信装置の同期捕捉回路において、この発
明では特に次のように改良された乗算係数発生器が用い
られる。即ち、改良された乗算係数発生器には、前記加
算器のオーバーフロー出力を直列入力端子に入力して、
シフト動作を行う３ビット構成のシフトレジスタと、そ
のシフトレジスタの並列ビットのデータの論理積をとる
アンドゲートと、前記シフトレジスタの直列出力ａ、前
記アンドゲートの出力ｂ及び前記比較器の出力ｃをそれ
ぞれ入力して、前記乗算係数αを出力し、かつａ＝ｂ＝
“１”のとき、前記αの値を粗く調整し、ａ＝“１”、
ｂ＝“０”のとき、前記αの値を細かく調整し、ａ＝ｂ
＝“０”で、ｃ＝“０”のとき、前記αの値を固定し、
これらαの調整をａ＝ｂ＝“０”、ｃ＝“１”となる迄
行う制御部とが設けられる。
【００１０】
【実施例】この発明の実施例を図１に、図２Ａと対応す
る部分に同じ符号を付し、重複説明を省略する。この発
明では、乗算係数発生器１６より出力される乗算係数α
の値は可変とされる（従来は固定）。乗算係数発生器１
６では、比較器１４より同期捕捉パルスが正常に出力さ
れているか否かを検出すると共に加算器１２の出力が、
そのピーク値だけオーバーフローしている場合と、ダブ
ルサンプリングによるピーク値の両側の出力も同時にオ
ーバーフローしている場合とを識別し、乗算係数αの調
整幅を前者の場合細かく、後者の場合粗く変化させ、加
算出力のオーバーフローを防止する。
る部分に同じ符号を付し、重複説明を省略する。この発
明では、乗算係数発生器１６より出力される乗算係数α
の値は可変とされる（従来は固定）。乗算係数発生器１
６では、比較器１４より同期捕捉パルスが正常に出力さ
れているか否かを検出すると共に加算器１２の出力が、
そのピーク値だけオーバーフローしている場合と、ダブ
ルサンプリングによるピーク値の両側の出力も同時にオ
ーバーフローしている場合とを識別し、乗算係数αの調
整幅を前者の場合細かく、後者の場合粗く変化させ、加
算出力のオーバーフローを防止する。
【００１１】乗算係数発生器１６はシフトレジスタ２
２、アンドゲート２３及び制御部２４とで構成される。
加算器１２のオーバーフロー出力ｄは３ビットのシフト
レジスタ２２の直列入力端子に入力され、１ビットづつ
シフトされる。シフトレジスタ２２の直列出力ａは制御
部２４に入力される。また、シフトレジスタ２２の各ビ
ットのデータはアンドゲート２３に入力されアンドがと
られ、アンドゲート２３の出力ｂが制御部２４に入力さ
れる。また、比較器１３より出力される同期捕捉パルス
ｃが制御部２４に入力される。制御部２４より乗算係数
αが乗算器１３に供給される。次に制御部２４の動作を
図１Ｂの動作フローチャートに基づき詳述する。
２、アンドゲート２３及び制御部２４とで構成される。
加算器１２のオーバーフロー出力ｄは３ビットのシフト
レジスタ２２の直列入力端子に入力され、１ビットづつ
シフトされる。シフトレジスタ２２の直列出力ａは制御
部２４に入力される。また、シフトレジスタ２２の各ビ
ットのデータはアンドゲート２３に入力されアンドがと
られ、アンドゲート２３の出力ｂが制御部２４に入力さ
れる。また、比較器１３より出力される同期捕捉パルス
ｃが制御部２４に入力される。制御部２４より乗算係数
αが乗算器１３に供給される。次に制御部２４の動作を
図１Ｂの動作フローチャートに基づき詳述する。
【００１２】（ステップＳ1 ）乗算係数αの初期設定に
おいて、制御部２４より出力される乗算係数αは、信号
受信装置の仕様に基づいて、受信信号のＳ／Ｎ比が最悪
の値をとるときでも、正常な同期捕捉パルスｃが出力で
きるように、ある程度大きな値に設定される。 （ステップＳ2 ）初期設定後、Ｓ／Ｎ比のきわめて良い
信号を受信した場合には、ＤＭＦ１１の出力が大きくな
るので、拡散周期毎に図２ＢのＪレベル以上の相関ピー
ク値とその両側の部分とが加算器１２でオーバーフロー
することになり、加算器１２より３クロック（ダブルサ
ンプルクロック）の間連続して論理１となるオーバーフ
ロー出力ｄが発生する。従って、ｄ：…０００１１１０
００…と変化するオーバーフロー出力ｄがシフトレジス
タ２２に入力される。その結果シフトレジスタ２２の出
力ａ及びアンドゲート２３の出力ｂの各論理値（正論理
とする）は、拡散周期毎に、 ａ：…０００１１１０００… ｂ：…０００１０００００… となる。制御部２４は出力ａ、ｂのデータ（レベル）を
チェックし、ａ＝Ｌ、ｂ＝Ｌの連続した状態から、ａ＝
Ｈ、ｂ＝Ｈ（ｃ＝ｘ（不定）で、ＬでもＨでもよい。ｃ
はほぼ拡散周期の間Ｌ又はＨとされる。）の状態を検出
（ステップＳ2a）したときには、その状態が１クロック
周期の間継続した後に、ａ＝Ｈ、ｂ＝Ｌの状態が２クロ
ックの間連続することになるが、制御部２４は、ａ＝
Ｈ、ｂ＝Ｌへの変化を無視し、受信信号のＳ／Ｎ比が可
なり良く、乗算係数αが大きすぎると判断して、αを粗
いピッチで小さい値に調整して行く（ステップＳ2b）。
おいて、制御部２４より出力される乗算係数αは、信号
受信装置の仕様に基づいて、受信信号のＳ／Ｎ比が最悪
の値をとるときでも、正常な同期捕捉パルスｃが出力で
きるように、ある程度大きな値に設定される。 （ステップＳ2 ）初期設定後、Ｓ／Ｎ比のきわめて良い
信号を受信した場合には、ＤＭＦ１１の出力が大きくな
るので、拡散周期毎に図２ＢのＪレベル以上の相関ピー
ク値とその両側の部分とが加算器１２でオーバーフロー
することになり、加算器１２より３クロック（ダブルサ
ンプルクロック）の間連続して論理１となるオーバーフ
ロー出力ｄが発生する。従って、ｄ：…０００１１１０
００…と変化するオーバーフロー出力ｄがシフトレジス
タ２２に入力される。その結果シフトレジスタ２２の出
力ａ及びアンドゲート２３の出力ｂの各論理値（正論理
とする）は、拡散周期毎に、 ａ：…０００１１１０００… ｂ：…０００１０００００… となる。制御部２４は出力ａ、ｂのデータ（レベル）を
チェックし、ａ＝Ｌ、ｂ＝Ｌの連続した状態から、ａ＝
Ｈ、ｂ＝Ｈ（ｃ＝ｘ（不定）で、ＬでもＨでもよい。ｃ
はほぼ拡散周期の間Ｌ又はＨとされる。）の状態を検出
（ステップＳ2a）したときには、その状態が１クロック
周期の間継続した後に、ａ＝Ｈ、ｂ＝Ｌの状態が２クロ
ックの間連続することになるが、制御部２４は、ａ＝
Ｈ、ｂ＝Ｌへの変化を無視し、受信信号のＳ／Ｎ比が可
なり良く、乗算係数αが大きすぎると判断して、αを粗
いピッチで小さい値に調整して行く（ステップＳ2b）。
【００１３】（ステップＳ3 ）αの初期設定後、Ｓ／Ｎ
比の比較的良い信号を受信した場合には、ＤＭＦ１１の
出力は拡散周期毎に図２ＢのＫレベル以上の相関ピーク
値のみが加算器１２でオーバーフローすることになる。
従って、出力ａ，ｂはそれぞれ拡散周期毎に、 ａ：…０００１０００… ｂ：…０００００００… となる。制御部２４はａ＝Ｌ（“０”）、ｂ＝Ｌ
（“０”）が連続した状態から、ａ＝Ｈ（“１”）、ｂ
＝Ｌ（“０”）、（ｃ＝ｘ）への変化を検出すると（ス
テップＳ3a）、受信信号のＳ／Ｎ比は比較的良く、乗算
係数αの値も最適な値に近いものと判断して、αの値を
細かなピッチで小さい方に調整して行く（ステップ
Ｓ3b）。
比の比較的良い信号を受信した場合には、ＤＭＦ１１の
出力は拡散周期毎に図２ＢのＫレベル以上の相関ピーク
値のみが加算器１２でオーバーフローすることになる。
従って、出力ａ，ｂはそれぞれ拡散周期毎に、 ａ：…０００１０００… ｂ：…０００００００… となる。制御部２４はａ＝Ｌ（“０”）、ｂ＝Ｌ
（“０”）が連続した状態から、ａ＝Ｈ（“１”）、ｂ
＝Ｌ（“０”）、（ｃ＝ｘ）への変化を検出すると（ス
テップＳ3a）、受信信号のＳ／Ｎ比は比較的良く、乗算
係数αの値も最適な値に近いものと判断して、αの値を
細かなピッチで小さい方に調整して行く（ステップ
Ｓ3b）。
【００１４】（ステップＳ4 ）αの初期設定後、制御部
２４はａ＝Ｌ、ｂ＝Ｌ、ｃ＝Ｌの状態を検出すると（ス
テップＳ4a）、オーバーフロー出力ｄ＝０で、かつ同期
はずれの状態であると判断し、αは既に許容最大値（初
期値）に設定されているので、αをその初期値に固定し
たまま様子を見る（ステップＳ4b）。 （ステップＳ5 ，Ｓ6 ）制御部２４はａ＝Ｌ、ｂ＝Ｌ、
ｃ＝Ｈであるか否かを調べる。もし、その状態を検出す
れば、加算器１２でオーバーフローせず、かつ同期捕捉
パルスｃが出力されているので、同期パルスの初期捕捉
が完了したものと見なす（ステップＳ6 ）。
２４はａ＝Ｌ、ｂ＝Ｌ、ｃ＝Ｌの状態を検出すると（ス
テップＳ4a）、オーバーフロー出力ｄ＝０で、かつ同期
はずれの状態であると判断し、αは既に許容最大値（初
期値）に設定されているので、αをその初期値に固定し
たまま様子を見る（ステップＳ4b）。 （ステップＳ5 ，Ｓ6 ）制御部２４はａ＝Ｌ、ｂ＝Ｌ、
ｃ＝Ｈであるか否かを調べる。もし、その状態を検出す
れば、加算器１２でオーバーフローせず、かつ同期捕捉
パルスｃが出力されているので、同期パルスの初期捕捉
が完了したものと見なす（ステップＳ6 ）。
【００１５】（ステップＳ7 ）初期捕捉完了後、制御部
２４が再びａ＝Ｌ、ｂ＝Ｌ、ｃ＝Ｌの状態（オーバーフ
ロー出力ｄ＝０で、かつ同期はずれの状態）を検出する
と、ステップＳ1 に戻って初期設定からやり直す。 なお、ステップＳ2b、Ｓ3bでのα値の具体的な調整は、
αが何ビットかで構成されているので、微調整のときに
はそのＬＳＢを動かし、粗調整のときには、例えばその
２倍動かすようにすればよい。
２４が再びａ＝Ｌ、ｂ＝Ｌ、ｃ＝Ｌの状態（オーバーフ
ロー出力ｄ＝０で、かつ同期はずれの状態）を検出する
と、ステップＳ1 に戻って初期設定からやり直す。 なお、ステップＳ2b、Ｓ3bでのα値の具体的な調整は、
αが何ビットかで構成されているので、微調整のときに
はそのＬＳＢを動かし、粗調整のときには、例えばその
２倍動かすようにすればよい。
【００１６】
【発明の効果】以上述べたように、この発明によれば、
受信信号のＳ／Ｎ比が大きく変化し、ＤＭＦ１１の出力
が増大して、加算器１２でオーバーフローが発生し、捕
捉パルスが不安定又は一時的に断となっても、乗算係数
発生器１６の制御部２４によって、オーバーフローの程
度に応じて乗算係数αの調整幅の粗い、或いは細かい調
整が行われるので、最適な乗算係数αに速かに収束させ
ることができ、よって正常な同期捕捉パルスに速かに復
旧できる。
受信信号のＳ／Ｎ比が大きく変化し、ＤＭＦ１１の出力
が増大して、加算器１２でオーバーフローが発生し、捕
捉パルスが不安定又は一時的に断となっても、乗算係数
発生器１６の制御部２４によって、オーバーフローの程
度に応じて乗算係数αの調整幅の粗い、或いは細かい調
整が行われるので、最適な乗算係数αに速かに収束させ
ることができ、よって正常な同期捕捉パルスに速かに復
旧できる。
【図１】Ａはこの発明の実施例を示すブロック図、Ｂは
Ａの動作フローチャート。
Ａの動作フローチャート。
【図２】Ａは従来の拡散信号受信装置の同期捕捉回路の
ブロック図、ＢはＡのＤＭＦ１１出力の波形図。
ブロック図、ＢはＡのＤＭＦ１１出力の波形図。
Claims (1)
- 【請求項１】 スペクトル拡散変調された受信信号を入
力してろ波するダブルサンプリング方式のデジタルマッ
チドフィルタと、 そのデジタルマッチドフィルタの出力とフィードバック
信号とを加算する加算器と、 その加算器出力を拡散周期だけ遅延させる遅延回路と、 １より小さい乗算係数αを発生する乗算係数発生器と、 前記遅延回路の出力に前記乗算係数αを乗算し、その乗
算値を前記フィードバック信号として前記加算器に入力
する乗算器と、 前記加算器の出力をしきい値と比較し、そのしきい値を
超えたことを検出して、同期捕捉パルスを出力する比較
器とより成るスペクトル拡散信号受信装置の同期捕捉回
路において、 前記乗算係数発生器が、前記加算器のオーバーフロー出
力を直列入力端子に入力して、シフト動作を行う３ビッ
ト構成のシフトレジスタと、 そのシフトレジスタの並列ビットのデータの論理積をと
るアンドゲートと、 前記シフトレジスタの直列出力ａ、前記アンドゲートの
出力ｂ及び前記比較器の出力ｃをそれぞれ入力して、前
記乗算係数αを出力し、かつ ａ＝ｂ＝“１”のとき、前記αの値を粗く調整し、 ａ＝“１”、ｂ＝“０”のとき、前記αの値を細かく調
整し、 ａ＝ｂ＝“０”で、ｃ＝“０”のとき、前記αの値を固
定し、 これらαの調整をａ＝ｂ＝“０”、ｃ＝“１”となる迄
行う制御部とを具備することを特徴とする、 スペクトル拡散信号受信装置の同期捕捉回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133766A JPH05327655A (ja) | 1992-05-26 | 1992-05-26 | スペクトル拡散信号受信装置の同期捕捉回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133766A JPH05327655A (ja) | 1992-05-26 | 1992-05-26 | スペクトル拡散信号受信装置の同期捕捉回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327655A true JPH05327655A (ja) | 1993-12-10 |
Family
ID=15112465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133766A Withdrawn JPH05327655A (ja) | 1992-05-26 | 1992-05-26 | スペクトル拡散信号受信装置の同期捕捉回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757870A (en) * | 1994-08-22 | 1998-05-26 | Matsushita Electric Industrial Co., Ltd. | Spread spectrum communication synchronizing method and its circuit |
| US6597676B1 (en) | 1996-07-09 | 2003-07-22 | Hitachi, Ltd. | CDMA communication system and method |
-
1992
- 1992-05-26 JP JP4133766A patent/JPH05327655A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757870A (en) * | 1994-08-22 | 1998-05-26 | Matsushita Electric Industrial Co., Ltd. | Spread spectrum communication synchronizing method and its circuit |
| US5818869A (en) * | 1994-08-22 | 1998-10-06 | Matsushita Electric Industrial Co., Ltd. | Spread spectrum communication synchronizing method and its circuit |
| US6597676B1 (en) | 1996-07-09 | 2003-07-22 | Hitachi, Ltd. | CDMA communication system and method |
| US7545777B2 (en) | 1996-07-09 | 2009-06-09 | Hitachi Communication Technologies, Ltd. | CDMA communication system and method |
| US7916699B2 (en) | 1996-07-09 | 2011-03-29 | Hitachi, Ltd. | CDMA communication system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8130891B2 (en) | Clock-data recovery (“CDR”) circuit, apparatus and method for variable frequency data | |
| US20030222803A1 (en) | Duty cycle adapter | |
| US5859671A (en) | Symbol timing recovery circuit and method | |
| US6388485B2 (en) | Delay-locked loop circuit having master-slave structure | |
| US9722590B1 (en) | Skew adjustment circuit, semiconductor device, and skew calibration method | |
| US5454015A (en) | Adaptive timing recovery with gain adjustment | |
| US6560271B1 (en) | Pseudo noise code acquisition apparatus for direct sequence spread spectrum communications | |
| US5572547A (en) | System for controlling the operating mode of an adaptive equalizer | |
| KR100983485B1 (ko) | 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법 | |
| JPH05327655A (ja) | スペクトル拡散信号受信装置の同期捕捉回路 | |
| EP0785621B1 (en) | Correlating filter and CDMA receiver | |
| CN100380832C (zh) | 用于扩频通信的变长相关器 | |
| US11424746B1 (en) | Reference-less clock and data recovery device and method | |
| JP2003309543A (ja) | クロック復元回路およびデータ受信回路 | |
| JPH05344092A (ja) | 受信装置 | |
| JP3251464B2 (ja) | クロック再生回路 | |
| US5650953A (en) | Reciprocal number arithmetic operating method and circuit which are used in modem | |
| JPH10190619A (ja) | 同期装置 | |
| US5729166A (en) | Digitally implemented frequency multiplication circuit having adjustable multiplication ratio and method of operation | |
| JPH1013307A (ja) | ディジタルディレイロックループ | |
| US6657482B2 (en) | Digital filter | |
| JPH02111130A (ja) | 受信回路 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 | |
| KR0151527B1 (ko) | 데이타 세그먼트 동기신호 발생 장치 및 방법 | |
| JPH11355188A (ja) | 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |