JPH05303639A - Edge extraction circuit from digital video signal - Google Patents

Edge extraction circuit from digital video signal

Info

Publication number
JPH05303639A
JPH05303639A JP4131514A JP13151492A JPH05303639A JP H05303639 A JPH05303639 A JP H05303639A JP 4131514 A JP4131514 A JP 4131514A JP 13151492 A JP13151492 A JP 13151492A JP H05303639 A JPH05303639 A JP H05303639A
Authority
JP
Japan
Prior art keywords
block
video signal
digital video
circuit
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4131514A
Other languages
Japanese (ja)
Inventor
Hideo Nakaya
秀雄 中屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4131514A priority Critical patent/JPH05303639A/en
Publication of JPH05303639A publication Critical patent/JPH05303639A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

PURPOSE:To extract edge information in digital picture by means of simple hardware or processing. CONSTITUTION:An input digital video signal is divided into smaller blocks in a blocking circuit 2. A maximum detection circuit 3 and a minimum detection circuit 4 detect the maximum and minimum values of each block and the dynamic range DR being the difference is obtained from a subtraction circuit 5. The dynamic range DR is supplied to a comparison circuit 6, and the value of the entire picture element is taken as '1' when DR>Th, and is taken as '0' when DR<=Th.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ディジタルビデオ信
号からエッジ情報を抽出するためのエッジ抽出回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an edge extraction circuit for extracting edge information from a digital video signal.

【0002】[0002]

【従来の技術】ディジタルビデオ信号からエッジ情報を
抽出することは、製造工程における自動マウント時のチ
ップ部品の位置検出等、ディジタル画像処理において種
々の利用分野がある。従来では、微分フィルタやラプラ
シアンフィルタが使用され、ディジタルビデオ信号のレ
ベル変化が激しい所をエッジとして検出している。
2. Description of the Related Art Extracting edge information from a digital video signal has various fields of use in digital image processing such as position detection of a chip component during automatic mounting in a manufacturing process. Conventionally, a differential filter or a Laplacian filter is used, and a place where the level change of the digital video signal is drastic is detected as an edge.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、ディジ
タル回路で上述のフィルタを構成する場合には、一般的
にディジタル乗算器を必要として、ハードウエアの規模
が大きくなる問題があった。また、レベル変化が比較的
大きくない場合には、エッジ抽出ができない問題があっ
た。
However, when the above-mentioned filter is constituted by a digital circuit, a digital multiplier is generally required, and there is a problem that the scale of hardware becomes large. Further, there is a problem that the edge extraction cannot be performed when the level change is not relatively large.

【0004】従って、この発明の目的は、乗算器を使用
しない簡単なハードウエアあるいはソフトウェアの処理
で実現でき、また、レベル変化が大きくない場合でもエ
ッジ抽出が可能なエッジ抽出回路を提供することにあ
る。
Therefore, an object of the present invention is to provide an edge extraction circuit which can be realized by a simple hardware or software process which does not use a multiplier, and which can extract edges even when the level change is not large. is there.

【0005】[0005]

【課題を解決するための手段】この発明は、入力ディジ
タルビデオ信号を複数の画素データからなるブロック単
位のデータに細分化し、ブロック毎に複数の画素データ
の最大値および最小値を検出する手段と、最大値および
最小値の差をしきい値と比較し、差がしきい値より大き
いブロックの画素データを全て“0”あるいは“1”の
一方の値とするとともに、差がしきい値より小さいブロ
ックの画素データを全て“0”あるいは“1”の他方の
値とする手段とからなるディジタルビデオ信号からのエ
ッジ抽出回路である。
According to the present invention, there is provided means for subdividing an input digital video signal into block unit data consisting of a plurality of pixel data, and detecting maximum and minimum values of the plurality of pixel data for each block. , The difference between the maximum value and the minimum value is compared with a threshold value, and all pixel data of blocks whose difference is greater than the threshold value is set to one of “0” or “1”, and the difference is greater than the threshold value. It is an edge extraction circuit from a digital video signal, which comprises means for setting all pixel data of a small block to the other value of "0" or "1".

【0006】[0006]

【作用】エッジ情報を含むブロック内には、明度差が存
在している。この明度差がしきい値より大きい時に、エ
ッジ情報が存在していると判定する。
The brightness difference exists in the block containing the edge information. When the brightness difference is larger than the threshold value, it is determined that the edge information exists.

【0007】[0007]

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1において、1がディジタルビデオ
信号が供給される入力端子である。このディジタルビデ
オ信号がブロック化回路2によってラスター走査の順序
からブロックの順序へ変換される。ブロックとしては、
図2Aに示すように、(n画素×mライン)の大きさで
ある。ブロックの大きさは、抽出されたエッジ情報の利
用分野を考慮して適切なものに選定される。ブロック化
回路2は、mラインメモリを備えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 1 is an input terminal to which a digital video signal is supplied. This digital video signal is converted from the raster scanning order to the block order by the block forming circuit 2. As a block,
As shown in FIG. 2A, the size is (n pixels × m lines). The block size is appropriately selected in consideration of the usage field of the extracted edge information. The blocking circuit 2 includes an m line memory.

【0008】ブロック化回路2に対しては、最大値検出
回路3および最小値検出回路4が接続される。最大値検
出回路3は、ブロック毎に最大値MAXを検出し、最小
値検出回路4は、ブロック毎に最小値MINを検出す
る。最大値MAXから最小値MINが減算回路5で減算
され、減算回路5からは、そのブロックのダイナミック
レンジDRが得られる。このダイナミックレンジDRが
比較回路6に供給され、あるしきい値Thと比較され
る。
A maximum value detection circuit 3 and a minimum value detection circuit 4 are connected to the blocking circuit 2. The maximum value detection circuit 3 detects the maximum value MAX for each block, and the minimum value detection circuit 4 detects the minimum value MIN for each block. The minimum value MIN is subtracted from the maximum value MAX by the subtraction circuit 5, and the subtraction circuit 5 obtains the dynamic range DR of the block. This dynamic range DR is supplied to the comparison circuit 6 and compared with a certain threshold Th.

【0009】比較回路6では、DR>Thのときに
“1”の出力を発生し、DR≦Thのときに“0”の出
力を発生する。この比較回路6の出力信号は、そのブロ
ックの全ての画素の値を“1”あるいは“0”に置き換
えたものである。つまり、ブロックのダイナミックレン
ジDRがしきい値Thより大きいならば、そのブロック
がエッジ情報を有するものと判定し、そのブロック内の
全画素の値を“1”とする。そうでないときには、その
ブロック内の全画素の値を“0”とする。
In the comparison circuit 6, an output of "1" is generated when DR> Th, and an output of "0" is generated when DR≤Th. The output signal of the comparison circuit 6 is obtained by replacing the values of all the pixels in the block with "1" or "0". That is, if the dynamic range DR of the block is larger than the threshold Th, it is determined that the block has edge information, and the values of all pixels in the block are set to "1". If not, the values of all pixels in the block are set to "0".

【0010】比較回路6の出力信号がブロック分解回路
7に供給され、ブロックの順序からラスター走査の順序
に変換される。従って、出力端子8には、“0”あるい
は“1”の値を有する出力データが得られる。
The output signal of the comparison circuit 6 is supplied to the block decomposition circuit 7 and converted from the block order to the raster scan order. Therefore, output data having a value of "0" or "1" is obtained at the output terminal 8.

【0011】図2Aに示すように、1画面内に三角形の
物体11が存在している入力画像を考えると、上述のよ
うに、そのエッジを含むブロックの全画素が“1”とさ
れる。従って、図2Bに示すように、エッジに対応する
ブロック12が白レベルとされ、それ以外が黒レベルの
出力画像が得られる。
Considering an input image in which a triangular object 11 exists in one screen as shown in FIG. 2A, all pixels of the block including the edge thereof are set to "1" as described above. Therefore, as shown in FIG. 2B, an output image in which the block 12 corresponding to the edge is set to the white level and the other blocks are set to the black level is obtained.

【0012】この一実施例と逆に、エッジを含むブロッ
クの画素の値を“0”とし、それ以外のブロックの画素
の値を“1”としても良い。また、出力画像を表示する
時に、“0”および“1”の画素を黒および白のレベル
以外の区別可能なレベルあるいは色に変換しても良い。
さらに、コンピュータのソフトウェア処理においても、
非常に高速に処理できるので、コンピュータを利用した
汎用画像処理装置においても、リアルタイムで実現する
ことができる。
Contrary to this embodiment, the pixel value of the block including the edge may be "0" and the pixel value of the other blocks may be "1". Further, when the output image is displayed, the "0" and "1" pixels may be converted into distinguishable levels or colors other than the black and white levels.
Furthermore, even in computer software processing,
Since the processing can be performed at extremely high speed, it can be realized in real time even in a general-purpose image processing apparatus using a computer.

【0013】[0013]

【発明の効果】この発明は、ディジタル微分フィルタの
ように、ディジタル乗算器を必要としないので、ハード
ウエアの規模が小さい利点がある。また、ソフトウェア
の少ないステップ数で実現できる。さらに、明度差が少
ないようなエッジの抽出も可能である。
The present invention has an advantage that the scale of hardware is small because a digital multiplier is not required unlike a digital differential filter. Further, it can be realized with a small number of steps of software. Further, it is possible to extract an edge having a small difference in brightness.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】この発明の一実施例の説明のための略線図であ
る。
FIG. 2 is a schematic diagram for explaining one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

3 最大値検出回路 4 最小値検出回路 6 比較回路 3 Maximum value detection circuit 4 Minimum value detection circuit 6 Comparison circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力ディジタルビデオ信号を複数の画素
データからなるブロック単位のデータに細分化し、上記
ブロック毎に上記複数の画素データの最大値および最小
値を検出する手段と、 上記最大値および最小値の差をしきい値と比較し、上記
差が上記しきい値より大きい上記ブロックの上記画素デ
ータを全て“0”あるいは“1”の一方の値とするとと
もに、上記差が上記しきい値より小さい上記ブロックの
上記画素データを全て“0”あるいは“1”の他方の値
とする手段とからなるディジタルビデオ信号からのエッ
ジ抽出回路。
1. A unit for subdividing an input digital video signal into block-unit data consisting of a plurality of pixel data and detecting the maximum and minimum values of the plurality of pixel data for each block, and the maximum and minimum values. The difference between the values is compared with a threshold value, and all the pixel data of the block in which the difference is larger than the threshold value are set to one of "0" or "1", and the difference is set to the threshold value. An edge extraction circuit from a digital video signal, which comprises means for setting all the pixel data of the smaller block to the other value of "0" or "1".
JP4131514A 1992-04-24 1992-04-24 Edge extraction circuit from digital video signal Pending JPH05303639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4131514A JPH05303639A (en) 1992-04-24 1992-04-24 Edge extraction circuit from digital video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4131514A JPH05303639A (en) 1992-04-24 1992-04-24 Edge extraction circuit from digital video signal

Publications (1)

Publication Number Publication Date
JPH05303639A true JPH05303639A (en) 1993-11-16

Family

ID=15059825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4131514A Pending JPH05303639A (en) 1992-04-24 1992-04-24 Edge extraction circuit from digital video signal

Country Status (1)

Country Link
JP (1) JPH05303639A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935041A (en) * 1995-07-14 1997-02-07 Nec Corp Original image fetching device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935041A (en) * 1995-07-14 1997-02-07 Nec Corp Original image fetching device

Similar Documents

Publication Publication Date Title
US6389163B1 (en) Method and apparatus for automatic image segmentation using template matching filters
US4694342A (en) Spatial filter useful for removing noise from video images and for preserving detail therein
US5745190A (en) Method and apparatus for supplying data
US20040046896A1 (en) Image processing apparatus and method
JPH04356869A (en) Image processor
US20020172417A1 (en) Image processing apparatus for and method of improving an image and an image display apparatus comprising the image processing apparatus
US6173082B1 (en) Image processing apparatus and method for performing image processes according to image change and storing medium storing therein image processing programs
US6999621B2 (en) Text discrimination method and related apparatus
JPH05303639A (en) Edge extraction circuit from digital video signal
JP3045555B2 (en) Binarization processing method for multi-tone image information
JP3355656B2 (en) Apparatus and method for extracting edges from digital image signal
JPH04220885A (en) Background elimination method and its execution device
JP3144257B2 (en) Screen size adjustment device
JP2001014474A (en) Figure extracting method
JPH01196971A (en) Background density sensing method for read picture
CN116468908A (en) Scanned picture identification method and device and terminal equipment
JP3183916B2 (en) Color extraction device
JP2656505B2 (en) AGC circuit
JPH01168164A (en) Picture processing unit
JPH0466153B2 (en)
JPH04333182A (en) Device for binarizing picture
JPH03139987A (en) Movement detecting circuit
JPH06164931A (en) Picture signal processor
JPH04157872A (en) Picture processing unit
JPH0520487A (en) Binary image converter