JPH05300471A - Video signal reproducing device - Google Patents

Video signal reproducing device

Info

Publication number
JPH05300471A
JPH05300471A JP4100826A JP10082692A JPH05300471A JP H05300471 A JPH05300471 A JP H05300471A JP 4100826 A JP4100826 A JP 4100826A JP 10082692 A JP10082692 A JP 10082692A JP H05300471 A JPH05300471 A JP H05300471A
Authority
JP
Japan
Prior art keywords
time
data
reproduction
image
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4100826A
Other languages
Japanese (ja)
Inventor
Hideaki Mita
英明 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4100826A priority Critical patent/JPH05300471A/en
Publication of JPH05300471A publication Critical patent/JPH05300471A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To make it possible to make a variable-speed reproduced screen, which becomes an extremely unsightly screen as the screen becomes the one combined with the image data of the screens of other times at the time of a high speed reproduction in the case of a digital VTR and the location on the screen is dispersed every image block, an easily visible screen. CONSTITUTION:Reproduced signals which are different in the time when they are recorded by an image block unit in a first deshuffling memory 7 and a second deshuffling memory 8 are written at the time of a variable-speed reproduction. The image data which are the same in the time when they are recorded in all the image blocks is outputted in the output from an adder 12 by calculating a factor so that the time of the reproduced image may be the same in a factor calculation circuit 9 and multiplying the factor in a first multiplier 10 and a second multiplier 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、特殊再生を行なう映像
信号再生装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal reproducing device for special reproduction.

【0002】[0002]

【従来の技術】近年、TV信号を高能率符号化により圧
縮した圧縮データをディジタル記録するビデオテープレ
コーダ(以下VTRという)に関して、数多くの発表が
なされている。この高能率符号化の方式として、隣合う
8画素×8ラインなどの画像ブロックのデータに直交変
換を施した後、所定数の画像ブロックからなる画像ブロ
ック群の直交変換データを圧縮し一定長とするような可
変長符号化処理を施す方式が一般的である。また、圧縮
効率を高めるために、可変長符号化処理を施す前に、画
像ブロック群内の各画像ブロックは画面上の位置が離れ
るように、1画面内の画像ブロックの順番を並べ替える
処理を施す。このようなVTRにおいて、テープ上のト
ラックに記録されるデータに対応する画像ブロックの順
番は画面上の位置の順番とは異なる。
2. Description of the Related Art In recent years, many announcements have been made regarding a video tape recorder (hereinafter referred to as VTR) for digitally recording compressed data obtained by compressing a TV signal by high efficiency coding. As a method of this high-efficiency encoding, after orthogonal transform is performed on image block data such as adjacent 8 pixels × 8 lines, the orthogonal transform data of an image block group consisting of a predetermined number of image blocks is compressed to a fixed length. A method of performing such variable length coding processing is generally used. In addition, in order to improve the compression efficiency, a process of rearranging the order of the image blocks in one screen is performed before the variable length coding process is performed so that the positions of the image blocks in the image block group are apart from each other on the screen. Give. In such a VTR, the order of the image blocks corresponding to the data recorded on the tracks on the tape is different from the order of the positions on the screen.

【0003】図5は、従来のVTRのブロック図、図6
は従来のVTRの画像ブロック群を示すブロック図、図
7(a)は従来のVTRの画面データを示す図、図7
(b)はテープ記録データを示す図、図8は高速再生時
の再生エンベロープ信号を示す図、図9は従来のVTR
の高速再生時のデシャフリングメモリの内容を示す図で
ある。
FIG. 5 is a block diagram of a conventional VTR, FIG.
7 is a block diagram showing an image block group of a conventional VTR, FIG. 7A is a diagram showing screen data of a conventional VTR, FIG.
8B is a diagram showing tape recording data, FIG. 8 is a diagram showing a reproduction envelope signal at the time of high-speed reproduction, and FIG. 9 is a conventional VTR.
It is a figure which shows the content of the deshuffling memory at the time of high-speed reproduction of.

【0004】まず、従来例のVTRの記録動作を説明す
る。図5に示すVTRの記録部において、映像信号が入
力端子21に入力される。映像信号はA/D変換器22
においてディジタルの画像データに変換される。画像デ
ータはシャフリングメモリ23において高能率符号化に
適した順番にデータを並べ替える処理が施される。即
ち、図6に示すように画像データを例えば8画素×8ラ
インの画像ブロック31に分割し、1フィールド内の位
置が互いに離れた画像ブロック31〜35から画像ブロ
ック群36が構成される。
First, the recording operation of the conventional VTR will be described. In the recording section of the VTR shown in FIG. 5, a video signal is input to the input terminal 21. The video signal is A / D converter 22
At, it is converted into digital image data. The image data is subjected to a process of rearranging the data in the shuffling memory 23 in an order suitable for high efficiency encoding. That is, as shown in FIG. 6, image data is divided into image blocks 31 of, for example, 8 pixels × 8 lines, and an image block group 36 is composed of image blocks 31 to 35 whose positions in one field are separated from each other.

【0005】このような画像ブロック群毎にデータが入
力シャフリングメモリ23から出力され、符号化回路2
4に加えられる。符号化回路24では画像ブロック毎に
直交変換などの処理が施され、各画像ブロック群単位で
固定長のデータとなり、記録データ作成回路25で記録
に適したデータに変換された後テープに記録される。こ
こでテープ上には図7に示すように画像ブロック群単位
で順番に記録される。
Data is output from the input shuffling memory 23 for each such image block group, and the encoding circuit 2
Added to 4. In the encoding circuit 24, processing such as orthogonal transformation is performed on each image block, fixed-length data is obtained for each image block group, converted into data suitable for recording by the recording data creation circuit 25, and then recorded on the tape. It Here, as shown in FIG. 7, the image blocks are sequentially recorded on the tape in units of image block groups.

【0006】次に、従来例の変速再生動作を説明する。
変速再生時に、再生ヘッド2はテープ上のトラックを斜
めにスキャンすることにより図8のように、断続的なエ
ンベロープ信号が出力される。ここでt1、t2・・・
t8は記録時の時刻を表しその間隔は1フィールド時間
である。再生データは再生アンプ3を介してブロック再
生回路4に加えられる。ブロック再生回路4ではブロッ
ク検出、エラー検出・訂正処理が施され、エラーの無い
ブロックデータが再生復合回路5に加えられる。再生復
合回路5ではデータを画像ブロック毎に画像データに変
換し、デシャフリングメモリ15に出力する。デシャフ
リングメモリ15では画像データを並べ替えて1画面の
データが作成された後、D/A変換器13でD/A変換
され出力端子14より出力される。
Next, the variable speed reproduction operation of the conventional example will be described.
At the time of variable speed reproduction, the reproducing head 2 scans the tracks on the tape obliquely to output intermittent envelope signals as shown in FIG. Here, t1, t2 ...
t8 represents the time at the time of recording, and its interval is one field time. The reproduction data is added to the block reproduction circuit 4 via the reproduction amplifier 3. The block reproduction circuit 4 performs block detection and error detection / correction processing, and error-free block data is added to the reproduction / decompression circuit 5. The reproduction / reconstruction circuit 5 converts the data into image data for each image block and outputs the image data to the deshuffling memory 15. In the deshuffling memory 15, the image data is rearranged to create one screen of data, which is then D / A converted by the D / A converter 13 and output from the output terminal 14.

【0007】ここでデシャフリングメモリ15では図9
のように、いくつかの画像ブロック単位で記録時の時刻
が異なった再生信号が書き込まれるため、再生画面は別
時刻の画面の画像ブロックを組み合わせたものとなって
おり、また、フィールド内の位置が互いに離れた画像ブ
ロック群単位で同一の時刻となっていた。また再生速度
が速くなればなるほど一画面内の時刻の差が大きくなっ
てしまう。
Here, in the deshuffling memory 15, FIG.
As shown in, the playback signal is written in several image blocks at different recording times, so the playback screen is a combination of image blocks of screens at different times, and the position in the field is also different. Have the same time for each image block group separated from each other. Also, the faster the playback speed, the greater the difference in time within one screen.

【0008】[0008]

【発明が解決しようとする課題】このように、従来の構
成のVTRでは、変速再生画面は別時刻の画面の画像デ
ータを組み合わせた画面となるうえに、同一時刻の画面
の画像データにおいても、画像ブロック毎に画面上の位
置が分散するので、特に高速再生画面が非常に見苦しい
画面となる欠点があった。
As described above, in the VTR having the conventional structure, the variable speed reproduction screen is a combination of the image data of the screens at different times, and even in the image data of the screens at the same time, Since the positions on the screen are dispersed for each image block, there is a drawback in that the high-speed playback screen is very unsightly.

【0009】本発明は上記の課題を解決するもので、変
速再生画面を見やすいものとすることが可能な映像信号
再生装置を提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a video signal reproducing apparatus capable of making the variable speed reproduction screen easy to see.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明では、磁気テープから再生される信号を書き
込む複数のフィールドメモリと、再生信号に対応して前
記フィールドメモリの書き込みを選択する手段と、前記
フィールドメモリの読み出したデータそれぞれに係数を
掛ける乗算器と、前記乗算器の出力を加えて映像信号を
出力する加算器とを備え、変速再生時に再生信号の記録
時刻に対応して前記乗算器の係数を決定する構成であ
る。
In order to solve the above problems, according to the present invention, a plurality of field memories for writing a signal reproduced from a magnetic tape and writing for the field memory are selected corresponding to reproduced signals. Means, a multiplier that multiplies each of the data read out from the field memory by a coefficient, and an adder that outputs the video signal by adding the output of the multiplier, corresponding to the recording time of the reproduction signal during variable speed reproduction. This is a configuration for determining the coefficient of the multiplier.

【0011】[0011]

【作用】本発明は上記した構成により、変速再生時に再
生信号の記録時刻に対応して複数のフィールドメモリか
ら同時に読み出したデータに各再生画像ブロックの時刻
を同一となるように前記乗算器の係数を決定することに
より、出力映像信号の画像ブロックは同一時刻となるた
め、高速再生の画面を見やすいものとすることができ
る。
According to the present invention, the coefficient of the multiplier is adjusted so that the time of each reproduced image block becomes the same for the data read simultaneously from a plurality of field memories corresponding to the recording time of the reproduced signal during variable speed reproduction. By determining, the image blocks of the output video signal have the same time, so that the high-speed playback screen can be easily viewed.

【0012】[0012]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明の映像信号再生装置の再生
部のブロック図、図2は変速再生時の再生エンベロープ
信号を示す図、図3は本発明の映像信号再生装置の再生
デシャフリングメモリの内容を示す図、図4は本実施例
の映像信号再生装置の乗算器の係数を示す図である。
FIG. 1 is a block diagram of a reproducing section of a video signal reproducing apparatus of the present invention, FIG. 2 is a view showing a reproduction envelope signal at the time of variable speed reproduction, and FIG. 3 is a reproduction deshuffling of the video signal reproducing apparatus of the present invention. FIG. 4 is a diagram showing the contents of the memory, and FIG. 4 is a diagram showing the coefficients of the multiplier of the video signal reproducing apparatus of this embodiment.

【0014】図1において、1は磁気テープ、2は再生
ヘッド、3は再生アンプ、4は再生データに対してブロ
ック検出、エラー検出・訂正処理を行なうブロック再生
回路、5はデータを画像ブロック毎に画像データに変換
する再生復合回路、6はメモリ選択スイッチ、7、8は
少なくとも8フィールド分の映像データを書き込める第
1、第2のデシャフリングメモリ、9は係数演算回路、
10は第1の乗算器、11は第2の乗算器、12は加算
器、13はD/A変換器、14は出力端子である。
In FIG. 1, 1 is a magnetic tape, 2 is a reproducing head, 3 is a reproducing amplifier, 4 is a block reproducing circuit for performing block detection and error detection / correction processing on reproduced data, and 5 is data for each image block. And a reproduction / decompression circuit for converting into image data, 6 is a memory selection switch, 7 and 8 are first and second deshuffling memories capable of writing video data for at least 8 fields, and 9 is a coefficient operation circuit,
Reference numeral 10 is a first multiplier, 11 is a second multiplier, 12 is an adder, 13 is a D / A converter, and 14 is an output terminal.

【0015】以上のように構成された本実施例の動作に
ついて説明する。まず、磁気テープ1を記録速度より高
速に移動させて映像信号を再生する変速再生時において
は、再生ヘッド2は磁気テープ1上のトラックを斜めに
スキャンすることになり、図2(a)のように、断続的
なエンベロープ信号が出力される。ここでt1、t2・
・・t11・・・は記録時の時刻を表し、その間隔は1
フィールド時間である。再生データは再生アンプ3を介
してブロック再生回路4に加えられる。ブロック再生回
路4ではブロック検出、エラー検出・訂正処理が施さ
れ、エラーの無いブロックデータが再生復合回路5に加
えられる。
The operation of this embodiment configured as described above will be described. First, at the time of variable speed reproduction in which the magnetic tape 1 is moved at a speed higher than the recording speed to reproduce a video signal, the reproducing head 2 scans the track on the magnetic tape 1 obliquely, as shown in FIG. Thus, an intermittent envelope signal is output. Where t1, t2
..T11 ... represents the time at the time of recording, and the interval is 1
It's field time. The reproduction data is added to the block reproduction circuit 4 via the reproduction amplifier 3. The block reproduction circuit 4 performs block detection and error detection / correction processing, and error-free block data is added to the reproduction / decompression circuit 5.

【0016】再生復合回路5ではデータを画像ブロック
毎に画像データに変換し、メモリ選択スイッチ6に出力
する。さらに、t1〜t8の画像データを第1のデシャ
フリングメモリ7に書き込み、t9〜t16の画像デー
タを第2のデシャフリングメモリ8に書き込むように、
メモリ選択スイッチ6を制御する制御信号をメモリ選択
スイッチ6に出力する。前記制御信号に基づきメモリ選
択スイッチ6では図2(b)に示すように、再生信号デ
ータが8フィールド分書き込まれる毎に第1のデシャフ
リングメモリ7と第2のデシャフリングメモリ8の書き
込みを選択する。この結果、第1のデシャフリングメモ
リ7と第2のデシャフリングメモリ8には、図3(a)
(b)に示すようにいくつかの画像ブロック単位で記録
時の時刻が異なった再生信号が書き込まれる。
The reproduction / reconstruction circuit 5 converts the data into image data for each image block and outputs the image data to the memory selection switch 6. Further, the image data of t1 to t8 is written in the first deshuffling memory 7, and the image data of t9 to t16 is written in the second deshuffling memory 8.
A control signal for controlling the memory selection switch 6 is output to the memory selection switch 6. Based on the control signal, the memory selection switch 6 writes the first deshuffling memory 7 and the second deshuffling memory 8 every time the reproduction signal data is written for 8 fields, as shown in FIG. 2B. Select. As a result, the first deshuffling memory 7 and the second deshuffling memory 8 are stored in FIG.
As shown in (b), reproduction signals having different recording times are written in several image block units.

【0017】ここで係数演算回路9では、例えば再生画
像の時刻がt9となるように第1のデシャフリングメモ
リ7と第2のデシャフリングメモリ8の各画像ブロック
に対応した係数をそれぞれ図4(a)(b)のように演
算することが出来る。第1の乗算器10と第2の乗算器
11では各画像ブロック毎に図4の係数を掛けることに
より、加算器12からの出力は全ての画像ブロックにお
いて記録時の時刻がt9で同一の画像データが出力され
る。即ち、t1のデータは第1の乗算器10により係数
0/8が乗算され、t9のデータは第2の乗算器11に
より係数8/8が乗算されるので、各乗算結果を加算器
12で加算するとt9のデータが得られる。また、t2
のデータは第1の乗算器10により係数1/8が乗算さ
れ、t10のデータは第2の乗算器11により係数7/
8が乗算されるので、各乗算結果を加算器12で加算す
るとt2・1/8+t10・8/7の加算データが得ら
れる。この加算データは時刻t2とt10のデータに重
み付けが施されて、時刻t9のデータとみなせる。以下
同様にt3とt11、t4とt12、t5とt13・・
・に重み付け加算される。
Here, in the coefficient calculation circuit 9, for example, the coefficients corresponding to the respective image blocks of the first deshuffling memory 7 and the second deshuffling memory 8 are shown so that the time of the reproduced image becomes t9. 4 (a) and (b) can be calculated. The first multiplier 10 and the second multiplier 11 multiply the image blocks by the coefficient shown in FIG. 4, so that the output from the adder 12 is the same image at the recording time t9 in all the image blocks. The data is output. That is, since the data of t1 is multiplied by the coefficient 0/8 by the first multiplier 10 and the data of t9 is multiplied by the coefficient 8/8 by the second multiplier 11, each multiplication result is added by the adder 12. The data of t9 is obtained by adding. Also, t2
Is multiplied by the coefficient ⅛ by the first multiplier 10, and the data of t10 is multiplied by the coefficient 7 / by the second multiplier 11.
Since 8 is multiplied, the addition data of each multiplication result is obtained by the adder 12 to obtain addition data of t2 · 1/8 + t10 · 8/7. This addition data is regarded as the data at time t9 by weighting the data at times t2 and t10. Similarly, t3 and t11, t4 and t12, t5 and t13 ...
· Weighted and added to.

【0018】以上のようにして加算されたデータは、D
/A変換器13でD/A変換され出力端子14より出力
される。
The data added as described above is D
The signal is D / A converted by the / A converter 13 and output from the output terminal 14.

【0019】以上のように本実施例によれば、高速再生
時に再生信号の記録時刻に対応して2個のデシャフリン
グメモリ7、8から同時に読み出した時刻の異なるデー
タに対して、各再生画像ブロックの時刻を同一となるよ
うに、第1、第2の乗算器10、11の係数を決定する
ことにより、再生画面内の画像ブロックの時刻を全て同
一とすることができ、高速再生の画面を見やすいものと
することができる。
As described above, according to the present embodiment, when the high speed reproduction is performed, each reproduction is performed with respect to the data read at different times simultaneously from the two deshuffling memories 7 and 8 corresponding to the recording time of the reproduction signal. By determining the coefficients of the first and second multipliers 10 and 11 so that the time of the image block is the same, it is possible to make the time of the image block in the reproduction screen the same, and The screen can be made easy to see.

【0020】ここで、本実施例では処理は全てフィール
ド単位で行っているが、フレーム単位で処理を行う場合
でも同様の効果が得られるのは明らかである。また、本
実施例ではデシャフリングの処理と変速再生画像データ
の時刻を同一とする処理とを同時に行ったが、別々の構
成としても構わない。さらに再生信号データが8フィー
ルド分書き込まれる毎に第1のデシャフリングメモリ7
と第2のデシャフリングメモリ8の書き込みを選択する
ようにしたが、これに限ることなく、第1、第2のデシ
ャフリングメモリを複数フィールド分書き込み可能な容
量とし、複数フィールド分書き込まれる毎に第1、第2
のデシャフリングメモリの書き込みを選択するようにし
てもよい。
Here, in the present embodiment, all processing is performed in field units, but it is clear that the same effect can be obtained even when processing is performed in frame units. Further, in the present embodiment, the deshuffling process and the process for making the time of the variable speed reproduction image data the same are performed at the same time, but they may be configured separately. Further, every time the reproduction signal data is written for 8 fields, the first deshuffling memory 7
Although the writing of the second deshuffling memory 8 is selected, the present invention is not limited to this, and the first and second deshuffling memories are set to have a capacity capable of writing a plurality of fields, and writing is performed for a plurality of fields. First and second for each
Alternatively, the writing of the deshuffling memory may be selected.

【0021】[0021]

【発明の効果】以上の実施例から明らかなように、本発
明は変速再生時の再生画像中の画像ブロック全てにおい
て記録時刻を同一とすることができるため、高速再生時
の画面を見やすい映像信号再生装置を実現できる効果が
ある。
As is apparent from the above embodiments, the present invention makes it possible to set the same recording time in all image blocks in a reproduced image during variable speed reproduction, so that a video signal that is easy to see on a screen during high speed reproduction can be obtained. There is an effect that a reproducing device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における映像信号再生装置の
再生部のブロック図
FIG. 1 is a block diagram of a reproducing unit of a video signal reproducing apparatus according to an embodiment of the present invention.

【図2】(a)は高速再生時の再生エンベロープ信号の
タイミング図 (b)は高速再生時のメモリ選択スイッチの制御信号の
タイミング図
FIG. 2A is a timing diagram of a reproduction envelope signal during high-speed reproduction, and FIG. 2B is a timing diagram of a control signal of a memory selection switch during high-speed reproduction.

【図3】(a)は本実施例における高速再生時のデシャ
フリングメモリの内容を示す図 (b)は本実施例における高速再生時のデシャフリング
メモリの内容を示す図
FIG. 3A is a diagram showing the contents of the deshuffling memory during high-speed reproduction in the present embodiment. FIG. 3B is a diagram showing the contents of the deshuffling memory during high-speed reproduction in the present embodiment.

【図4】(a)は本発明の一実施例における乗算器の係
数を示す図 (b)は本発明の一実施例における乗算器の係数を示す
FIG. 4A is a diagram showing coefficients of a multiplier in one embodiment of the present invention; FIG. 4B is a diagram showing coefficients of a multiplier in one embodiment of the present invention;

【図5】従来のVTRのブロック図FIG. 5 is a block diagram of a conventional VTR.

【図6】従来のVTRの画像ブロック群を示すブロック
FIG. 6 is a block diagram showing an image block group of a conventional VTR.

【図7】(a)は従来のVTRの画面データを示す図 (b)は従来のVTRの磁気テープの記録データを示す
7A is a diagram showing screen data of a conventional VTR, and FIG. 7B is a diagram showing recording data of a magnetic tape of the conventional VTR.

【図8】従来のVTRの高速再生時の再生エンベロープ
信号を示す図
FIG. 8 is a diagram showing a reproduction envelope signal during high-speed reproduction of a conventional VTR.

【図9】従来のVTRの高速再生時のデシャフリングメ
モリの内容を示すブロック図
FIG. 9 is a block diagram showing the contents of a deshuffling memory during high-speed playback of a conventional VTR.

【符号の説明】[Explanation of symbols]

6 メモリ選択スイッチ 7 第1のデシャフリングメモリ 8 第2のデシャフリングメモリ 9 係数演算回路 10 第1の乗算器 11 第2の乗算器 12 加算器 6 Memory Selection Switch 7 First Deshuffling Memory 8 Second Deshuffling Memory 9 Coefficient Operation Circuit 10 First Multiplier 11 Second Multiplier 12 Adder

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】記録媒体から再生される信号を書き込む複
数のフィールドメモリと、再生信号に対応して前記フィ
ールドメモリの書き込みを選択する手段と、前記フィー
ルドメモリの読み出したデータそれぞれに係数を掛ける
乗算器と、前記乗算器の演算結果を加えて映像信号を出
力する加算器とを備え、変速再生時に再生信号の記録時
の時刻に対応して前記乗算器の係数を切り換えることを
特徴とする映像信号再生装置。
1. A plurality of field memories for writing a signal reproduced from a recording medium, a unit for selecting writing in the field memory corresponding to a reproduced signal, and a multiplication for multiplying each of the read data of the field memory by a coefficient. And a multiplier for adding a calculation result of the multiplier and outputting a video signal, wherein the coefficient of the multiplier is switched according to the time when the reproduction signal is recorded during variable speed reproduction. Signal reproduction device.
JP4100826A 1992-04-21 1992-04-21 Video signal reproducing device Pending JPH05300471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4100826A JPH05300471A (en) 1992-04-21 1992-04-21 Video signal reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4100826A JPH05300471A (en) 1992-04-21 1992-04-21 Video signal reproducing device

Publications (1)

Publication Number Publication Date
JPH05300471A true JPH05300471A (en) 1993-11-12

Family

ID=14284135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4100826A Pending JPH05300471A (en) 1992-04-21 1992-04-21 Video signal reproducing device

Country Status (1)

Country Link
JP (1) JPH05300471A (en)

Similar Documents

Publication Publication Date Title
US4963992A (en) Apparatus for recording/reproducing digital video signals in both a standard mode and a long playing mode
JPH05145885A (en) Recording and reproducing device
JP2958332B2 (en) Magnetic recording / reproducing device
US5790556A (en) Method and apparatus for video signal processing
JPH05300471A (en) Video signal reproducing device
JP3036828B2 (en) Recording device
JPH0675339B2 (en) Magnetic tape recording / playback device
EP0548359B1 (en) Variable-speed digital signal reproducing device
JP2675791B2 (en) Signal recording device
JP3365010B2 (en) Video signal recording / reproducing device
JP3156449B2 (en) Digital recording and playback device
JPS6329377A (en) Magnetic recording and reproducing device
JPH0283579A (en) Device and method for image data display
JP2855838B2 (en) Magnetic playback device
JPH06139720A (en) Digital recording/reproducing device
JPH05207411A (en) Digital signal dubbing method
JPH05161106A (en) Recording and reproducing system for still picture signal
JPH08130706A (en) Digital signal recording and reproducing device
JPH07298195A (en) Image information compressing/expanding device
JPH0411362A (en) Digital recording and reproducing device
JPS62250504A (en) Pcm recording and reproducing system
JPH05167983A (en) Recording and reproducing device for video signal
JPH05182413A (en) Editing device
JPH04150682A (en) Improvement method for picture information recording density
JPH09130738A (en) Digital video signal recording and reproducing device