JPH05292476A - 汎用走査周期変換装置 - Google Patents
汎用走査周期変換装置Info
- Publication number
- JPH05292476A JPH05292476A JP4116691A JP11669192A JPH05292476A JP H05292476 A JPH05292476 A JP H05292476A JP 4116691 A JP4116691 A JP 4116691A JP 11669192 A JP11669192 A JP 11669192A JP H05292476 A JPH05292476 A JP H05292476A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- frame
- write
- address
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
Abstract
(57)【要約】
【目的】 一つの変換器により各種の映像走査周期の映
像信号に対応しうる汎用の走査周期変換装置を提供す
る。 【構成】 二つのフレームメモリを設け、そのいずれか
一方に映像信号をその走査周期に従って書き込み、他方
からは目的とする短い走査周期の同期信号に従って映像
信号を繰り返し読み出し、フレームメモリの一方への書
き込みが終了すると、その時点の他方の読み出しアドレ
スに対応するアドレスから読み出しを行うように切り換
え、それまで読み出しを行っていたフレームメモリを書
き込みに切り換えるように構成する。
像信号に対応しうる汎用の走査周期変換装置を提供す
る。 【構成】 二つのフレームメモリを設け、そのいずれか
一方に映像信号をその走査周期に従って書き込み、他方
からは目的とする短い走査周期の同期信号に従って映像
信号を繰り返し読み出し、フレームメモリの一方への書
き込みが終了すると、その時点の他方の読み出しアドレ
スに対応するアドレスから読み出しを行うように切り換
え、それまで読み出しを行っていたフレームメモリを書
き込みに切り換えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号の走査周波数
を任意のものに変換することができる汎用の走査周期変
換装置に関する。
を任意のものに変換することができる汎用の走査周期変
換装置に関する。
【０００２】
【従来の技術】従来より、テレビジョン方式の方式変
換、マルチ画像表示のための画像信号変換などにおける
ように、元の映像信号の走査周波数の整数倍の走査周波
数を有する映像信号への変換は、異種のものについても
容易に行われている。しかし、最近は、コンピュータ出
力のキャラクタ映像信号とビデオ信号とを合成表示する
場合などのように、その走査周波数が必ずしも整数倍で
はない映像信号に対する走査周期変換が必要となってき
ている。例えば、一つのビデオ信号源の映像信号を複数
かつ異種のコンピュータ出力にそれぞれ合成して各コン
ピュータ出力用のディスプレイに表示する場合や、一つ
のビデオ信号源の映像信号と複数かつ異種のコンピュー
タ出力の任意のものとを合成してマルチスキャンタイプ
のディスプレイに選択的に表示する場合などがある。
換、マルチ画像表示のための画像信号変換などにおける
ように、元の映像信号の走査周波数の整数倍の走査周波
数を有する映像信号への変換は、異種のものについても
容易に行われている。しかし、最近は、コンピュータ出
力のキャラクタ映像信号とビデオ信号とを合成表示する
場合などのように、その走査周波数が必ずしも整数倍で
はない映像信号に対する走査周期変換が必要となってき
ている。例えば、一つのビデオ信号源の映像信号を複数
かつ異種のコンピュータ出力にそれぞれ合成して各コン
ピュータ出力用のディスプレイに表示する場合や、一つ
のビデオ信号源の映像信号と複数かつ異種のコンピュー
タ出力の任意のものとを合成してマルチスキャンタイプ
のディスプレイに選択的に表示する場合などがある。
【０００３】
【発明が解決しようとする課題】上記のような場合に
は、接続されるコンピュータの映像走査周期が変わる度
に、その周波数と同レベルで元の映像信号を扱うために
は異なった走査周期変換器を用意する必要があり、不便
にして、かつ、コストもかかっていた。そこで、本発明
は、一つの変換器により各種の映像走査周期の映像信号
に対応しうる汎用の走査周期変換装置を提供することを
目的とする。
は、接続されるコンピュータの映像走査周期が変わる度
に、その周波数と同レベルで元の映像信号を扱うために
は異なった走査周期変換器を用意する必要があり、不便
にして、かつ、コストもかかっていた。そこで、本発明
は、一つの変換器により各種の映像走査周期の映像信号
に対応しうる汎用の走査周期変換装置を提供することを
目的とする。
【０００４】
【課題を解決するための手段】本発明によれば、二つの
フレームメモリを設け、そのいずれか一方に映像信号を
その走査周期に従って書き込み、他方からは目的とする
短い走査周期の同期信号に従って映像信号を繰り返し読
み出し、フレームメモリの一方への書き込みが終了する
と、その時点の他方の読み出しアドレスに対応するアド
レスから読み出しを行うように切り換え、それまで読み
出しを行っていたフレームメモリを書き込みに切り換え
るように構成される。
フレームメモリを設け、そのいずれか一方に映像信号を
その走査周期に従って書き込み、他方からは目的とする
短い走査周期の同期信号に従って映像信号を繰り返し読
み出し、フレームメモリの一方への書き込みが終了する
と、その時点の他方の読み出しアドレスに対応するアド
レスから読み出しを行うように切り換え、それまで読み
出しを行っていたフレームメモリを書き込みに切り換え
るように構成される。
【０００５】
【作用】この構成によれば、一方のメモリにフレームの
書き込みが行われる間他方のメモリの読み出しを繰り返
し、書き込みが終了すると、読み出しがフレーム途中で
もそのアドレスから次のフレームの読み出しを行うこと
となるので、走査周波数が整数倍の関係にない映像信号
への変換が可能となる。
書き込みが行われる間他方のメモリの読み出しを繰り返
し、書き込みが終了すると、読み出しがフレーム途中で
もそのアドレスから次のフレームの読み出しを行うこと
となるので、走査周波数が整数倍の関係にない映像信号
への変換が可能となる。
【０００６】
【実施例】図１および図２は、本発明による汎用走査周
期変換装置を利用したディスプレイシステムの基本構成
を説明するためのイメージ図であり、これらは様々な情
報処理機器などから出力される走査周波数の異なる映像
信号に合わせて通常のビデオ信号を変換するシステムで
ある。これらの図中、１ー１はディスプレイ装置、２ー
１は本発明による走査周期変換装置、３ー１〜３ー３は
それぞれ異種のコンピュータ、４ー１はビデオ信号源、
５ー１は信号切換器である。
期変換装置を利用したディスプレイシステムの基本構成
を説明するためのイメージ図であり、これらは様々な情
報処理機器などから出力される走査周波数の異なる映像
信号に合わせて通常のビデオ信号を変換するシステムで
ある。これらの図中、１ー１はディスプレイ装置、２ー
１は本発明による走査周期変換装置、３ー１〜３ー３は
それぞれ異種のコンピュータ、４ー１はビデオ信号源、
５ー１は信号切換器である。
【０００７】図１の場合は、各種のコンピュータ専用の
ディスプレイ装置にビデオ信号を合成表示するシステ
ム、そして、図２の場合は、複数のコンピュータ用のマ
ルチスキャンタイプのディスプレイ装置にビデオ信号を
合成表示するシステムの構成を示しており、特にコンピ
ュータのキャラクタ画面上にビデオ信号を挿入する場合
や、コンピュータなどの同期信号に合わせたビデオ信号
を発生させる場合に有効である。
ディスプレイ装置にビデオ信号を合成表示するシステ
ム、そして、図２の場合は、複数のコンピュータ用のマ
ルチスキャンタイプのディスプレイ装置にビデオ信号を
合成表示するシステムの構成を示しており、特にコンピ
ュータのキャラクタ画面上にビデオ信号を挿入する場合
や、コンピュータなどの同期信号に合わせたビデオ信号
を発生させる場合に有効である。
【０００８】図３は、本発明による汎用走査周期変換装
置の実施例を示すブロック図であり、Ｒ、Ｇ、Ｂの３チ
ャンネルのビデオ信号のうちの１チャンネルに対する変
換部の構成を示している。図中、１はビデオ信号入力
端、２および３は外部水平および垂直同期信号入力端、
４はＡ／Ｄ変換器、５は同期分離回路、６は水平同期信
号発生用のＰＬＬ発振器、７は読み出しクロック発生用
のＰＬＬ発振器、８は読み出し用ドットアドレス発生
器、９は読み出し用ラインアドレス発生器、１０は書き
込みクロック発生用のＰＬＬ発振器、１１は偶数／奇数
フィールド判別回路、１２は書き込み用ドットアドレス
発生器、１３は書き込み用ラインアドレス発生器、１４
はフレームスイッチ、１５はメモリモード制御回路、１
６はアドレススイッチ、１７および１８はフレームメモ
リ、１９はデータスイッチ、２０はＤ／Ａ変換器、２１
は出力端である。
置の実施例を示すブロック図であり、Ｒ、Ｇ、Ｂの３チ
ャンネルのビデオ信号のうちの１チャンネルに対する変
換部の構成を示している。図中、１はビデオ信号入力
端、２および３は外部水平および垂直同期信号入力端、
４はＡ／Ｄ変換器、５は同期分離回路、６は水平同期信
号発生用のＰＬＬ発振器、７は読み出しクロック発生用
のＰＬＬ発振器、８は読み出し用ドットアドレス発生
器、９は読み出し用ラインアドレス発生器、１０は書き
込みクロック発生用のＰＬＬ発振器、１１は偶数／奇数
フィールド判別回路、１２は書き込み用ドットアドレス
発生器、１３は書き込み用ラインアドレス発生器、１４
はフレームスイッチ、１５はメモリモード制御回路、１
６はアドレススイッチ、１７および１８はフレームメモ
リ、１９はデータスイッチ、２０はＤ／Ａ変換器、２１
は出力端である。
【０００９】本装置は、以下のように動作する。まず、
書き込み動作について説明する。走査周期を変換すべき
ビデオ信号を入力端１に、また、変換後の所望の走査周
期とタイミングの合わされた同期信号を外部入力端２お
よび３に供給する。入力されたビデオ信号はフレームメ
モリ１７、１８に供給されるとともに、その一部が同期
分離回路５に送られ、そこで分離された水平同期信号は
ＰＬＬ発振器６に入力されてノイズやジッターのない時
間的に安定した水平パルスを発生し、また、その水平パ
ルスとともに、同じく分離された垂直同期信号が偶数／
奇数フィールド判別回路１１に入力され、フレームメモ
リ１７および１８内に偶数および奇数フィールドにおけ
る各ライン上の画素が正しく配列されて記憶されるよう
に書き込みアドレスを発生させるべく偶数／奇数フィー
ルド判別が行われる。
書き込み動作について説明する。走査周期を変換すべき
ビデオ信号を入力端１に、また、変換後の所望の走査周
期とタイミングの合わされた同期信号を外部入力端２お
よび３に供給する。入力されたビデオ信号はフレームメ
モリ１７、１８に供給されるとともに、その一部が同期
分離回路５に送られ、そこで分離された水平同期信号は
ＰＬＬ発振器６に入力されてノイズやジッターのない時
間的に安定した水平パルスを発生し、また、その水平パ
ルスとともに、同じく分離された垂直同期信号が偶数／
奇数フィールド判別回路１１に入力され、フレームメモ
リ１７および１８内に偶数および奇数フィールドにおけ
る各ライン上の画素が正しく配列されて記憶されるよう
に書き込みアドレスを発生させるべく偶数／奇数フィー
ルド判別が行われる。
【００１０】その水平パルスは、また、書き込みクロッ
ク発生用のＰＬＬ発振器１０にも印加されて水平方向の
ドットアドレス発生用のクロックを発生し、これにより
水平方向のドットの水平同期信号に対する位相が全ての
水平ラインで揃うこととなる。書き込み用ドットアドレ
ス発生器１２はＰＬＬ発振器１０からのクロックに従っ
て各ライン中のドットアドレスを発生させ、書き込み用
ラインアドレス発生器１３は偶数／奇数フィールド判別
回路１１の判別出力を受けて水平パルス毎に１フレーム
中のラインアドレスを発生する。同時に、ＰＬＬ発振器
１０からのクロックは入力ビデオ信号に対するＡ／Ｄ変
換器４にも加えられており、書き込み用ドットとディジ
タル化画素信号との同期がとられる。
ク発生用のＰＬＬ発振器１０にも印加されて水平方向の
ドットアドレス発生用のクロックを発生し、これにより
水平方向のドットの水平同期信号に対する位相が全ての
水平ラインで揃うこととなる。書き込み用ドットアドレ
ス発生器１２はＰＬＬ発振器１０からのクロックに従っ
て各ライン中のドットアドレスを発生させ、書き込み用
ラインアドレス発生器１３は偶数／奇数フィールド判別
回路１１の判別出力を受けて水平パルス毎に１フレーム
中のラインアドレスを発生する。同時に、ＰＬＬ発振器
１０からのクロックは入力ビデオ信号に対するＡ／Ｄ変
換器４にも加えられており、書き込み用ドットとディジ
タル化画素信号との同期がとられる。
【００１１】次に、読み出し動作について説明する。読
み出しは、書き込みをしていない方のフレームメモリか
ら行う構成となっており、１枚のフレームのラインおよ
びドットを先頭から順に読み出して行う。また、水平ラ
イン上の画素数、すなわち、ドット数は書き込みによっ
て決まるが、読み出し時の走査周波数は書き込み時より
高く、すなわち、アップコンバートするように設定され
ており、読み出しクロック周波数は高くなっている。
み出しは、書き込みをしていない方のフレームメモリか
ら行う構成となっており、１枚のフレームのラインおよ
びドットを先頭から順に読み出して行う。また、水平ラ
イン上の画素数、すなわち、ドット数は書き込みによっ
て決まるが、読み出し時の走査周波数は書き込み時より
高く、すなわち、アップコンバートするように設定され
ており、読み出しクロック周波数は高くなっている。
【００１２】外部入力端２に入力された外部水平同期信
号は読み出しクロック発生用のＰＬＬ発振器７に加えら
れ、書き込み用と同じ分周比で発生されたクロックを読
み出し用ドットアドレス発生器８へ供給する。更に、外
部水平同期信号は外部入力端３に入力された垂直同期信
号とともに読み出し用ラインアドレス発生器９に加えら
れ、各水平ラインに対するアドレスを発生する。この実
施例においては、読み出しはノンインターレースとなっ
ており、偶数／奇数フィールドの区別はされていない。
また、ＰＬＬ発振器７のクロックは、ドットアドレス発
生器８とともに、Ｄ／Ａ変換器２０にも加えられてお
り、これによって読み出し時のフレームメモリのデータ
がアナログ信号へと変換される。
号は読み出しクロック発生用のＰＬＬ発振器７に加えら
れ、書き込み用と同じ分周比で発生されたクロックを読
み出し用ドットアドレス発生器８へ供給する。更に、外
部水平同期信号は外部入力端３に入力された垂直同期信
号とともに読み出し用ラインアドレス発生器９に加えら
れ、各水平ラインに対するアドレスを発生する。この実
施例においては、読み出しはノンインターレースとなっ
ており、偶数／奇数フィールドの区別はされていない。
また、ＰＬＬ発振器７のクロックは、ドットアドレス発
生器８とともに、Ｄ／Ａ変換器２０にも加えられてお
り、これによって読み出し時のフレームメモリのデータ
がアナログ信号へと変換される。
【００１３】フレームメモリから読み出されたディジタ
ルデータは、データスイッチ１９を通り、変換周期が読
み出し用クロックと同じクロックにより決定されている
Ｄ／Ａ変換器２０へ供給され、ここでアナログ信号に変
換される。変換後のアナログ信号は、走査周期の変換さ
れたビデオ信号として出力端２１に出力される。
ルデータは、データスイッチ１９を通り、変換周期が読
み出し用クロックと同じクロックにより決定されている
Ｄ／Ａ変換器２０へ供給され、ここでアナログ信号に変
換される。変換後のアナログ信号は、走査周期の変換さ
れたビデオ信号として出力端２１に出力される。
【００１４】以下、フレームメモリへの書き込みおよび
読み出し動作について説明する。フレームメモリ１７お
よび１８は、交互に書き込みおよび読み出し動作を繰り
返しており、図示された状態は、メモリ１７が「書き込
み」、メモリ１８が「読み出し」となっている。「書き
込み」と「読み出し」の切り換えは、フレームスイッチ
１４が書き込みアドレスを見つつ行っており、書き込み
の終了によって行われる構成となっており、書き込み優
先となっている。すなわち、書き込みアドレスの終了に
応じたフレームスイッチ１４の出力により、メモリモー
ド制御回路１５が駆動されて各フレームメモリのモード
が切り換えられ、アドレススイッチ１６が切り換えられ
て各フレームメモリへ供給するアドレスをモード切換に
対応して切り換え、かつ、データスイッチ１９が切り換
えられて交互に読み出されるフレームメモリの出力を同
期して取り出すように制御される。
読み出し動作について説明する。フレームメモリ１７お
よび１８は、交互に書き込みおよび読み出し動作を繰り
返しており、図示された状態は、メモリ１７が「書き込
み」、メモリ１８が「読み出し」となっている。「書き
込み」と「読み出し」の切り換えは、フレームスイッチ
１４が書き込みアドレスを見つつ行っており、書き込み
の終了によって行われる構成となっており、書き込み優
先となっている。すなわち、書き込みアドレスの終了に
応じたフレームスイッチ１４の出力により、メモリモー
ド制御回路１５が駆動されて各フレームメモリのモード
が切り換えられ、アドレススイッチ１６が切り換えられ
て各フレームメモリへ供給するアドレスをモード切換に
対応して切り換え、かつ、データスイッチ１９が切り換
えられて交互に読み出されるフレームメモリの出力を同
期して取り出すように制御される。
【００１５】以上の構成により、入力端１に入力された
ビデオ信号が目的とする走査周期のビデオ信号に変換さ
れるが、その変換の原理を図４を用いて詳細に説明す
る。いま、図３の状態のように、フレームメモリ１７が
「書き込み」モード、フレームメモリ１８が「読み出
し」モードにあるものとする。「書き込み」は入力され
たビデオ信号により行われ、「読み出し」はコンピュー
タ等からのより短い走査周期の同期信号により行われ
る。
ビデオ信号が目的とする走査周期のビデオ信号に変換さ
れるが、その変換の原理を図４を用いて詳細に説明す
る。いま、図３の状態のように、フレームメモリ１７が
「書き込み」モード、フレームメモリ１８が「読み出
し」モードにあるものとする。「書き込み」は入力され
たビデオ信号により行われ、「読み出し」はコンピュー
タ等からのより短い走査周期の同期信号により行われ
る。
【００１６】ステップにおいて、メモリ１７の「書き
込み」およびメモリ１８の「読み出し」がスタートす
る。ステップにおいて、メモリ１８の「読み出し」は
１フレーム分終了するが、メモリ１７の「書き込み」は
まだ終わっていない。ステップにおいて、書き込み優
先のためメモリ１７の「書き込み」は最後まで続けら
れ、メモリ１８ではメモリ１７の「書き込み」が終わる
まで同じフレームについてもう１度「読み出し」を実行
する。
込み」およびメモリ１８の「読み出し」がスタートす
る。ステップにおいて、メモリ１８の「読み出し」は
１フレーム分終了するが、メモリ１７の「書き込み」は
まだ終わっていない。ステップにおいて、書き込み優
先のためメモリ１７の「書き込み」は最後まで続けら
れ、メモリ１８ではメモリ１７の「書き込み」が終わる
まで同じフレームについてもう１度「読み出し」を実行
する。
【００１７】ステップにおいて、メモリモードの切換
が行われるが、そのためには次の２つの方法がある。 (1) ステップにおけるメモリ１７の「書き込み」が終
了した時点で、メモリ１８への「書き込み」に変更され
る。この時、メモリ１８の「読み出し」が中止されたド
ットアドレスの次のアドレスからメモリ１７の「読み出
し」を始める。 (2) ステップにおけるメモリ１７の「書き込み」が終
了した時点で、メモリ１８が「読み出し」を行っている
ラインについて「読み出し」を続行し、その終了を待っ
てメモリ１８の「書き込み」を始める。この時、メモリ
１８の「読み出し」が終わったラインの次のラインから
メモリ１７の「読み出し」を始める。
が行われるが、そのためには次の２つの方法がある。 (1) ステップにおけるメモリ１７の「書き込み」が終
了した時点で、メモリ１８への「書き込み」に変更され
る。この時、メモリ１８の「読み出し」が中止されたド
ットアドレスの次のアドレスからメモリ１７の「読み出
し」を始める。 (2) ステップにおけるメモリ１７の「書き込み」が終
了した時点で、メモリ１８が「読み出し」を行っている
ラインについて「読み出し」を続行し、その終了を待っ
てメモリ１８の「書き込み」を始める。この時、メモリ
１８の「読み出し」が終わったラインの次のラインから
メモリ１７の「読み出し」を始める。
【００１８】以上の動作を繰り返すことにより、目的と
する走査周期の変換を達成することができる。ここで、
上記ステップの(1) において示したように、読み出し
フレームの切り換えタイミングをラインの中間で行う
と、出力ビデオ信号中に切り換えノイズが現れる場合が
生じるので、同ステップ(2) に示したように「読み出
し」ラインを終了した時点、すなわち、水平の帰線期間
において切り換えを行うようにすれば、その切り換えノ
イズがビデオ信号中に現れることがない。
する走査周期の変換を達成することができる。ここで、
上記ステップの(1) において示したように、読み出し
フレームの切り換えタイミングをラインの中間で行う
と、出力ビデオ信号中に切り換えノイズが現れる場合が
生じるので、同ステップ(2) に示したように「読み出
し」ラインを終了した時点、すなわち、水平の帰線期間
において切り換えを行うようにすれば、その切り換えノ
イズがビデオ信号中に現れることがない。
【００１９】また、この変換原理によれば、走査線の数
に対する変換は整数倍のみとなるので、垂直走査期間中
の水平走査線数が整数倍以外の場合は、読み出しアドレ
スの先頭値と最終値とをセットすることにより整数倍関
係とすることができる。この場合、元のビデオ画面の一
部が隠されることとなるが、読み出しアドレスをプログ
ラマブルとすることにより、元のビデオフレームの読み
出し部分を可変にして不都合を少なくすることができ
る。更に、上記した変換動作において、「書き込み」動
作を止めれば、「読み出し」を行っているフレームメモ
リ側の「読み出し」動作が継続されて、映像の凍結を行
うことができる。
に対する変換は整数倍のみとなるので、垂直走査期間中
の水平走査線数が整数倍以外の場合は、読み出しアドレ
スの先頭値と最終値とをセットすることにより整数倍関
係とすることができる。この場合、元のビデオ画面の一
部が隠されることとなるが、読み出しアドレスをプログ
ラマブルとすることにより、元のビデオフレームの読み
出し部分を可変にして不都合を少なくすることができ
る。更に、上記した変換動作において、「書き込み」動
作を止めれば、「読み出し」を行っているフレームメモ
リ側の「読み出し」動作が継続されて、映像の凍結を行
うことができる。
【００２０】以上説明した本発明による汎用走査周期変
換装置を独立した機器として適用した場合のシステムに
ついて、その構成例を図５および図６に示す。図５は、
一つのビデオ信号源４ー１の映像信号を信号分配器６ー
１により複数に分配し、汎用走査周期変換装置２ー１、
２ー２・・・を用いて、複数かつ異種のコンピュータ３
ー１、３ー２・・・の出力とそれぞれ合成し、各コンピ
ュータ出力用のディスプレイ装置１ー１、１ー２・・・
に表示する場合を示している。
換装置を独立した機器として適用した場合のシステムに
ついて、その構成例を図５および図６に示す。図５は、
一つのビデオ信号源４ー１の映像信号を信号分配器６ー
１により複数に分配し、汎用走査周期変換装置２ー１、
２ー２・・・を用いて、複数かつ異種のコンピュータ３
ー１、３ー２・・・の出力とそれぞれ合成し、各コンピ
ュータ出力用のディスプレイ装置１ー１、１ー２・・・
に表示する場合を示している。
【００２１】図６は、一つのビデオ信号源４ー１の映像
信号と、複数かつ異種のコンピュータ３ー１、３ー２、
３ー３、３ー４・・・の出力から信号切換器５ー１によ
り選択して得た任意のものとを、汎用走査周期変換装置
２ー１を用いて合成し、マルチスキャンタイプのディス
プレイ１ー１に選択的に表示する場合を示している。ま
た、図７および図８は、これらの場合における表示画面
上の適用イメージを説明するための表示例を示してお
り、コンピュータ・ディスプレイ上にビデオ画像を切換
表示したり、はめ込み表示したりすることが簡単にでき
る。更に、上記の構成において、「読み出し」アドレス
の環境設定によって、「ピクチュアーインーピクチュ
ア」や「切り出し画面」などが可能となることから、マ
ルチメディアシステムへの様々な応用が考えられる。
信号と、複数かつ異種のコンピュータ３ー１、３ー２、
３ー３、３ー４・・・の出力から信号切換器５ー１によ
り選択して得た任意のものとを、汎用走査周期変換装置
２ー１を用いて合成し、マルチスキャンタイプのディス
プレイ１ー１に選択的に表示する場合を示している。ま
た、図７および図８は、これらの場合における表示画面
上の適用イメージを説明するための表示例を示してお
り、コンピュータ・ディスプレイ上にビデオ画像を切換
表示したり、はめ込み表示したりすることが簡単にでき
る。更に、上記の構成において、「読み出し」アドレス
の環境設定によって、「ピクチュアーインーピクチュ
ア」や「切り出し画面」などが可能となることから、マ
ルチメディアシステムへの様々な応用が考えられる。
【００２２】
【発明の効果】本発明の汎用走査周期変換装置によれ
ば、元の映像信号の単なる整数倍の走査周波数への変換
ではなく、連続的に任意の高い走査周波数への変換を容
易に行うことができ、単一の変換器を用いて走査周波数
の異なるキャラクタ映像信号を扱う機器毎に元の映像信
号の走査周期を整合させることができる。
ば、元の映像信号の単なる整数倍の走査周波数への変換
ではなく、連続的に任意の高い走査周波数への変換を容
易に行うことができ、単一の変換器を用いて走査周波数
の異なるキャラクタ映像信号を扱う機器毎に元の映像信
号の走査周期を整合させることができる。
【図１】本発明による汎用走査周期変換装置を利用した
ディスプレイシステムの基本構成の一例を説明するため
のイメージ図である。
ディスプレイシステムの基本構成の一例を説明するため
のイメージ図である。
【図２】本発明による汎用走査周期変換装置を利用した
ディスプレイシステムの基本構成の他の例を説明するた
めのイメージ図である。
ディスプレイシステムの基本構成の他の例を説明するた
めのイメージ図である。
【図３】本発明による走査周期変換装置の実施例を示す
ブロック図である。
ブロック図である。
【図４】本発明による走査周期変換の原理を説明するた
めの図である。
めの図である。
【図５】本発明による汎用走査周期変換装置を独立した
機器として適用した場合のシステムの一例を示す図であ
る。
機器として適用した場合のシステムの一例を示す図であ
る。
【図６】本発明による汎用走査周期変換装置を独立した
機器として適用した場合のシステムの他の例を示す図で
ある。
機器として適用した場合のシステムの他の例を示す図で
ある。
【図７】表示画面上の適用イメージを説明するための表
示例を示す図である。
示例を示す図である。
【図８】表示画面上の適用イメージを説明するための他
の表示例を示す図である。
の表示例を示す図である。
１ー１、１ー２ ディスプレイ装置 ２ー１、２ー２ 走査周期変換装置 ３ー１〜３ー４ コンピュータ ４ー１ ビデオ信号源 ５ー１ 信号切換器 ６ー１ 信号分配器 １ ビデオ信号入力端 ２、３ 外部同期信号入力端 ４ Ａ／Ｄ変換器 ５ 同期分離回路 ６、７、１０ ＰＬＬ発振器 ８ 読み出し用ドットアドレス発生器 ９ 読み出し用ラインアドレス発生器 １１ 偶数／奇数フィールド判別回路 １２ 書き込み用ドットアドレス発生器 １３ 書き込み用ドットアドレス発生器 １４ フレームスイッチ １５ メモリモード制御回路 １６ アドレススイッチ １７、１８ フレームメモリ １９ データスイッチ ２０ Ｄ／Ａ変換器 ２１ 出力端
Claims (1)
- 【請求項１】 二つのフレームメモリと、 第一の走査周期を有する映像信号を入力され、第一の走
査周期に従って書き込みアドレスを発生して上記二つの
フレームメモリの一方に映像信号を書き込む手段と、 上記第一の走査周期よりも短い第二の走査周期に対応す
る同期信号を入力され、第二の走査周期に従って読み出
しアドレスを発生して上記二つのフレームメモリの他方
から映像信号を繰り返し読み出す手段と、 上記書き込み手段による上記二つのフレームメモリの一
方への書き込みが終了すると、その時点の読み出しアド
レスに対応するアドレスから上記二つのフレームメモリ
の一方の読み出しを行うように上記読み出し手段を切り
換え制御するとともに、上記二つのフレームメモリの他
方の書き込みを行うように上記書き込み手段を切り換え
制御する切り換え手段とを備えることを特徴とする汎用
走査周期変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11669192A JP3154190B2 (ja) | 1992-04-10 | 1992-04-10 | 汎用走査周期変換装置 |
| US08/044,502 US5309233A (en) | 1992-04-10 | 1993-04-09 | Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11669192A JP3154190B2 (ja) | 1992-04-10 | 1992-04-10 | 汎用走査周期変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05292476A true JPH05292476A (ja) | 1993-11-05 |
| JP3154190B2 JP3154190B2 (ja) | 2001-04-09 |
Family
ID=14693476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11669192A Expired - Fee Related JP3154190B2 (ja) | 1992-04-10 | 1992-04-10 | 汎用走査周期変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5309233A (ja) |
| JP (1) | JP3154190B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001069422A (ja) * | 1999-07-15 | 2001-03-16 | Thomson Licensing Sa | デジタルｔｖ受像機の順次走査ビデオ信号処理におけるメモリ管理方法およびバッファリング・システム |
| JP2013257801A (ja) * | 2012-06-14 | 2013-12-26 | Toshiba Corp | サーバコンピュータおよびドライブ制御装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4423214C2 (de) * | 1994-07-01 | 1998-02-12 | Harris Corp | Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen |
| US6222589B1 (en) * | 1996-08-08 | 2001-04-24 | Yves C. Faroudja | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities |
| DE19812957A1 (de) * | 1998-03-24 | 1999-09-30 | Coin Inst Fuer Computer Integr | Verfahren zum Ausgeben empfangener Bilddaten |
| GB2338618A (en) * | 1998-06-16 | 1999-12-22 | Gec Marconi Avionics Holdings | Interlace to non-interlace conversion |
| US7689739B2 (en) * | 2005-07-11 | 2010-03-30 | Via Technologies, Inc. | Spread spectrum receiver, apparatus and method of a circular buffer for multirate data |
| JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3941921A (en) * | 1972-09-18 | 1976-03-02 | Hitachi, Ltd. | System for converting frequency band of picture signal |
| JPS53139925A (en) * | 1977-05-13 | 1978-12-06 | Hitachi Ltd | Receiving method for video signal |
| JPS60219884A (ja) * | 1984-04-16 | 1985-11-02 | Iwasaki Giken Kogyo Kk | 画像記憶装置 |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| JPS62193379A (ja) * | 1986-02-19 | 1987-08-25 | Fujitsu Ltd | 走査変換方式 |
| US4901148A (en) * | 1987-01-19 | 1990-02-13 | Canon Kabushiki Kaisha | Data processing device |
| JPH0216881A (ja) * | 1988-07-05 | 1990-01-19 | Sony Corp | スーパーインポーズ装置 |
| JPH0817477B2 (ja) * | 1989-07-14 | 1996-02-21 | 富士通株式会社 | 画像情報変換装置 |
-
1992
- 1992-04-10 JP JP11669192A patent/JP3154190B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-09 US US08/044,502 patent/US5309233A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001069422A (ja) * | 1999-07-15 | 2001-03-16 | Thomson Licensing Sa | デジタルｔｖ受像機の順次走査ビデオ信号処理におけるメモリ管理方法およびバッファリング・システム |
| JP2013257801A (ja) * | 2012-06-14 | 2013-12-26 | Toshiba Corp | サーバコンピュータおよびドライブ制御装置 |
| US9170934B2 (en) | 2012-06-14 | 2015-10-27 | Kabushiki Kaisha Toshiba | Server and drive control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3154190B2 (ja) | 2001-04-09 |
| US5309233A (en) | 1994-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1056285A2 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| JPS587183A (ja) | ビデオ信号変換装置 | |
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| JP2650186B2 (ja) | 静止画映像信号処理装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| US6831700B2 (en) | Video signal processor | |
| US6710810B1 (en) | Video signal processing apparatus with resolution enhancing feature | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| KR950004108B1 (ko) | 화상비가상이한화면에영상신호를디스플레이하는방법및그장치 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JPH05341739A (ja) | 画面分割装置 | |
| JP3883248B2 (ja) | 画素数変換装置 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| KR0132433Y1 (ko) | 비데오 필드 메모리의 쓰기 제어장치 | |
| JP2610181B2 (ja) | ビデオ走査周波数変換装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH0435284A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |