JPH05291397A - Manufacture of collet and semiconductor device - Google Patents

Manufacture of collet and semiconductor device

Info

Publication number
JPH05291397A
JPH05291397A JP4085793A JP8579392A JPH05291397A JP H05291397 A JPH05291397 A JP H05291397A JP 4085793 A JP4085793 A JP 4085793A JP 8579392 A JP8579392 A JP 8579392A JP H05291397 A JPH05291397 A JP H05291397A
Authority
JP
Japan
Prior art keywords
collet
chip
semiconductor
surface side
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4085793A
Other languages
Japanese (ja)
Inventor
Osatake Yamagata
修武 山方
Hideko Mukoda
秀子 向田
Tomoaki Takubo
知章 田窪
Masao Mochizuki
正生 望月
Mamoru Sasaki
衛 佐々木
Hiroshi Tazawa
浩 田沢
Hideo Ota
英男 太田
Yasuhiro Yamaji
泰弘 山地
Yoichi Hiruta
陽一 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4085793A priority Critical patent/JPH05291397A/en
Publication of JPH05291397A publication Critical patent/JPH05291397A/en
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE:To facilitate the handling of a very thin chip and increase its reliability by applying a sheet to the active surface side of a semiconductor integrated circuit substrate and polishing the rear surface thereof. CONSTITUTION:A cut groove 2 of a predetermined depth from the active surface side of a semiconductor substrate 1 is formed along the divided line of a semiconductor device on the surface of a semiconductor integrated circuit substrate (semiconductor substrate) 1. In addition, after a fixing sheet 3 is applied to the active surface side, the semiconductor substrate 1 is polished from the rear surface side up to the cut groove 2 in such manner that individually divided semiconductor integrated circuit chips are obtained. Furthermore, the application of the sheet 3 is performed through a ultraviolet hardening type adhesive. Even after divided, the sheet 3 remains in one body to protect the chips on the whole until they are separated from the sheet 3 to facilitate its handling.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コレットおよび半導体
装置の製造方法に係り、特に薄型チップのダイシング、
コレットおよびコレットを用いたチップの搬送に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a collet and a semiconductor device, and more particularly to dicing a thin chip,
The present invention relates to a collet and chip transport using the collet.

【0002】[0002]

【従来の技術】近年、半導体集積回路の分野では、素子
の高密度化、集積化が進められており、素子の微細化は
進む一方である。
2. Description of the Related Art In recent years, in the field of semiconductor integrated circuits, densification and integration of elements have been promoted, and the miniaturization of elements has been progressing.

【0003】このような半導体集積回路装置は、通常、
シリコン基板等の半導体基板に多数の集積回路を作り込
み、完成後、半導体集積回路チップに分断し、これらの
半導体集積回路チップをリードフレームあるいはフィル
ムキャリアなどの実装部材に装着し、チップの周りを樹
脂等で封止して形成される。
Such a semiconductor integrated circuit device is usually
A large number of integrated circuits are made on a semiconductor substrate such as a silicon substrate, after completion, it is divided into semiconductor integrated circuit chips, and these semiconductor integrated circuit chips are mounted on a mounting member such as a lead frame or film carrier, It is formed by sealing with resin or the like.

【0004】ところで、この集積回路基板を半導体集積
回路チップに分断する工程は、通常、次のようにして行
われている。
The process of dividing this integrated circuit board into semiconductor integrated circuit chips is usually performed as follows.

【0005】図18(a) に示すように、半導体集積回路
基板1の裏面に接着剤層4を介して固定用シート3をは
りつけ、吸着ステージに半導体集積回路基板1を装着
し、吸着穴から真空吸引を行うことにより、吸着ステー
ジに半導体集積回路基板1を固定する。
As shown in FIG. 18 (a), a fixing sheet 3 is attached to the back surface of the semiconductor integrated circuit board 1 via an adhesive layer 4, the semiconductor integrated circuit board 1 is mounted on a suction stage, and the suction hole is inserted. By vacuum suction, the semiconductor integrated circuit board 1 is fixed to the suction stage.

【0006】そして、TVカメラによって位置合わせを
行いながら薄刃カッターを走査し、順次半導体集積回路
基板1を図18(b) に示すように半分の深さまで切断す
るかもしくは図18(c) に示すように完全に切断し、半
導体集積回路チップ6に分断する。
Then, the thin-blade cutter is scanned while aligning with the TV camera to sequentially cut the semiconductor integrated circuit board 1 to a half depth as shown in FIG. 18 (b), or as shown in FIG. 18 (c). As described above, the semiconductor integrated circuit chip 6 is completely cut.

【0007】このようにして、分断した後、実装ライン
に搬送される。
After being divided in this way, it is conveyed to the mounting line.

【0008】このような半導体集積回路基板の分割方法
は、半導体集積回路チップの破損のおそれがなく取扱い
が容易な場合には用いることが可能であるが、極薄の半
導体集積回路基板はそのままの形状では、薄すぎて持ち
運びに際に破損してしまうというおそれがある。このた
め、従来の方法では極薄の半導体集積回路チップの製造
歩留まりが悪いという問題があった。
Such a method for dividing a semiconductor integrated circuit board can be used when the semiconductor integrated circuit chip is easy to handle and there is no risk of damage, but the ultrathin semiconductor integrated circuit board remains the same. The shape may be too thin and may be damaged during transportation. Therefore, the conventional method has a problem that the manufacturing yield of an extremely thin semiconductor integrated circuit chip is low.

【0009】ところでまた、このような半導体集積回路
素子をリードフレームに搭載する際には、通常ピンセッ
トやコレット等が用いられている。
Incidentally, when mounting such a semiconductor integrated circuit element on a lead frame, tweezers or collet is usually used.

【0010】ピンセットを用いる場合は、図19(a) お
よび(b) に示すように、リードフレームの半導体素子搭
載部にマウント剤(接着剤)を数点塗布しておき、チッ
プ5をピンセット13で挟んで持ち上げ、塗布したマウ
ント剤の上に裏面が接着するようにおく。塗布したマウ
ント剤をチップ裏面で潰し、裏面全体が塗れるようにチ
ップを上下あるいは左右に動かしなじませる。
When tweezers are used, as shown in FIGS. 19 (a) and 19 (b), several mount agents (adhesives) are applied to the semiconductor element mounting portion of the lead frame, and the chip 5 is tweezers 13. Then, lift it up so that the back side will adhere to the applied mount agent. The applied mount agent is crushed on the back surface of the chip, and the chip is moved up and down or left and right so that the entire back surface can be painted.

【0011】ところで、チップで発生した熱の多くはチ
ップ裏面からマウント剤を通りパッケージへ流れる。従
って、この熱放散をできるだけ高くするためには該マウ
ント剤の厚さはできるだけ薄くする必要があり、またマ
ウント剤内に気泡が含まれないような良好な塗れ性が必
要である。
Most of the heat generated in the chip flows from the back surface of the chip to the package through the mount material. Therefore, in order to make this heat dissipation as high as possible, it is necessary to make the mount agent as thin as possible, and it is necessary to have good wettability so that air bubbles are not contained in the mount agent.

【0012】しかし、ピンセットを用いたマウントでは
厚さを薄くしようとすると過度に力が加わりチップのエ
ッジ部にピンセットが当たってかけてしまうことがあ
る。
However, in a mount using tweezers, if the thickness is reduced, excessive force may be applied and the tweezers may hit the edge portion of the chip.

【0013】そこでこのエッジ部に接触することなくマ
ウントする方法として、図20(a)および(b) に示すよ
うに、平コレット14を用いる方法がある。
Therefore, as a method of mounting without contacting the edge portion, there is a method of using a flat collet 14 as shown in FIGS. 20 (a) and 20 (b).

【0014】この方法は直接チップの表面にバキューム
により吸着させてチップを塗布したマウント剤の上にお
き、そのまま表面を平コレットで軽く押し付けるもので
ある。この方法では、塗れ性、マウント剤の厚みはピン
セットで行うマウントよりもはるかに信頼性に優れてい
る。
According to this method, the surface of the chip is directly adsorbed by vacuum and placed on the mount agent coated with the chip, and the surface is lightly pressed with a flat collet. With this method, the wettability and the thickness of the mounting agent are much more reliable than those with tweezers.

【0015】しかしながら、平コレットを用いたマウン
ト方法において問題になるのは、直接チップ5の表面に
触ることである。このように平コレットが直接チップ5
の表面に触るため、平コレットの当接面にゴミが付着し
ていたり、シリコン基板のくずがくいこんでいたりする
と、チップ表面にこれらが直接当たることによって、ゴ
ミが付着したり、キズがついたりし、半導体チップの性
能を著しく低下させる原因となる。このため、特に表面
に保護膜を配設していない半導体チップの場合にはこの
方法は使用できないという問題があった。
However, a problem in the mounting method using the flat collet is to directly touch the surface of the chip 5. In this way, the flat collet directly inserts the tip 5
Since the surface of the chip is touched, if dust is attached to the contact surface of the flat collet, or if the chips of the silicon substrate are clogged, they may directly hit the chip surface, causing dust to be attached or scratched. This may cause the performance of the semiconductor chip to be significantly reduced. Therefore, there is a problem that this method cannot be used particularly in the case of a semiconductor chip having no protective film on the surface.

【0016】そこで、図21に示すように、チップ表面
に接触することなく実装することのできる角すいコレッ
ト15を用いた方法が提案されている。この方法では、
チップ5に合わせてコレット15のテーパが形成されて
おり、チップのエッジにタッチするように4方向で囲
み、コレット15がチップ5との間で吸着ホール16を
形成してチップ5の底面から約1/2程度突出するよう
にして用いられる。このような角すいコレットはチップ
のエッジ部にあたるため、表面には何も影響がないが、
1サイズチップ、1コレット対応であるため、サイズ毎
に、コレットを必要とするという問題がある。
Therefore, as shown in FIG. 21, there has been proposed a method using a corner cone collet 15 which can be mounted without contacting the chip surface. in this way,
The taper of the collet 15 is formed in accordance with the chip 5, and the collet 15 is surrounded in four directions so that the edge of the chip is touched. It is used so that it projects about 1/2. Since such a corner cone collet hits the edge of the chip, it has no effect on the surface,
Since it corresponds to one size chip and one collet, there is a problem that a collet is required for each size.

【0017】そこでさらに図22に示すように、チップ
の相対向する2辺と接触するように構成したコレット1
7がある。この場合管理されるのは相対向する1つの辺
のみなので角すいコレットと異なり、応用性がある。ま
たコレットの機能としては角すいコレットとかわらな
い。
Therefore, as shown in FIG. 22, a collet 1 constructed so as to contact two opposite sides of the chip.
There is 7. In this case, since only one side facing each other is managed, it has applicability unlike the corner cone collet. The function of the collet is the same as that of the square-corner collet.

【0018】しかしながら、チップ5はダイシングによ
り切断した時に、切断箇所にはシリコン基板のくずが残
っており、これをコレット15,コレット17のテーパ
によりシリコン基板のくずがチップ5のパターン側にず
れてチップ1の表面を汚してしまう。固体撮像素子等の
チップはゴミや汚れが表面に付着すると誤動作したり、
悪影響をうけることがある。
However, when the chip 5 is cut by dicing, scraps of the silicon substrate remain at the cut portions, and the scraps of the silicon substrate are displaced toward the pattern side of the chip 5 due to the taper of the collets 15 and 17. The surface of the chip 1 is soiled. Chips such as solid-state image sensors may malfunction if dust or dirt adheres to the surface,
May be adversely affected.

【0019】このダイシング時に発生するシリコンのク
ズに対しては以前から問題があったが、ピンセット13
や平コレット14を用いてマウントする際にはチップの
エッジ部には関係がなかったため問題としては小さかっ
た。
Although there has been a problem with the silicon scrap generated during the dicing, the tweezers 13
When mounting using the flat collet 14 or the flat collet 14, there was no relation to the edge portion of the chip, so the problem was small.

【0020】しかしながら、角すいコレット15や,コ
レット17を使用するに従って、コレットのテーパでく
ずれたシリコン基板のくずが問題となっていた。
However, with the use of the square-corner collet 15 and collet 17, scraps of the silicon substrate which are broken by the taper of the collet poses a problem.

【0021】また、このような角錘コレットを用いた接
着方法では、素子を持ち上げるためにバキュームで吸着
しているため、図22(a) に示すように大型で極薄の半
導体チップに使用すると吸着力にチップ5を破壊してし
まったり、図22(b) に示すように、わずかな角度のず
れで角錐コレットからチップ5が外れてしまうという問
題があった。
Further, in the bonding method using such a pyramidal collet, since it is adsorbed by vacuum to lift the element, it is used for a large and extremely thin semiconductor chip as shown in FIG. 22 (a). There is a problem that the tip 5 is broken by the suction force, or as shown in FIG. 22 (b), the tip 5 is detached from the pyramid collet with a slight angle shift.

【0022】[0022]

【発明が解決しようとする課題】このようにパッケージ
すなわち封止樹脂層の薄型化に伴い、チップの厚さは半
導体装置全体の厚さを大きく左右することになるため、
チップの薄型化が必要となってくる。
As the package, that is, the sealing resin layer is made thinner, the thickness of the chip greatly affects the thickness of the entire semiconductor device.
It is necessary to make the chip thinner.

【0023】そこでチップの薄型化が進められており、
チップの薄型化が更に進むと、従来の分割方法では、取
扱いに際して破損し易く、製造歩留まりが悪いという問
題があった。
Therefore, the chip is being made thinner,
As the chips are made thinner, the conventional dividing method has a problem that it is easily damaged during handling and the manufacturing yield is low.

【0024】またこのようなチップの薄型化に伴い、従
来の実装に用いられるコレットはチップ表面あるいはチ
ップのエッジで接触しているため、表面にふれることの
できないチップやごみの付着を嫌うチップの場合等には
特に使用できないという問題があった。
Further, with the reduction in the thickness of such a chip, the collet used in the conventional mounting is in contact with the surface of the chip or the edge of the chip. In some cases, there is a problem that it cannot be used.

【0025】本発明は前記実情に鑑みてなされたもの
で、極薄チップの取扱いを容易にし、信頼性の高い半導
体装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable semiconductor device that facilitates the handling of ultrathin chips.

【0026】しいては基板のスクライブラインに沿って
から歩留まりよく極薄チップに分割する方法を提供する
ことを目的とする。
It is an object of the present invention to provide a method of dividing an ultra-thin chip with good yield from the substrate along the scribe line.

【0027】また極薄チップの取扱いの容易なコレット
を提供することを目的とする。
It is another object of the present invention to provide a collet which allows easy handling of ultrathin chips.

【0028】[0028]

【課題を解決するための手段】そこで本発明の第1で
は、半導体集積回路基板の表面に、半導体装置の分割ラ
インに沿って半導体基板の能動面側から所定の深さの切
り溝を形成し、さらに該能動面側に固定用のシートを貼
着したのち、この半導体集積回路基板を裏面側から切り
溝に到達するまで研磨することにより、個々に分断され
た半導体集積回路チップを得るようにしている。
Therefore, in the first aspect of the present invention, a kerf having a predetermined depth is formed on the surface of the semiconductor integrated circuit substrate along the dividing line of the semiconductor device from the active surface side of the semiconductor substrate. After further adhering a fixing sheet to the active surface side, the semiconductor integrated circuit substrate is polished from the back surface side until reaching the kerf, thereby obtaining individually divided semiconductor integrated circuit chips. ing.

【0029】望ましくは、シートの貼着を、紫外線硬化
型接着剤を介して行うようにし、剥離に先立ち、半導体
集積回路基板の表面に紫外線を照射し、紫外線硬化型接
着剤を硬化させ、シートを剥離しやすい状態にする。
Desirably, the sheet is adhered via an ultraviolet curable adhesive, and prior to peeling, the surface of the semiconductor integrated circuit substrate is irradiated with ultraviolet rays to cure the ultraviolet curable adhesive, and the sheet To make it easy to peel off.

【0030】本発明の第2では先端に磁力発生用の電磁
石を具備し、磁力の発生および消去が可能なコレットを
構成している。
In the second aspect of the present invention, an electromagnet for generating a magnetic force is provided at the tip to form a collet capable of generating and erasing a magnetic force.

【0031】また本発明の第3では、半導体チップの能
動面側あるいは裏面側に磁性体領域を形成しておき、先
端に磁力発生用の電磁石を具備したコレットで前記磁性
体領域を磁力によって支持し、リードフレームやフィル
ムキャリアなどのチップ搭載領域に搬送し、磁力を消去
するようにしている。
In the third aspect of the present invention, a magnetic material region is formed on the active surface side or the back surface side of the semiconductor chip, and the magnetic material region is magnetically supported by a collet having an electromagnet for generating magnetic force at its tip. Then, it is transferred to a chip mounting area such as a lead frame or film carrier to erase the magnetic force.

【0032】[0032]

【作用】上記第1の構成によれば、半導体集積回路基板
の能動面側にシートを貼着して、裏面側から研磨するよ
うにしているため、該半導体集積回路基板が薄くなって
くるに従い次第に半導体集積回路チップに分断されるた
め、破損は大幅に低減される。
According to the first configuration, the sheet is attached to the active surface side of the semiconductor integrated circuit substrate and is polished from the back surface side. Therefore, as the semiconductor integrated circuit substrate becomes thinner, Since it is gradually divided into semiconductor integrated circuit chips, damage is greatly reduced.

【0033】また、分断された後も、シートは一体とし
て残っており、シートから剥離するまでは一体的に保護
されており、取扱いが容易である。
Further, even after the sheet is cut, the sheet remains as a unit and is protected integrally until it is peeled from the sheet, which makes it easy to handle.

【0034】そして、シートの貼着を、紫外線硬化型接
着剤を介して行うようにし、剥離に先立ち、半導体集積
回路基板の表面に紫外線を照射し、紫外線硬化型接着剤
を硬化させるようにすることにより、シートは剥離しや
すい状態となる。
Then, the sheet is adhered through an ultraviolet curable adhesive, and before the peeling, the surface of the semiconductor integrated circuit substrate is irradiated with ultraviolet rays so that the ultraviolet curable adhesive is cured. As a result, the sheet is easily peeled off.

【0035】このようにシートを剥離し易い状態にし
て、コレットによってシートから1つ1つリード構成体
に搭載するようにすれば取扱いは極めて容易である。
If the sheets are thus easily peeled off and the sheets are mounted on the lead structure one by one with the collet, the handling is extremely easy.

【0036】また本発明の第2および3では、コレット
が電磁石を具備し磁力によってチップを支持するように
しているため、大型で薄型のチップの場合にも微細な領
域で強固に支持することができ、真空吸引が不要である
ため破損のおそれもない。また、必要に応じて磁力の大
きさを変化できるようにしておくことにより、チップの
大きさや厚さに応じて必要な吸着力で支持することがで
き、チップの破損を防止することができる。さらにま
た、チップの裏面側あるいは素子領域をさけて磁性体領
域を形成するようにすれば、チップの汚染もなく極めて
清浄な表面を保持することができ、半導体装置の歩留ま
りを向上することができる。
Further, in the second and third aspects of the present invention, since the collet is provided with an electromagnet to support the chip by magnetic force, even a large and thin chip can be firmly supported in a fine area. It does not require vacuum suction, so there is no risk of damage. Further, by making the magnitude of the magnetic force changeable as needed, the chip can be supported by a necessary suction force according to the size and thickness of the chip, and damage to the chip can be prevented. Furthermore, by forming the magnetic region by avoiding the back side of the chip or the element region, it is possible to maintain a very clean surface without contamination of the chip and improve the yield of semiconductor devices. ..

【0037】[0037]

【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0038】実施例1 図1は、本発明の第1の実施例の半導体集積回路基板の
切断方法を示す図である。
Example 1 FIG. 1 is a diagram showing a method for cutting a semiconductor integrated circuit board according to a first example of the present invention.

【0039】まず図1(a) および(b) に示すように、厚
さ600μm 程度のシリコンIC等の半導体集積回路基
板1の能動面側、すなわち集積回路の形成された側に薄
刃カッターを用いてスクライブラインに沿って深さ10
0μm の溝2を形成する。すなわち集積回路基板1に光
照射を行い、赤外線ビジコンカメラを用いて、回路基板
1に形成されているスクライブラインのパターンをモニ
タTVに映し、位置合わせを行いながら高さ調整した薄
刃カッターを走査し、順次半導体集積回路基板1に溝2
を形成する。
First, as shown in FIGS. 1 (a) and 1 (b), a thin blade cutter is used on the active surface side of the semiconductor integrated circuit substrate 1 such as a silicon IC having a thickness of about 600 μm, that is, on the side where the integrated circuit is formed. Depth 10 along the scribe line
A groove 2 of 0 μm is formed. That is, the integrated circuit board 1 is irradiated with light, the pattern of the scribe line formed on the circuit board 1 is displayed on the monitor TV using the infrared vidicon camera, and the height-adjusted thin-blade cutter is scanned while performing the alignment. , The groove 2 on the semiconductor integrated circuit substrate 1 in order
To form.

【0040】こののち図2に示すようにこの基板の能動
面側にさらに80μm のポリエチレンまたはポリオレフ
ィンフィルムからなる固定用シート3を厚さ10μm の
紫外線硬化型接着剤4を介して貼着する。ここでは固定
用シート3および紫外線硬化型接着剤4としては、両者
が一体化された、D−604MSと指称されているリン
テック社の紫外線硬化型ダイシングシートを用いた。
Thereafter, as shown in FIG. 2, a fixing sheet 3 made of a polyethylene or polyolefin film having a thickness of 80 μm is further attached to the active surface side of the substrate via an ultraviolet curing adhesive 4 having a thickness of 10 μm. Here, as the fixing sheet 3 and the UV-curable adhesive 4, an UV-curable dicing sheet of Lintec Co., which is called D-604MS and which is integrated with each other, was used.

【0041】そして、図3に示すように基板の裏面から
シリカ粉末を用いた機械的研磨により該溝2に到達する
まで研磨を行うこのようにして、個々のチップ5に分断
した後、ステージに固定したまま、半導体集積回路基板
1の裏面側に固定シート3Rを貼着する。この固定シー
ト3Rも表面の固定用シート3と同様厚さ80μm のポ
リエチレンまたはポリオレフィンフィルムから構成され
紫外線硬化型接着剤4Rを介して貼着される。そして図
4に示すように、半導体集積回路基板1の表面側から、
UV照射を行う。
Then, as shown in FIG. 3, polishing is carried out from the back surface of the substrate by mechanical polishing using silica powder until the groove 2 is reached. The fixing sheet 3R is attached to the back surface side of the semiconductor integrated circuit substrate 1 while being fixed. This fixing sheet 3R is also made of a polyethylene or polyolefin film having a thickness of 80 μm, like the fixing sheet 3 on the surface, and is adhered via an ultraviolet curable adhesive 4R. Then, as shown in FIG. 4, from the front surface side of the semiconductor integrated circuit substrate 1,
UV irradiation is performed.

【0042】ここで紫外線硬化型接着剤4は、図5に示
すように、硬化して状態変化し4Pとなって、接着力が
低下し、剥離しやすい状態となったところで、表面側の
固定用シート3を一括して剥離する。ここで裏面の固定
シート3Rの紫外線硬化型接着剤も光が当たった領域で
は接着力が低下するが、この場合は、基板の表面側すな
わち集積回路が形成された側からのUV照射であるた
め、チップの配線パターンのある領域では光が遮断され
ることになり、接着状態を維持することができる。 そ
して、図6に示すように裏面を固定シート3R上に固定
された状態で実装ラインに搬送される。
Here, as shown in FIG. 5, the ultraviolet curable adhesive 4 is cured to change its state to 4P, the adhesive force is reduced, and the adhesive is easily peeled off. The sheet 3 is peeled off at once. Here, the adhesive strength of the ultraviolet curable adhesive of the fixing sheet 3R on the back surface is also reduced in the area exposed to light, but in this case, since it is UV irradiation from the front surface side of the substrate, that is, the side where the integrated circuit is formed. In a certain area of the chip wiring pattern, light is blocked, and the bonded state can be maintained. Then, as shown in FIG. 6, the back surface is fixed to the fixing sheet 3R and is conveyed to the mounting line.

【0043】そして固定シート3Rを伸ばし、チップ間
間隔を大きくし、貼着面すなわち基板の裏面側から再び
UV照射を行い、同様に硬化させ、接着力が低下し、剥
離しやすい状態となったところで、コレットを用いて1
個づつ移送し、リードフレームあるいはフィルムキャリ
ア等に位置決めし、装着する。
Then, the fixing sheet 3R is extended, the interval between chips is increased, UV irradiation is performed again from the pasting surface, that is, the back surface side of the substrate, and the adhesive sheet is cured in the same manner. By the way, using collet 1
Transfer them one by one, position them on a lead frame or film carrier, and mount them.

【0044】また、シートは分断されることなく、一体
のまま残っている上、UV照射により、固定用シートの
接着力を低下することができるため、固定用シートの剥
離が容易である。
Further, the sheet remains unintegrated without being divided, and the adhesive force of the fixing sheet can be reduced by UV irradiation, so that the fixing sheet can be easily peeled off.

【0045】実施例2 次に本発明の第2の実施例について説明する。Second Embodiment Next, a second embodiment of the present invention will be described.

【0046】図7(a) および(b) は本発明の第2の実施
例の半導体搭載装置で用いられるコレットを示す裏面図
および断面図である。
FIGS. 7 (a) and 7 (b) are a rear view and a sectional view showing a collet used in the semiconductor mounted device of the second embodiment of the present invention.

【0047】このコレット21は先端に磁界発生部22
を具備した円筒状体で構成されており、内部にコイル2
3を有しスイッチ24を介して磁界の発生をオンオフす
ることが可能なように構成されている。
This collet 21 has a magnetic field generator 22 at the tip.
It is composed of a cylindrical body with a coil 2 inside.
3 and is configured to be able to turn on and off the generation of the magnetic field via the switch 24.

【0048】また図8はここで用いられる極薄の半導体
チップを示す図である。この半導体チップ5は能動面側
5aの中央部に前記コレットの先端の磁界発生部22と
同程度の大きさを有するニッケルパターン27を具備
し、このニッケルパターン27が前記コレットの先端の
磁界発生部22からの磁力によって支持されるようにし
たことを特徴とする。
FIG. 8 is a view showing an ultrathin semiconductor chip used here. The semiconductor chip 5 is provided with a nickel pattern 27 having the same size as the magnetic field generating portion 22 at the tip of the collet at the center of the active surface side 5a. The nickel pattern 27 is a magnetic field generating portion at the tip of the collet. It is characterized in that it is supported by the magnetic force from 22.

【0049】このニッケルパターンは素子領域の形成工
程で用いるニッケル層を所望の形状に残すことによって
も容易に得られるが、別に形成しても良い。
This nickel pattern can be easily obtained by leaving the nickel layer used in the step of forming the element region in a desired shape, but it may be formed separately.

【0050】また図9(a) に示すように、塗布法あるい
選択めっきに磁性体パターン27sを形成するようにし
てもよい。
Further, as shown in FIG. 9A, the magnetic material pattern 27s may be formed by coating method or selective plating.

【0051】また図9(b) に示すように半導体基板の裏
面側5bにスパッタリング法等を用いて磁性体層を形成
しレジストR塗布後フォトリソグラフィによりパターニ
ングして選択的に除去することにより磁性体パターン2
7sを形成するようにしてもよい。
As shown in FIG. 9 (b), a magnetic layer is formed on the back surface 5b of the semiconductor substrate by using a sputtering method or the like, and after applying a resist R, patterning is performed by photolithography to selectively remove the magnetic layer. Body pattern 2
7s may be formed.

【0052】次にこのコレットを用いて半導体基板をリ
ードフレーム上に実装する方法について説明する。
Next, a method of mounting a semiconductor substrate on a lead frame using this collet will be described.

【0053】まず図10(a) に示すように、実施例1に
示したのと同様にしてダイシングを行い固定用シート3
(実施例1参照)によって固定されている分割された半
導体チップ5のニッケルパターン27上にこのコレット
21を位置決めする。
First, as shown in FIG. 10 (a), the fixing sheet 3 was diced in the same manner as in Example 1.
The collet 21 is positioned on the nickel pattern 27 of the divided semiconductor chip 5 fixed by (see Embodiment 1).

【0054】ぞして図10(b) に示すように、スイッチ
24をオンし、磁界発生部22によって磁界を生起し、
コレットの磁力によってチップ5を支持する。
By the way, as shown in FIG. 10B, the switch 24 is turned on and the magnetic field is generated by the magnetic field generator 22.
The tip 5 is supported by the magnetic force of the collet.

【0055】そしてこのチップを図10(c) に示すよう
に、リードフレーム8に位置決めし、スイッチ24をオ
フし、磁界を消去し、リードフレーム上に載置する。そ
してチップ上のパッドとリードとをワイヤボンディング
により接続を行い、樹脂封止工程などを経て半導体装置
が形成される。
Then, as shown in FIG. 10C, this chip is positioned on the lead frame 8, the switch 24 is turned off, the magnetic field is erased, and the chip is placed on the lead frame. Then, the pads on the chip and the leads are connected by wire bonding, and a semiconductor device is formed through a resin sealing step and the like.

【0056】この方法によれば、チップの磁性体領域で
あるニッケルパターン27をコレット先端の磁界発生部
22からの磁束によって支持するようにしているため、
素子に不自然な力が加わらず素子を破壊するおそれもな
い。
According to this method, since the nickel pattern 27, which is the magnetic region of the chip, is supported by the magnetic flux from the magnetic field generating portion 22 at the tip of the collet,
There is no risk of damaging the element by applying no unnatural force to the element.

【0057】また、素子の大きさが変化してもコレット
を交換する必要がないため少量他品種生産にも対応可能
である。さらにまたチップはコレット先端部の磁束によ
ってコレットに引き付けられるためコレットと素子との
位置合わせの自由度も向上する。
Further, since it is not necessary to replace the collet even if the size of the element changes, it is possible to cope with small-volume production of other products. Furthermore, since the tip is attracted to the collet by the magnetic flux at the tip of the collet, the degree of freedom in aligning the collet and the element is improved.

【0058】なお、この例ではコレットの磁界はオンオ
フのみであったが、電磁石に流す電流を可変にしてお
き、チップの重さや強度に応じて磁束の大きさを変化で
きるようにしてもよい。
Although the magnetic field of the collet is only on and off in this example, the current flowing through the electromagnet may be made variable so that the magnitude of the magnetic flux can be changed according to the weight and strength of the chip.

【0059】また、図11(a) および(b) にコレットの
他の実施例を示すように2つの磁界発生部22a,22
bを配設してもよい。このときコイル23a,23bは
電流を流したときに同じ方向に磁束が発生するように構
成される必要がある。
Further, as shown in FIGS. 11A and 11B in another embodiment of the collet, two magnetic field generators 22a and 22a are provided.
b may be provided. At this time, the coils 23a and 23b need to be configured so that magnetic fluxes are generated in the same direction when a current is passed.

【0060】次にチップの他の実施例について説明す
る。
Next, another embodiment of the chip will be described.

【0061】前記実施例ではチップの能動面の中央部に
ニッケルパターンを形成したが、図12に示すようにチ
ップの端部にニッケルパターンを形成するようにすれば
実装時に回路に衝撃が与えられるのを防止することがで
きる。9はボンディングパッドである。
In the above-mentioned embodiment, the nickel pattern is formed on the central portion of the active surface of the chip. However, if the nickel pattern is formed on the end portion of the chip as shown in FIG. 12, the circuit is shocked at the time of mounting. Can be prevented. 9 is a bonding pad.

【0062】また図13に示すようにボンディングパッ
ド29をニッケルで構成するようにしてもよい。この場
合付加工程を必要とすることなく電磁石コレットに使用
可能な半導体チップを形成することができる。
Further, as shown in FIG. 13, the bonding pad 29 may be made of nickel. In this case, a semiconductor chip usable for the electromagnet collet can be formed without requiring an additional step.

【0063】さらにまた図14に示すようにボンディン
グパッド9の上にニッケルパターン27を形成しても良
い。なおここではすべてのボンディングパッド9にニッ
ケルパターンを形成したが、一部にのみ形成しても良
い。
Furthermore, as shown in FIG. 14, a nickel pattern 27 may be formed on the bonding pad 9. Although nickel patterns are formed on all the bonding pads 9 here, they may be formed on only a part of them.

【0064】次にこのボンディングパッド9の上にニッ
ケルパターン27を形成したチップを用いて実装を行う
方法を図15(a) 乃至(c) に示す。
Next, FIGS. 15A to 15C show a method of mounting using a chip in which the nickel pattern 27 is formed on the bonding pad 9.

【0065】この例では図11(a) および(b) に示した
2つの磁界発生部22a,22bを有するコレットを用
いる。実装方法は図10に示したものと同様であるが、
チップの回路形成面にコレットは接触することなく良好
に維持される。
In this example, a collet having the two magnetic field generators 22a and 22b shown in FIGS. 11A and 11B is used. The mounting method is the same as that shown in FIG.
The collet is well maintained without contacting the circuit forming surface of the chip.

【0066】また図16および図17に示すようにチッ
プの裏面側5bに磁性体領域であるニッケルパターン2
7を形成してもよい。この方法によれば実装基板10上
の電極配線パターンにバンプ28を介してチップをフェ
ースダウンで良好に接続することができる。この方法で
はチップの能動面側にまったく接触することなく実装で
きるという効果がある。
Further, as shown in FIGS. 16 and 17, the nickel pattern 2 which is a magnetic material region is formed on the back surface side 5b of the chip.
7 may be formed. According to this method, the chip can be satisfactorily connected face down to the electrode wiring pattern on the mounting substrate 10 via the bump 28. This method has an effect that it can be mounted without contacting the active surface side of the chip.

【0067】このように本発明のコレットを半導体素子
搭載装置に用いた場合、半導体チップの動作領域はコレ
ットに接触することなく、搭載作業を行うことができる
ため、チップ表面に触れることのできないチップや、ゴ
ミを嫌うチップの場合にも、使用することができ、信頼
性の高い半導体装置を提供することができる。
As described above, when the collet according to the present invention is used in a semiconductor device mounting apparatus, the mounting work can be performed without contacting the collet in the operation area of the semiconductor chip, so that the chip surface cannot be touched. Alternatively, a highly reliable semiconductor device which can be used even in the case of a chip which dislikes dust can be provided.

【0068】[0068]

【発明の効果】以上説明してきたように、本発明の第1
によれば、半導体集積回路基板の能動面側にスクライブ
ラインに沿って浅い溝を形成し、固定用シートを貼着
し、裏面側から溝に到達するまで研磨することにより、
半導体集積回路チップに分断し、この後このシートを剥
離するようにしているため、極薄チップの信頼性の向上
を図ることができる。
As described above, the first aspect of the present invention
According to, by forming a shallow groove along the scribe line on the active surface side of the semiconductor integrated circuit substrate, affixing the fixing sheet, and by polishing until reaching the groove from the back surface side,
Since the semiconductor integrated circuit chip is divided and the sheet is peeled off thereafter, the reliability of the ultrathin chip can be improved.

【0069】また本発明の第2および第3によれば、電
磁石を用いてチップを支持するようにしているため、チ
ップ表面に触れることのできないチップや、ゴミを嫌う
チップの場合にも、使用することができ、信頼性の高い
半導体装置を提供することができる。
Further, according to the second and third aspects of the present invention, since the chip is supported by using the electromagnet, it can be used even in the case where the chip surface cannot be touched or the chip dislikes dust. Therefore, a highly reliable semiconductor device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の半導体集積回路装置の
切断工程を示す図。
FIG. 1 is a diagram showing a cutting process of a semiconductor integrated circuit device according to a first embodiment of the present invention.

【図2】本発明の第1の実施例の半導体集積回路装置の
切断方法を示す図。
FIG. 2 is a diagram showing a method of cutting the semiconductor integrated circuit device according to the first embodiment of the present invention.

【図3】本発明の第1の実施例の半導体集積回路装置の
切断工程を示す図。
FIG. 3 is a diagram showing a step of cutting the semiconductor integrated circuit device according to the first embodiment of the present invention.

【図4】本発明の第1の実施例の半導体集積回路装置の
切断工程を示す図。
FIG. 4 is a diagram showing a step of cutting the semiconductor integrated circuit device according to the first embodiment of the present invention.

【図5】本発明の第1の実施例の半導体集積回路装置の
切断工程を示す図。
FIG. 5 is a diagram showing a step of cutting the semiconductor integrated circuit device according to the first embodiment of the present invention.

【図6】本発明の第1の実施例の半導体集積回路装置の
切断工程を示す図。
FIG. 6 is a diagram showing a step of cutting the semiconductor integrated circuit device according to the first embodiment of the present invention.

【図7】本発明の第2の実施例のコレットを示す図。FIG. 7 is a diagram showing a collet according to a second embodiment of the present invention.

【図8】本発明の第2の実施例に用いられる半導体集積
回路チップを示す図。
FIG. 8 is a diagram showing a semiconductor integrated circuit chip used in a second embodiment of the present invention.

【図9】本発明の第2の実施例に用いられる半導体集積
回路チップの形成工程を示す図。
FIG. 9 is a diagram showing a process of forming a semiconductor integrated circuit chip used in the second embodiment of the present invention.

【図10】本発明の第2の実施例の実装工程を示す図。FIG. 10 is a diagram showing a mounting process according to the second embodiment of the present invention.

【図11】本発明の第2の実施例のコレットの変形例を
示す図。
FIG. 11 is a view showing a modified example of the collet according to the second embodiment of the present invention.

【図12】本発明の第2の実施例に用いられる半導体集
積回路チップの変形例を示す図。
FIG. 12 is a diagram showing a modification of the semiconductor integrated circuit chip used in the second embodiment of the present invention.

【図13】本発明の第2の実施例に用いられる半導体集
積回路チップの変形例を示す図。
FIG. 13 is a diagram showing a modification of the semiconductor integrated circuit chip used in the second embodiment of the present invention.

【図14】本発明の第2の実施例に用いられる半導体集
積回路チップの変形例を示す図。
FIG. 14 is a diagram showing a modification of the semiconductor integrated circuit chip used in the second embodiment of the present invention.

【図15】本発明の第2の実施例の実装工程の変形例を
示す図。
FIG. 15 is a diagram showing a modification of the mounting process according to the second embodiment of the present invention.

【図16】本発明の第2の実施例に用いられる半導体集
積回路チップの変形例を示す図。
FIG. 16 is a diagram showing a modification of the semiconductor integrated circuit chip used in the second embodiment of the present invention.

【図17】本発明の第2の実施例の実装工程の変形例を
示す図。
FIG. 17 is a diagram showing a modified example of the mounting process according to the second embodiment of the present invention.

【図18】従来例の半導体集積回路装置の切断工程を示
す図。
FIG. 18 is a diagram showing a cutting process of a conventional semiconductor integrated circuit device.

【図19】従来例のピンセットを示す図FIG. 19 is a diagram showing a conventional tweezers.

【図20】従来例のコレットを示す図FIG. 20 is a diagram showing a conventional collet.

【図21】従来例のコレットを示す図FIG. 21 is a diagram showing a conventional collet.

【図22】従来例のコレットを用いたチップの支持状態
を示す図
FIG. 22 is a view showing a supporting state of a chip using a collet of a conventional example.

【符号の説明】[Explanation of symbols]

1 半導体集積回路基板 2 溝 3 固定用シート 4 接着剤層 3R 固定用シート 4R 接着剤層 5 チップ 6 チップ 8 リードフレーム 9 ボンディングパッド 10 基板 27 ニッケルパターン 1 Semiconductor Integrated Circuit Board 2 Groove 3 Fixing Sheet 4 Adhesive Layer 3R Fixing Sheet 4R Adhesive Layer 5 Chip 6 Chip 8 Lead Frame 9 Bonding Pad 10 Substrate 27 Nickel Pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/78 L 8617−4M Y 8617−4M (72)発明者 望月 正生 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (72)発明者 佐々木 衛 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (72)発明者 太田 英男 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (72)発明者 山地 泰弘 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (72)発明者 蛭田 陽一 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01L 21/78 L 8617-4M Y 8617-4M (72) Inventor Masao Mochizuki Kawasaki, Kanagawa Prefecture Komukai-Toshiba-cho, Ltd. 1 Toshiba Research Institute, Ltd. (72) Inventor, Mamoru Sasaki, Kawasaki-shi, Kanagawa Kanako Komukai-Toshiba-cho 1, Ltd., Toshiba Research Institute, Ltd. (72) Inventor, Hiroshi Tazawa, Kouki-ku, Kawasaki, Kanagawa Muko Toshiba-cho 1 Co., Ltd. within Toshiba Research Institute (72) Inventor Hideo Ota Komu-Koshi, Kawasaki-shi, Kanagawa Komukai Toshiba-cho 1 Co. Ltd. within Toshiba Research Institute (72) Yasuhiro Yamaji Komukai-Toshiba, Kawasaki-shi, Kanagawa Machi 1 Toshiba Research Institute Co., Ltd. (72) Inventor Yoichi Hikita Komukai Toshiba-cho, Kouki-ku, Kawasaki City, Kanagawa 1 Toshiba Research Institute Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板に素子領域を形成し多数の半
導体装置を形成する工程と該半導体装置の分割ラインに
沿って半導体基板の能動面側から所定の深さの切り溝を
形成する溝形成工程と前記半導体基板の能動面側に固定
用のシートを貼着するシート貼着工程と、 前記半導体基板を裏面側から前記切り溝に到達するまで
研磨する研磨工程と前記シートから剥離し、個々の半導
体チップに分断し、複数のリードを含むリード構成体に
実装する実装工程とを含むことを特徴とする半導体装置
の製造方法。
1. A step of forming an element region on a semiconductor substrate to form a large number of semiconductor devices, and a groove formation for forming a kerf having a predetermined depth from an active surface side of the semiconductor substrate along division lines of the semiconductor devices. Step and a sheet attaching step of attaching a fixing sheet to the active surface side of the semiconductor substrate, a polishing step of polishing the semiconductor substrate from the back surface side until reaching the kerf, and peeling from the sheet, And a mounting step of mounting the semiconductor device on a lead structure including a plurality of leads.
【請求項2】 コレット本体とコレット本体の先端に配
設された電磁石からなる磁界発生部と前記磁界発生部の
磁力の発生および消去を行う切り替え手段とを具備した
ことを特徴とするコレット。
2. A collet comprising: a collet body; and a magnetic field generating section composed of an electromagnet arranged at the tip of the collet body, and a switching means for generating and erasing the magnetic force of the magnetic field generating section.
【請求項3】 先端に電磁石からなる磁界発生部を具備
したコレットの磁界発生部を、半導体チップの能動面側
あるいは裏面側に形成された磁性体領域に近付け、磁界
を発生させる工程と前記磁界発生部によって、前記半導
体チップの前記磁性体領域を磁力によって支持し、半導
体チップ搭載領域に搬送する工程と前記磁界発生部の磁
界を消去し、前記半導体チップをコレットから解放する
工程とを含むことを特徴とする半導体装置の製造方法。
3. A step of generating a magnetic field by bringing a magnetic field generating section of a collet having a magnetic field generating section made of an electromagnet at its tip to approach a magnetic body region formed on the active surface side or the back surface side of a semiconductor chip, and the magnetic field. A step of supporting the magnetic body region of the semiconductor chip by a magnetic force by the generating unit and carrying the magnetic substance region to the semiconductor chip mounting region; and a step of erasing the magnetic field of the magnetic field generating unit and releasing the semiconductor chip from the collet. A method for manufacturing a semiconductor device, comprising:
JP4085793A 1992-04-07 1992-04-07 Manufacture of collet and semiconductor device Pending JPH05291397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4085793A JPH05291397A (en) 1992-04-07 1992-04-07 Manufacture of collet and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4085793A JPH05291397A (en) 1992-04-07 1992-04-07 Manufacture of collet and semiconductor device

Publications (1)

Publication Number Publication Date
JPH05291397A true JPH05291397A (en) 1993-11-05

Family

ID=13868770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4085793A Pending JPH05291397A (en) 1992-04-07 1992-04-07 Manufacture of collet and semiconductor device

Country Status (1)

Country Link
JP (1) JPH05291397A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637841A3 (en) * 1993-08-04 1995-11-29 Hitachi Ltd Thin film semiconductor device and fabrication method.
WO2001003180A1 (en) * 1999-07-01 2001-01-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Method of subdividing a wafer
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
WO2002019393A2 (en) * 2000-08-30 2002-03-07 Nitto Denko Corporation Method of processing a semiconductor wafer
KR20190009992A (en) * 2017-07-20 2019-01-30 인하대학교 산학협력단 Pick-and-place apparatus
KR20190009991A (en) * 2017-07-20 2019-01-30 인하대학교 산학협력단 Pick-and-place apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486541B2 (en) 1993-08-04 2002-11-26 Hitachi, Ltd. Semiconductor device and fabrication method
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
US6051877A (en) * 1993-08-04 2000-04-18 Hitachi, Ltd. Semiconductor device and fabrication method
EP0637841A3 (en) * 1993-08-04 1995-11-29 Hitachi Ltd Thin film semiconductor device and fabrication method.
US6291877B1 (en) 1993-08-04 2001-09-18 Hitachi, Ltd. Flexible IC chip between flexible substrates
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
WO2001003180A1 (en) * 1999-07-01 2001-01-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Method of subdividing a wafer
US6756288B1 (en) 1999-07-01 2004-06-29 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method of subdividing a wafer
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
WO2002019393A2 (en) * 2000-08-30 2002-03-07 Nitto Denko Corporation Method of processing a semiconductor wafer
WO2002019393A3 (en) * 2000-08-30 2002-06-06 Nitto Denko Corp Method of processing a semiconductor wafer
US6803293B2 (en) 2000-08-30 2004-10-12 Nitto Denko Corporation Method of processing a semiconductor wafer
KR20190009992A (en) * 2017-07-20 2019-01-30 인하대학교 산학협력단 Pick-and-place apparatus
KR20190009991A (en) * 2017-07-20 2019-01-30 인하대학교 산학협력단 Pick-and-place apparatus

Similar Documents

Publication Publication Date Title
US20020094662A1 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP2008098228A (en) Manufacturing method of semiconductor chip
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
TW200411755A (en) Method of processing a semiconductor wafer
JP2001044144A (en) Semiconductor chip manufacturing process
JP2004079746A (en) Method of manufacturing chip
JP2002373870A (en) Method of working semiconductor wafer
KR20030095351A (en) Method of manufacturing micro-semiconductor element
WO2019009123A1 (en) Substrate treatment method and substrate treatment system
JP4324788B2 (en) Wafer mounter
JPH05291397A (en) Manufacture of collet and semiconductor device
US10804131B2 (en) Carrier plate removing method
JP2005228794A (en) Method of manufacturing chip
JPH07263382A (en) Tape for fixing wafer
EP1610359A2 (en) Bonding apparatus, bonding method, and method for manufacturing semiconductor device
JPH04356942A (en) Manufacture of semiconductor integrated circuit device
JP2004281659A (en) Holding member and method for manufacturing semiconductor device
JPS6222439A (en) Protective tape for wafer
KR20030047705A (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
US11764066B2 (en) Peeling method for peeling off substrate from support plate
JPH04188840A (en) Die bonding method
KR100539271B1 (en) Method for die attaching a chip having a warpage prevention materials
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
TWI762698B (en) Substrate processing method
JPS6269635A (en) Supporting jig for semiconductor wafer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees