JPH05267254A - Pattern formation for semiconductor element - Google Patents

Pattern formation for semiconductor element

Info

Publication number
JPH05267254A
JPH05267254A JP6041192A JP6041192A JPH05267254A JP H05267254 A JPH05267254 A JP H05267254A JP 6041192 A JP6041192 A JP 6041192A JP 6041192 A JP6041192 A JP 6041192A JP H05267254 A JPH05267254 A JP H05267254A
Authority
JP
Japan
Prior art keywords
etching
mask
etched
patterning
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6041192A
Other languages
Japanese (ja)
Inventor
Masaaki Shimokawa
公明 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6041192A priority Critical patent/JPH05267254A/en
Publication of JPH05267254A publication Critical patent/JPH05267254A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a method capable of forming a pattern, particularly an aperture, narrower than the conventional one while using the conventional resist patterning with respect to a patterning method for the manufacture of a semiconductor element. CONSTITUTION:A method is to use a fluid material as an etching mask for a film 2 to be etched. In an embodiment, BPSG4 is used. At first, the BPSG4 is patterned with a resist 1, and then, is expanded mainly in the transverse direction by a heat treatment (glass flow, expansion (a)). With this as a mask, the film 2 to be etched is patterned.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体素子の製造方
法、なかんずくパターニングする際のエッチングマスク
の形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an etching mask for patterning.

【0002】[0002]

【従来の技術】半導体素子の製造におけるパターニング
の際の、エッチングマスクの形成方法の従来例を図5に
示し、以下に説明する。
2. Description of the Related Art A conventional example of a method of forming an etching mask at the time of patterning in manufacturing a semiconductor device is shown in FIG. 5 and will be described below.

【0003】例えば、図5に示すようなシリコン基板
(以下単に基板と称す)53の上に成長形成した絶縁膜
52をパターニングつまり所定のパターンにエッチング
するときは、前記絶縁膜52上にホトレジスト(以下単
にレジストと称す)51を塗布し、そのレジスト51を
ホトリソグラフィ(以下ホトリソと略す)技術でパター
ニングして、そのパターンをマスクにして一般にRIE
(Reactive Ion Etching)法によ
りエッチングする。このようなエッチング方法では、同
図から解るようにエッチングによる絶縁膜52の開口幅
は、図示した前記レジスト51の仕上がり開口幅Aで決
まり、その幅より小さくはできない。
For example, when patterning an insulating film 52 grown and formed on a silicon substrate (hereinafter simply referred to as a substrate) 53 as shown in FIG. 5, that is, etching into a predetermined pattern, a photoresist ( Hereinafter, a resist 51 will be simply applied, and the resist 51 will be patterned by photolithography (hereinafter abbreviated as photolithography) technique.
Etching is performed by the (Reactive Ion Etching) method. In such an etching method, as can be seen from the figure, the opening width of the insulating film 52 by etching is determined by the finished opening width A of the resist 51 shown, and cannot be smaller than that width.

【0004】同じようなことは、半導体素子の製造にお
けるあらゆるパターニングについて言え、その例を欠点
も含めて図6ないし図8に示し以下に簡単に説明してお
く。
The same applies to any patterning in the manufacture of semiconductor devices, an example of which is shown in FIGS. 6 to 8 including defects and will be briefly described below.

【0005】図6は、トレンチ形成による素子分離構造
の例である。周知のように、この構造は基板53にトレ
ンチ(溝)60を開口し、図示してないがそのトレンチ
60に絶縁物を埋め込んで素子分離を行なうものであ
る。このトレンチ60を形成するには、当然前述したパ
ターニングと同様の方法で行なうので、前述同様その開
口幅は図示してあるレジスト51のパターン開口幅Aに
よって決まり、その幅A以下にはできない。従って、素
子形成領域の幅Bもそれにより左右される。即ちこれ以
上の縮小はできない。
FIG. 6 shows an example of an element isolation structure by forming a trench. As is well known, in this structure, a trench (groove) 60 is opened in the substrate 53 and an insulator is buried in the trench 60 (not shown) for element isolation. Since the trench 60 is formed by the same method as the patterning described above, the opening width thereof is determined by the pattern opening width A of the resist 51 shown in the figure, and cannot be less than the width A. Therefore, the width B of the element formation region also depends on it. That is, no further reduction is possible.

【0006】図7は、多層配線構造における(上層配線
は図示してない)コンタクトホール61を形成する例で
ある。周知のように多層配線構造の場合、一般に同図に
示すように基板53の上に第1の絶縁膜56を形成し、
その上に第1導電層(配線)58を形成してパターニン
グし、さらにその上に第2の絶縁膜59を形成した後前
記第1の絶縁膜56までのコンタクトホール61を、パ
ターニングしたレジスト51をマスクにしてエッチング
し形成する。このときも前述同様、その開口幅はレジス
ト51の開口幅Aによって決まり、コンタクトホールの
開口幅DもAより小さくすることはできないし、第1の
導電層58が同図に示すように、前記開口幅Aで形成さ
れるコンタクトホール61の側壁まで達するような形に
形成されていると、コンタクトホール61に導電材を埋
め込んだ場合(図示せず)、必要としない第1の導電層
58と接触してしまう(コンタクトホール61は、基板
53とのコンタクトのためである)。このようなとき、
コンタクトホール61が、前記開口幅Aより狭く形成さ
れればそういうことはない。
FIG. 7 shows an example of forming the contact hole 61 in the multilayer wiring structure (the upper layer wiring is not shown). As is well known, in the case of a multi-layer wiring structure, generally, a first insulating film 56 is formed on a substrate 53 as shown in FIG.
A first conductive layer (wiring) 58 is formed thereon and patterned, and a second insulating film 59 is further formed thereon, and then a contact hole 61 up to the first insulating film 56 is patterned to form a resist 51. Is used as a mask for etching. At this time as well, the opening width is determined by the opening width A of the resist 51, the opening width D of the contact hole cannot be smaller than A, and the first conductive layer 58 has the above-mentioned opening width A as shown in FIG. When the contact hole 61 is formed so as to reach the side wall of the contact hole 61 formed with the opening width A, when the contact hole 61 is filled with a conductive material (not shown), the first conductive layer 58 which is not necessary is formed. They come into contact with each other (the contact hole 61 is for contact with the substrate 53). When this happens
If the contact hole 61 is formed narrower than the opening width A, there is no such case.

【0007】図8は図6と同様のトレンチ形成による素
子分離構造であり、図6で説明した方法によって、開口
したトレンチ60を埋め込むように絶縁膜70をCVD
(化学的気相成長)法やスパッタリングで形成すると、
その形成の際、成長膜がオーバーハングして、図8に示
すE部のようないわゆるボイドが発生してしまうし、ス
テップカバレッジもよくない。
FIG. 8 shows an element isolation structure similar to that of FIG. 6 in which a trench is formed, and an insulating film 70 is formed by CVD so as to fill the opened trench 60 by the method described in FIG.
When formed by the (chemical vapor deposition) method or sputtering,
At the time of its formation, the growth film overhangs, so-called voids such as the E portion shown in FIG. 8 occur, and the step coverage is not good.

【0008】以上述べたように、パターニングにおける
開口が、レジストの開口幅Aより小さくできないのは、
通常のRIEなどによるエッチングではそのエッチング
形状が殆ど垂直になるからである。
As described above, the reason why the opening in patterning cannot be smaller than the opening width A of the resist is
This is because the etching shape becomes almost vertical in ordinary etching by RIE or the like.

【0009】[0009]

【発明が解決しようとする課題】前述したように、従来
のレジストパターニング方法では、そのパターンの開口
幅より小さくできない。周知のようにレジストのパター
ニングつまりここでは開口幅には限界があるので、その
最小寸法より小さくすることはできない。
As described above, the conventional resist patterning method cannot reduce the opening width of the pattern. As is well known, there is a limit to the patterning of the resist, that is, the opening width here, and therefore it cannot be made smaller than the minimum dimension.

【0010】従って、素子分離においてもより広い素子
領域はとれないし、コンタクトホールもより小さくでき
ない。また、開口した溝を埋め込むような場合前述した
ようなボイドの発生がし易いし、ステップカバレッジも
悪いといった問題点もある。
Therefore, even in the element isolation, a wider element region cannot be taken and the contact hole cannot be made smaller. In addition, when the open groove is filled, the voids described above are likely to occur, and the step coverage is poor.

【0011】本発明は、以上のような問題点を除去する
ため、BPSG(ボロン・リン・シリケートガラス)や
PSGなどの流動性を有する材料をエッチングマスクに
して、より小さい幅の溝を形成することを目的とするも
のである。
In order to eliminate the above problems, the present invention uses a fluid material such as BPSG (boron / phosphorus / silicate glass) or PSG as an etching mask to form a groove having a smaller width. The purpose is that.

【0012】[0012]

【課題を解決するための手段】前記目的のため、本発明
はエッチングマスクとして、BPSGやPSGなどの流
動性のある、特に横方向にフロー形状を示す材料を使用
してエッチングするようにしたものである。
To achieve the above object, the present invention is designed to perform etching by using a material having fluidity such as BPSG or PSG, particularly a material exhibiting a flow shape in the lateral direction, as an etching mask. Is.

【0013】[0013]

【作用】本発明は前述したように、流動性のある材料を
エッチングマスクとしたので、その材料をパターニング
して熱処理すると横方向に膨らみ、その分最初のパター
ン(開口)の幅より狭くなり、それをマスクにすればよ
り小さいパターンを形成できる。
As described above, according to the present invention, since a fluid material is used as an etching mask, when the material is patterned and heat-treated, the material expands in the lateral direction and becomes narrower than the width of the first pattern (opening). If it is used as a mask, a smaller pattern can be formed.

【0014】[0014]

【実施例】図1に本発明の実施例を示し、以下に説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of the present invention, which will be described below.

【0015】まず、図1(a)に示すように従来同様、
シリコン基板3の上に絶縁膜2を形成し、この絶縁膜2
をパターニングするために、その絶縁膜2上に本発明の
特徴である流動性のある材料として、本実施例ではBP
SG4を約8000Åの厚さ(以下一々厚さと記さな
い)成長させる。本実施例では、B2 3 /P2 5
12/15(wt%)濃度のBPSGを用いた。
First of all, as shown in FIG.
The insulating film 2 is formed on the silicon substrate 3, and the insulating film 2
In order to pattern the insulating film 2 as a fluid material which is a feature of the present invention, in this embodiment, BP is used.
The SG4 is grown to a thickness of about 8000 Å (hereinafter not referred to as a thickness). In this example, B 2 O 3 / P 2 O 5 =
12/15 (wt%) concentration of BPSG was used.

【0016】この後、前記BPSG4の上に通常のレジ
スト1を塗布し、所定のパターニングを従来同様行な
い、それをマスクにして、RIE法などで前記BPSG
4をエッチングする。そうすると図1(a)のように、
絶縁膜2上にパターン化されたレジスト1とBPSG4
が残った構造となる。
After that, a normal resist 1 is applied on the BPSG 4, and predetermined patterning is performed in the same manner as in the conventional case, and using it as a mask, the BPSG is formed by the RIE method or the like.
Etch 4. Then, as shown in Fig. 1 (a),
Resist 1 and BPSG 4 patterned on insulating film 2
The structure will remain.

【0017】その後、前記レジスト1を除去し、熱処理
を行なうと残っている前記BPSG4は図1(b)に示
すように、流動性があるので特に横方向に膨らむ(いわ
ゆるガラスフローである)。即ち、前記レジスト1によ
るパターニングのときの開口幅Aより前記膨らみaの
分、つまり2aだけ狭くなる。
After that, when the resist 1 is removed and a heat treatment is performed, the remaining BPSG 4 swells particularly in the lateral direction (so-called glass flow) because it has fluidity, as shown in FIG. 1 (b). That is, the bulge a, that is, 2a is narrower than the opening width A at the time of patterning with the resist 1.

【0018】従って、このように膨らんだBPSG4を
マスクにして、その下の前記絶縁膜2をエッチングする
と図1(b)のように、前述したBPSG4の膨らみの
2a分だけ狭い開口部が形成される。このときのエッチ
ングは一般的にRIE法で行なうが、条件としては無
論、絶縁膜2がエッチングされBPSG4がエッチング
されないエッチング速度とする。
Therefore, when the BPSG 4 thus bulged is used as a mask and the insulating film 2 thereunder is etched, as shown in FIG. 1B, an opening narrowed by 2a of the bulge of the BPSG 4 is formed. It The etching at this time is generally performed by the RIE method, but as a matter of course, the etching rate is such that the insulating film 2 is etched and the BPSG 4 is not etched.

【0019】また、前述したBPSG4の流動性つまり
膨らみは、BPSG4に加える不純物濃度とBPSGの
膜厚と熱処理条件によって制御できる。
The fluidity of the BPSG 4, that is, the bulge, can be controlled by the concentration of impurities added to the BPSG 4, the film thickness of the BPSG, and the heat treatment conditions.

【0020】例えば、本実施例のときの実験では、前記
2 3 /P2 5 =12/15(wt%)濃度のBPS
Gを1000Å成長させた後、前述したようにパターニ
ングし、950℃,20sec のRTA(Rpid Th
ermal Annealing)処理すると、開口径
8600Åでa=1500Å、5800Åでa=140
0Å、3000Åでa=500Åといった結果を得てい
る。
For example, in the experiment of this embodiment, BPS having the concentration of B 2 O 3 / P 2 O 5 = 12/15 (wt%) was used.
After G was grown to 1000 Å, it was patterned as described above and RTA (Rpid Th) at 950 ° C. for 20 sec.
(1) with an opening diameter of 8600Å and a = 140 with 5800Å.
With 0Å and 3000Å, a = 500Å is obtained.

【0021】なお、前記の膜成長を900℃,30sec
でRTA処理したのでは膨らみは殆ど生じない。
The film growth is performed at 900 ° C. for 30 seconds.
Almost no bulge occurs when the RTA treatment is carried out in (1).

【0022】以上述べた本実施例の応用例を図2ないし
図4に示し、以下に説明する。
An application example of the above-described embodiment is shown in FIGS. 2 to 4 and will be described below.

【0023】図2は、従来技術で述べた図6と同様のト
レンチ型素子分離構造の例である。
FIG. 2 shows an example of a trench type element isolation structure similar to that of FIG. 6 described in the prior art.

【0024】この場合も前記実施例で説明した方法と全
く同様に、エッチングマスクにBPSG4を用いて熱処
理すれば同図に示すように、当初のパターンより狭い幅
(BPSG4の膨らみ2a分)のトレンチが開口でき
る。その分素子形成領域は広くなる。
In this case as well, if the heat treatment is carried out using BPSG4 as the etching mask in exactly the same manner as the method described in the above embodiment, as shown in the figure, a trench having a width narrower than the original pattern (a bulge 2a of BPSG4) is formed. Can be opened. The element forming region becomes wider accordingly.

【0025】図3は、今まで述べてきたのと同様BPS
Gをエッチングマスクに使用するのであるが、この例は
同様の方法でテーパーエッチングができる例である。
FIG. 3 shows the BPS as described above.
Although G is used as an etching mask, this example is an example in which taper etching can be performed by the same method.

【0026】同図に示すように、基板3上に形成したB
PSG4を前述同様パターニング後熱処理すると、条件
によって縦横膨らんで4aのようになる。このBPSG
4aをマスクにして以下のような条件でエッチングする
と、基板3の開口部はその側壁がテーパー状になる。
As shown in the figure, B formed on the substrate 3
When the PSG 4 is heat-treated after patterning in the same manner as described above, it expands in the vertical and horizontal directions to form a pattern 4a. This BPSG
When the etching is performed under the following conditions using 4a as a mask, the side wall of the opening of the substrate 3 is tapered.

【0027】即ち、BPSG4aと基板3とのエッチン
グ速度を1:1ないし1:5程度の比であるような条件
でエッチングすると、BPSG4aの膨らみbの部分が
徐々にエッチングされていくので、つまりBPSG4a
のマスクとしての開口幅が広がっていくので、それに従
ってエッチングされていく基板3のエッチング形状は、
図に示すようにその側壁がテーパー状になる。
That is, when etching is performed under the condition that the etching rate between the BPSG 4a and the substrate 3 is about 1: 1 to 1: 5, the bulge b of the BPSG 4a is gradually etched, that is, the BPSG 4a.
Since the opening width as a mask of is widened, the etching shape of the substrate 3 etched accordingly is
As shown in the figure, the side wall is tapered.

【0028】図4も前記同様テーパーエッチングを行な
う例である。この図の場合は、被エッチング膜は絶縁膜
11であり、その上にパターニングされ熱処理されたB
PSG4aが形成されており、前述同様それをマスクに
して絶縁膜11をエッチングするものである。この場
合、絶縁膜11がBPSGなどのつまりマスクと同じ材
料であれば、エッチング速度は両者同じであり、その速
度でエッチングすれば前述した状況と同じに絶縁膜11
のエッチング形状はテーパー状となる。
FIG. 4 also shows an example in which taper etching is performed as in the above. In the case of this figure, the film to be etched is the insulating film 11, on which B is patterned and heat treated.
The PSG 4a is formed, and the insulating film 11 is etched using the PSG 4a as a mask as described above. In this case, if the insulating film 11 is the same material as the mask, such as BPSG, the etching rates are the same, and if etching is performed at that rate, the insulating film 11 is the same as the above-described situation.
The etching shape of is a taper shape.

【0029】[0029]

【発明の効果】以上説明したように、本発明によればエ
ッチングマスクとして流動性のある材料、実施例ではB
PSGを用いてそれを熱処理して膨らませ、それをマス
クにして被エッチング膜をパターニングするようにした
ので、従来より狭いパターニング(開口)ができ、その
上テーパーエッチングも容易にできるので、半導体素子
のあらゆる面でのパターニングで開口部の縮小化(ひい
ては必要箇所の拡大化)寄与すること大であるととも
に、ボイドの発生、ステップカバレッジの改善にも寄与
する。
As described above, according to the present invention, a material having fluidity as an etching mask, B in the embodiment, is used.
Since PSG is used to heat it to expand it and to pattern the film to be etched using it as a mask, a narrower patterning (opening) can be made than before and taper etching can be performed easily. Patterning in all aspects contributes to reducing the size of the opening (and eventually enlarging the required portion), and also contributes to the generation of voids and the improvement of step coverage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例FIG. 1 Example of the present invention

【図2】トレンチ素子分離構造への応用例FIG. 2 Example of application to trench element isolation structure

【図3】テーパーエッチングへの応用例(その1)FIG. 3 Example of application to taper etching (1)

【図4】テーパーエッチングへの応用例(その2)FIG. 4 Example of application to taper etching (Part 2)

【図5】従来例FIG. 5 Conventional example

【図6】トレンチ素子分離の従来例FIG. 6 Conventional example of trench element isolation

【図7】コンタクトホールの従来例FIG. 7 Conventional example of contact hole

【図8】ボイド発生説明図FIG. 8 is an explanatory diagram of void generation.

【符号の説明】[Explanation of symbols]

1 レジスト 2 絶縁膜 3 基板 4 BPSG 1 resist 2 insulating film 3 substrate 4 BPSG

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 (a)半導体基板あるいはその上に形成
した被エッチング膜の上に、該基板あるいは被エッチン
グ膜をエッチングするためのマスクとなり、かつ熱処理
に対して流動性がある材料を形成する工程、 (b)前記形成した材料の上にホトレジストを塗布して
パターニングする工程、 (c)前記パターニングしたホトレジストをマスクにし
て、前記流動性のある材料をパターニングする工程、 (d)前記パターニングされた流動性のある材料を熱処
理して、ガラスフローする工程、 (e)前記熱処理した流動性のある材料をマスクにし
て、前記基板あるいは被エッチング膜をエッチングする
工程、以上の工程を含むことを特徴とする半導体素子の
パターン形成方法。
1. A material is formed on a semiconductor substrate or a film to be etched formed on the semiconductor substrate, which serves as a mask for etching the substrate or the film to be etched and which is fluid to heat treatment. A step of: (b) applying a photoresist on the formed material and patterning it; (c) patterning the fluid material using the patterned photoresist as a mask; (d) the patterning A step of heat-treating the fluid material with a glass flow, and (e) etching the substrate or the film to be etched using the heat-treated fluid material as a mask. A method for forming a pattern of a characteristic semiconductor device.
【請求項2】 前記流動性のある材料をマスクにして、
前記基板あるいは被エッチング膜をエッチングする工程
において、前記流動性のある材料のマスクが徐々にエッ
チングされるとともに被エッチング膜のエッチング形状
がテーパー状の側壁になるようなエッチング速度でエッ
チングを行なうことを特徴とする請求項1記載の半導体
素子のパターン形成方法。
2. A mask of the fluid material,
In the step of etching the substrate or the film to be etched, the mask of the fluid material is gradually etched, and etching is performed at an etching rate such that the etching shape of the film to be etched becomes a tapered side wall. The method for forming a pattern of a semiconductor device according to claim 1, which is characterized in that.
【請求項3】 前記流動性のある材料としてBPSGあ
るいはPSGを使用することを特徴とする請求項1また
は2記載の半導体素子のパターン形成方法。
3. The method for forming a pattern of a semiconductor device according to claim 1, wherein BPSG or PSG is used as the fluid material.
JP6041192A 1992-03-17 1992-03-17 Pattern formation for semiconductor element Pending JPH05267254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6041192A JPH05267254A (en) 1992-03-17 1992-03-17 Pattern formation for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6041192A JPH05267254A (en) 1992-03-17 1992-03-17 Pattern formation for semiconductor element

Publications (1)

Publication Number Publication Date
JPH05267254A true JPH05267254A (en) 1993-10-15

Family

ID=13141414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6041192A Pending JPH05267254A (en) 1992-03-17 1992-03-17 Pattern formation for semiconductor element

Country Status (1)

Country Link
JP (1) JPH05267254A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200659A (en) * 2002-12-13 2004-07-15 Hynix Semiconductor Inc Method for forming fine pattern
KR100599446B1 (en) * 2000-08-31 2006-07-12 주식회사 하이닉스반도체 A method for forming fine pattern in semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599446B1 (en) * 2000-08-31 2006-07-12 주식회사 하이닉스반도체 A method for forming fine pattern in semiconductor device
JP2004200659A (en) * 2002-12-13 2004-07-15 Hynix Semiconductor Inc Method for forming fine pattern
JP4574976B2 (en) * 2002-12-13 2010-11-04 株式会社ハイニックスセミコンダクター Fine pattern forming method

Similar Documents

Publication Publication Date Title
JP2604631B2 (en) Method for manufacturing semiconductor device
US4461672A (en) Process for etching tapered vias in silicon dioxide
US6165899A (en) Method for manufacturing semiconductor devices having dual damascene structure
JP2578193B2 (en) Method for manufacturing semiconductor device
JPH11330245A (en) Method for contact formation of semiconductor device
JPH1098100A (en) Contact hole/through-hole formation method
US6211557B1 (en) Contact structure using taper contact etching and polycide step
EP0981161A2 (en) Semiconductor structure including a conductive fuse and process for fabrication thereof
JPH05267254A (en) Pattern formation for semiconductor element
JPH11135758A (en) Manufacture of semiconductor device for improving planarization
JP2702007B2 (en) Method for manufacturing semiconductor device
KR0151382B1 (en) Formation wiring of semiconductor device
JPH05299397A (en) Forming method for metal plug
JPH05347360A (en) Multilayer interconnection structure and manufacture thereof
JPH07321098A (en) Contact hole forming method
JPH06236972A (en) Formation of layer insulating film
JPH05343371A (en) Manufacture of semiconductor device
JPH04307932A (en) Manufacture of semiconductor circuit
JPH05251569A (en) Manufacture of semiconductor device
KR100265828B1 (en) A method for fabricating semiconductor device
KR100358127B1 (en) Method for forming contact hole in semiconductor device
JP2000243829A (en) Dual damask structure and its manufacture
JPH06208976A (en) Manufacture of semiconductor device and formation of through-hole
JPH07321204A (en) Semiconductor device and manufacture
JPH0666312B2 (en) Method for manufacturing semiconductor device