JPH05257851A - データの転送の順序を制御させる装置 - Google Patents

データの転送の順序を制御させる装置

Info

Publication number
JPH05257851A
JPH05257851A JP4358815A JP35881592A JPH05257851A JP H05257851 A JPH05257851 A JP H05257851A JP 4358815 A JP4358815 A JP 4358815A JP 35881592 A JP35881592 A JP 35881592A JP H05257851 A JPH05257851 A JP H05257851A
Authority
JP
Japan
Prior art keywords
data
node
stream
component
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4358815A
Other languages
English (en)
Inventor
Steven G Roskowski
スティーブン・ジイ・ロスコウスキイ
Dean M Drako
ディーン・エム・ドレイコ
William T Krein
ウィリアム・ティ・クレイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of JPH05257851A publication Critical patent/JPH05257851A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
    • H04N7/17309—Transmission or handling of upstream communications
    • H04N7/17336—Handling of requests in head-ends
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Abstract

(57)【要約】 【目的】 データを書込むべきコンピュータシステムの
１構成要素にそのデータの転送の順序を制御させる装
置。 【構成】 特定の構成要素が宛先構成要素へ転送すべき
データのセットを有することを意味する番号付き信号を
供給する回路と、宛先構成要素と関連し、全てのデータ
のセットから特定の数値順で次のデータのセットを選択
するために全ての番号付き信号の中から選択する回路
と、宛先構成要素と関連し、特定の数値順で次のデータ
のセット以外のデータのセットを選択する回路とを含む
装置。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータ相互接続部
に関し、特に、相互接続部を組合わせて使用するコンピ
ュータシステムの動作をスピードアップするために、コ
ンピュータの宛先構成要素に情報の流れの制御を実行さ
せる方法及び装置に関する。
【０００２】
【従来の技術】コンピュータシステムは、通常、システ
ムの個々の構成要素の間で情報を転送するためにバス結
合構成を採用する。そのようなバス結合構成は一度に１
つのソース構成要素からのデータを処理することができ
る。そのため、そのようなバス結合構成は、まず初めに
どのデータを転送すべきかを決定する何らかの手段を含
む。この決定手段をアービトレーション回路と呼ぶ。ソ
ース構成要素が他のいずれかの宛先構成要素にデータを
書込むことを望むときには、ソース構成要素はデータが
送信可能であることを報知し、データを書込むべきアド
レスを提供する。２つ以上のソース構成要素が転送すべ
きデータをもっている場合には、アービトレーション回
路はどのソースから第１にデータを転送すべきかを決定
する。多くの場合、この決定はどのソース構成要素がそ
のデータを送信中であるかなどの何らかの種類の基準に
基づいている。アービトレーション回路はシステム中で
転送のために利用可能である様々なデータのソースを全
て考察し、特定の基準に基づいてデータを転送すべき１
つのソースを選択する。
【０００３】年 月 日に出願され、本発明の譲受
人に譲渡されたＲｏｓｋｏｗｓｋｉ他の名称「ＩＮＴＥ
ＲＣＯＮＮＥＣＴ ＳＹＳＴＥＭ ＡＲＣＨＩＴＥＣＴ
ＵＲＥ」による米国特許出願第 号は、複数の
データソースに非常に大量のデータを複数の宛先へ同時
に転送させることができるコンピュータシステムの高速
相互接続部を開示している。典型的なコンピュータシス
テムはシステムの１つの構成要素から別の構成要素へデ
ータを転送するための相互接続部としてバス結合構成を
利用するが、より多くの情報をより速く処理するための
経路が一層多く要求されるようになっているので、その
ような構成では様々な機能を実行できない事態が生じて
いる。動画図形の表示やＴＶなどの機能は非常に多くの
データを必要とするため、バス結合構成を余すところな
くそれらの機能の利用に専念させなければならない。い
くつかのそのような機能を同一のコンピュータシステム
に組込み、それらの動作のうち２つ以上を一度に実行す
ることが望まれる場合には、通常のバス結合構成は要求
される帯域幅を支援することができない。
【０００４】上記の特許出願の相互接続部は複数のノー
ドを含み、各ノードはコンピュータの１つの構成要素に
接合することができる。各ノードは構成要素とノードと
の間で信号を転送する装置を具備する。この装置は、デ
ータフォーマットを自動的に変換する回路を含む。各ノ
ードは、関連する構成要素からの複数のマルチワードパ
ケットを記憶する回路をさらに含む。また、それぞれの
ノードには、そのノードと関連する構成要素へ転送する
ための１つのデータのパケットが存在することを別の各
ノードに報知し、そのノードと関連する構成要素へ転送
するための１つのデータのパケットが存在することを指
示する別のノードからの信号を感知する回路も設けられ
ている。最後に、各ノードは、１つのノードに記憶され
ているデータのパケットを別のノードへ転送する回路に
よりそれぞれ他のノードに接続している。
【０００５】この相互接続部は、本質的には、コンピュ
ータシステムのそれぞれの構成要素の間並びにそれぞれ
の構成要素と、相互接続部によって接続されている何ら
かのシステム周辺装置との間でデータを同時に転送しう
る複数の個別の経路を提供するものである。上記の特許
出願の中に記載されている相互接続部は、構成要素間で
データを転送するように非常に急速に動作する。このよ
うな動作が起こるのは、１つには、構成要素間のデータ
の同時転送が起こりうるため及びそのようなデータがパ
ケットの形で転送され、個別の語転送と関連するオーバ
ヘッドを減少させるためである。データをパケットの形
で転送すると、データのソースはノード記憶バッファで
データのパケットをロードし、情報が利用可能であるこ
とを宛先構成要素に報知し、他の何らかのタスクへ移行
することができる。動作速度の１例を挙げると、コンピ
ュータシステムの４つの構成要素を接続する単純な相互
接続部は、最新のバス結合構成の４倍の量のデータを転
送することができる。ところが、データをパケットの形
で転送するということは、個別の転送に要する時間が通
常は普通のバスシステムにおけるような単一語の転送に
要する時間より長いことを意味する。そのような転送に
より長い時間を要するために、データ間の競合の確率は
高くなる。このため、そのようなシステムにとっては、
どのデータを次に転送すべきかを確定するアービトレー
ション構成は特に重要なのである。
【０００６】転送すべきデータを選択するためにソース
を確定する１つの方法は、データのソースによりデータ
に割当てられる優先順位に依存している。 年 月
日に出願され、本発明の譲受人に譲渡されたＲｏｓｋｏ
ｗｓｋｉ他の名称「ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＰＲ
ＯＶＩＤＩＮＧ ＰＲＩＯＲＩＴＹ ＡＲＢＩＴＲＡＴ
ＩＯＮ ＩＮ Ａ ＣＯＭＰＵＴＥＲ ＳＹＳＴＥＭ
ＩＮＴＥＲＣＯＮＮＥＣＴ」による米国特許出願第
号は、先に述べた高速相互接続部で使用しうる優
先順位アービトレーション回路を開示している。ところ
が、コンピュータシステムの１構成要素によるあるデー
タの利用はシステムの別の構成要素からの他のデータの
可用性によって決まる場合は多い。このような事態は、
いくつかのソースからの情報を同時に提示又は利用する
ことができるより進んだコンピュータシステムにおいて
特に起こる。たとえば、コンピュータ表示装置がその出
力表示装置に別のコンピュータプログラムと関連する背
景情報を提示していると同時に、ＴＶ映像などのビデオ
画像を同じ表示装置のウィンドウに提示すべきである場
合には、１つのソースがそのビデオ情報をおそらく供給
するであろうが、ビデオ情報をどこに、どのようにして
表示すべきかを確定する情報を供給するのは、コンピュ
ータシステムの中央処理装置でランしているウィンドウ
制御プログラムである。従って、第１のソースからのビ
デオデータの使用は第２のソースからの位置決めデータ
の可用性によって決まる。そのようなデータの相互関係
をデータ依存性という。
【０００７】ソースが優先順位を割当て、データ依存性
を伴っているようなアービトレーション回路では、宛先
構成要素が低い優先順位のデータを必要としているにも
かかわらず、アービトレーション回路がより高い優先順
位のデータを選択してしまうことも起こりうる。優先順
位アービトレーション回路は転送すべきデータをソース
による優先順位の確定に基づいて確定するので、この状
況は動作の実行を不可能にするシステムデッドロックを
引き起こす。従来のバス結合構成においては、システム
に既に出ているアービトレーション要求を放棄させ、再
度開始させる誤り信号を発生することにより、そのよう
なデッドロックを解決するものと考えられる。そのよう
なデッドロックは少なくともシステムの動作を著しく遅
らせ、最悪の場合にはシステムの動作を停止させてしま
うであろう。
【０００８】先に説明した通り、データ書込み動作に関
わる転送の優先順位をデータのソースが確定するような
システムでは、データ依存性が存在するところでシステ
ムデッドロックはきわめて起こりやすい。その理由は、
特に、システムが複数のソースから同時に利用可能とな
るデータによるマルチメディア使用に適合する特定の設
計となっていることである。従って、この高速相互接続
部並びに従来のバスを含む他の相互接続構成についてシ
ステムデッドロックの問題を是正する構成を考案するこ
ととは非常に有用である。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、コンピュータシステムにおけるデータ依存性によっ
て起こるシステムデッドロックの問題を排除することで
ある。本発明の別のより特定した目的は、コンピュータ
システムの宛先構成要素にどのデータをその宛先構成要
素に書込むべきかを確定させる装置を提供することであ
る。
【００１０】
【課題を解決するための手段】本発明の上記の目的及び
その他の目的は、データを書込むべきコンピュータシス
テムの第１の構成要素にそのデータの転送の順序を制御
させる構成であって、特定の構成要素が第１の構成要素
へ転送すべきデータのセットを有することを意味する番
号付き信号を供給する手段と、第１の構成要素と関連
し、全てのデータのセットから特定の数値順で次のデー
タのセットを選択するために、全ての番号付き信号の中
から選択する手段と、第１の構成要素と関連し、特定の
数値順で次のデータのセット以外のデータのセットを選
択する手段とを具備する構成において実現される。本発
明の上記の目的及び特徴並びにその他の目的及び特徴
は、以下の詳細な説明を図面と共に参照することにより
さらに良く理解されるであろう。尚、図面中、いくつか
の図を通して同じ図中符号は同じ素子を指示する。
【００１１】〔表記法及び用語〕以下の詳細な説明の中
には、コンピュータメモリ内部のデータビットについて
の演算の表示によって提示している部分がある。そのよ
うな説明や表示は、データ処理技術に熟達した人がその
作業の内容をその分野の他の当業者に最も有効に伝達す
るために使用する手段とする。動作は物理的量の物理的
操作を要求する動作である。通常、それらの量は記憶、
転送、組合わせ、比較及びその他の操作が可能である電
気信号又は磁気信号の形態をとるが、必ずそうであると
は限らない。時によっては、主に一般に使用されている
用語であるという理由により、それらの信号をビット、
値、要素、記号、文字、項、数などと呼ぶと好都合であ
ることがわかっている。ただし、そのような用語及びそ
れに類する用語は全て適切な物理的量と関連させるべき
ものであり、単にそれらの量に便宜上付されたラベルで
あるにすぎないということを忘れてはならない。さら
に、実行される動作を、一般にはオペレータが実行する
知的動作と関連している加算又は比較などの用語で呼ぶ
ことが多いが、ここで説明する、本発明の一部を成す動
作のどれをとっても、そのようなオペレータの能力は不
要であり、多くの場合に望ましくない。動作は機械の動
作である。いずれの場合にも、コンピュータを動作させ
るときの方法動作と、計算それ自体の方法との明確な区
別に留意すべきである。本発明は、電気信号又は他の物
理的（たとえば、機械的、化学的）信号を処理して、他
の所望の物理的信号を発生させるに際してコンピュータ
を動作させる装置及び方法ステップに関する。
【００１２】
【実施例】そこで図１を参照すると、初めに挙げた特許
出願に従って設計した相互接続部１０が示されている。
図示した相互接続部１０は４つのノード１２を含み、各
ノードはインタフェース１３によりコンピュータシステ
ムの１構成要素又は周辺装置に接続可能である。各ノー
ド１２は、関連する構成要素１４から複数のパケットの
形態をとるデータを受信し且つ記憶する回路１６を含
む。図示した実施例では、パケットを記憶する個別の記
憶領域は４つあり、それぞれの記憶領域を図中では文字
Ａ，Ｂ，Ｃ及びＤによって指示してある。先に挙げた特
許出願に従って設計した相互接続部１０においては、各
パケットは６４バイトまでのデータを含むと考えられ
る。各ノード１２には、構成要素１４により提供された
情報を利用して、いずれかのノード１２から他のいずれ
かのノード１２に接続された構成要素１４へのデータの
転送を制御する制御回路１７も含まれている。各ノード
１２の制御回路１７は、他のそれぞれのノードの制御回
路１７へランチバス１８により転送するように接続して
いる。好ましい実施例の相互接続部では、個々のランチ
バス１８はそれぞれ１つのノード１２を他の１つのノー
ド１２に接続する。
【００１３】この情報を転送する方式は、いわゆるヘッ
ダを利用する方式である。ヘッダはソース構成要素１４
により生成されるデータであり、データの各パケットを
インタフェース１３によりソースノード１２の回路１６
にある記憶装置へ送信するときに、インタフェース１３
により制御回路１７へ転送される。ヘッダはデータを送
信すべきノードのアドレスと、データのソース確定優先
順位又は宛先構成要素において優先順位を確定すべき場
合の「ストリーム番号」と、実行すべき演算の型とを含
む。このヘッダはソースノード１２の制御回路１７によ
りランチバス１８を介してアドレス指定された構成要素
のノードにある制御回路１７へ送信される。通常、全て
のソースから来るデータの使用順序を確定するのは宛先
ノード１２の制御回路１７であり、その際、ソース構成
要素により供給される優先順位情報を使用し、先に第２
に挙げた同時係属特許出願の教示に従って順序を確定す
る。使用順序の優先順位裁定を制御する回路は図１に示
す制御回路１７の中に含まれており、各宛先ノード１２
の一部であると考えて良い。
【００１４】転送すべきデータを確定したならば、各ソ
ースノード１２の記憶回路１６に保持されているデータ
のパケットを回路１６から制御回路１７の制御の下に直
接接続データ経路１９により他のそれぞれのノードのイ
ンタフェース１３へ転送する。図を複雑にしないため
に、図１には１組の直接接続データ経路１９のみ（図の
左側にあるノード１２から出ている接続線）が示されて
いる。データの使用順序を確定するのは通常はデータの
ソースにより供給される優先順位情報であるので、シス
テムはデータ依存性が存在するデッドロックを伴う。本
発明は、情報を転送すべき構成要素にその情報を転送す
る順序を確定させるアービトレーションシステムを設け
ることによって、それらのデッドロックを排除すること
を指向している。これは、「ストリーム」に属する情報
のパケットを転送のために宛先構成要素の制御の下に選
択できるようにそれらのパケットに「ストリーム番号」
をラベル付けする「ストリームアービトレーション」と
呼ばれる第２のアービトレーション方式を提供すること
により実行される。
【００１５】デッドロックを排除するに際して協動する
本発明の１つの要素は、「ストリームフル信号」の使用
である。ソースノードにおいて、デッドロックは入力デ
ータに対して利用可能な記憶装置が限られているために
起こる。この記憶回路１６のバッファが特定のストリー
ム番号をもつデータで重点されたならば、他のストリー
ムからの別のデータを記憶領域に提供することは不可能
である。従って、宛先構成要素に他のストリーム番号の
データの存在を報知する方法はない。このデッドロック
を防止するために、ストリームフル信号を供給するので
ある。ソースノード１２がそのソースバッファ回路１６
にデータのパケットに関わるヘッダに指示されるような
特定のストリーム番号を有するデータを保持している場
合、ストリームフル信号を使用して、その事実をソース
構成要素１４に忠告する。ストリームフル信号を受信し
たとき、ソース構成要素が忠実であるべきプロトコル
は、同じストリーム番号の別のパケットを回路１６の別
のソースバッファへ送信しないように告げる。ストリー
ムフル信号の発生は、新たなヘッドが与えられたときに
それぞれ新たなパケットのヘッダを既に記憶バッファ領
域に入っているパケットのヘッダと比較することにより
実行される。それぞれ新たなパケットのストリーム番号
及びノードアドレスを、既に記憶されている各パケット
のストリーム番号及びノードアドレスと比較する。その
ノードの記憶バッファに保持されているいずれかのデー
タパケットが同じストリーム番号とノードアドレスを含
んでいれば、ノードはストリームフル信号を戻す。この
ストリームフル信号は、ソース構成要素に、そのノード
の記憶バッファ領域を宛先としてそのストリーム番号を
もつデータを伝送するのをストリームフル信号が供給さ
れなくなるまで停止すべきであることを指示する。
【００１６】これを実現するために、各ノード１２はそ
の制御回路１７のソース部分の中に、そのノードにおけ
るソースバッファ回路１６に記憶されているパケットの
ストリーム番号を情報を導く宛先であるノードの番号と
共に記憶する一連のレジスタ２０（図３を参照）を含
む。比較器２２はヘッダバッファ２１における入力デー
タパケットのヘッダの中のストリーム番号をレジスタ２
０のストリーム番号の値と比較する。同時に、比較器２
３は入力信号が向かうべきノードを、ノードに記憶され
た各パケットが向かうノードと比較する。双方の比較器
が正の比較信号を発生し且つパケットが有効である場
合、ＡＮＤゲート２９はＯＲゲート３２に信号を供給
し、ＯＲゲート３２はストリームフル信号を発生する。
有効ビットは、関連するバッファにロードされているパ
ケットが存在し、そのパケットはランチ可能な状態にあ
ることを指示する働きをする。従って、レジスタ２０の
ストリーム番号のいずれかが与えられたヘッダのストリ
ーム番号と一致すれば、入力パケットをロードすべきで
なく、後の時点でそのパケットの受け入れを再試行すべ
きであることを指示するために、ストリームフル信号を
印加するのである。好ましい実施例は、ストリームフル
信号を発生するために、各ノードに図３に示すような回
路を含む。
【００１７】ストリームフル信号は、後に到着する情報
を使用できるようになる前に使用しなければならない同
じストリーム番号の情報を既にバッファに記憶してしま
っているソース構成要素１４に接続するノード１２にお
いてバッファを充填することにより発生するデッドロッ
クを排除する。このように、ソースノードに設けられた
回路１６の限られたバッファ記憶領域に１つのストリー
ム番号の相当な量のデータを蓄積できないようにし、そ
の際、別の情報のストリームがバッファ記憶領域に到達
するのを阻止する。
【００１８】協動してシステムのデッドロックを排除す
る本発明の第２の要素は、図２に示すストリームアービ
トレーション回路２１である。図２の回路２１は宛先制
御回路１７の中に位置している。この回路は相互接続部
１０の全てのソースノードにおいて利用可能なストリー
ムに関わる全てのヘッダ情報を検討し、どれを次に選択
すべきかを確定する。回路は、最前に転送されたストリ
ームから始めてそれぞれのストリームを順次見てゆき、
まず、いずれかのノードでそのストリーム番号の追加デ
ータを利用可能であるか否かを判定することにより、こ
の確定を実行する。次に、次に大きいストリーム番号に
進み、いずれかのノードでそのストリーム番号のデータ
を利用可能であるか否かを判定する。このように、シー
ケンスは、まず、ノードを順に巡り、続いてストリーム
を順に巡ってゆくのである。
【００１９】たとえば、宛先ノードＤでストリーム０が
ソースノードＡから最前に転送されたストリームであっ
た場合、ストリームアービトレーション回路２１は、そ
のノードでストリーム０のデータが存在するか否かを判
定するためにノードＢを調べる。存在していなければ、
ストリーム０のデータを求めてノードＣを調べる。ノー
ドＣにストリーム０のデータが存在していない場合、回
路２１は次に大きいストリーム番号を捜し、そのストリ
ーム番号の他のデータが存在するか否かを判定するため
に、ノードを同じ順序で探索する。回路２１は、次の情
報のストリームが見出されるまで、このようにして動作
を続ける。見出された時点で、その次のストリームを選
択し、そのストリーム番号が各ノードを比較対照する番
号になる。回路２１は最大ストリーム番号に達するまで
このようにして動作を続け、次に、最小ストリーム番号
に戻る。そこで、実際に、正規の処理順序は単一のスト
リーム番号によって全てのノードを順に巡り、次に、次
に大きいストリーム番号に移って先に説明したように全
てのノードを順に巡るということになるのがわかるであ
ろう。
【００２０】ストリームアービトレーション回路を含む
ノードで宛先構成要素１４からの命令によってこの正規
の順序を変更しても良い。構成要素１４は、回路２１
に、通常であれば処理すると考えられるストリームを飛
び越し、次の順番のストリームへ進むことを勧める。こ
の飛び越し信号を使用すると、宛先構成要素は、宛先構
成要素にとって最も必要である利用可能なデータを選択
することにより、宛先構成要素に書込むべき情報を制御
することができるであろう。
【００２１】さらに、先に挙げた第１の特許出願に記載
されている相互接続部で飛び越し信号を使用すると、宛
先構成要素は読取り応答動作の主体であるデータの中か
らソース確定優先順位データ及びデータのストリームを
取り出すことができるであろう。そのようなデータの正
規の優先順位では、まず最初に読取り応答動作が起こ
り、次に優先順位動作、続いてストリーム動作というこ
とになる。ところが、宛先構成要素から入力する飛び越
し信号は読取り応答動作を一度に１つずつ飛び越させ、
全ての優先順位を一度に飛び越させ、ストリームを一度
に１つずつ飛び越させる。このようにして、宛先構成要
素は利用したい特定の情報を選択し、データ依存性に基
づくシステムデッドロックを排除する。
【００２２】図２は、いずれか１つの宛先ノード１２に
おける本発明の回路２１を示す。各宛先ノード（図示さ
れているのはノードＤである）の回路２１は、それぞれ
他のノード１２のソースバッファ回路１６に記憶されて
いるデータのパケットを記述するヘッダ情報を記憶する
複数組のレジスタ２３を含む。図には、それぞれのソー
スノード１２に記憶しうる個々のデータのパケットのそ
れぞれについてのヘッダ情報を記憶するために、３組の
レジスタ２３Ａ，２３Ｂ及び２３Ｃが示されている。各
組２３Ａ〜２３Ｃの各レジスタＡ〜Ｄは特定の１つのノ
ード１２の回路１６の特定の１つの記憶バッファと関連
している。すなわち、（図の）一番上のレジスタの組２
３ＡはノードＡの記憶バッファＡ〜Ｄにあるデータのパ
ケットに関する情報を記憶する。中央のレジスタの組２
３ＢはノードＢの記憶バッファＡ〜Ｄにあるデータのパ
ケットに関する情報を記憶する。一番下のレジスタの組
２３ＣはノードＣの記憶バッファＡ〜Ｄにあるデータの
パケットに関する情報を記憶する。
【００２３】本発明では、先に挙げた特許出願の相互接
続部のレジスタ２３に全てのヘッダ情報を記憶するので
あるが、以下、ソースノード１２における特定のデータ
のパケットに関わるストリーム番号を規定する記憶情報
のみを説明する。本発明の好ましい実施例においては、
合わせて８つのストリーム番号（ここでは０〜７のレベ
ルとして指定してある）を利用する。本発明の一実施例
では、ソース構成要素により確定される優先順位又は以
下に説明するように宛先構成要素による使用の順序を確
定するために使用されるストリーム番号のいずれかを指
示するために、ヘッダ情報の同一のビットを使用しても
良い。この実施例においては、ソース又は宛先の選択は
使用の順序を指定するために利用可能な４つのビットの
中の１ビットの情報により決定される。以下の説明中、
特に指示のない限り、この選択を実行させるビットは４
つのビットのうち残る３つがストリーム番号を指示する
状態に設定されるものと考える。
【００２４】ソースノードの１つに関連するレジスタの
組２３ごとに、データパケットのストリーム番号を表わ
す各ヘッダのビットを回路２５へ転送し、回路２５で
は、そのソースノードにおいて利用可能な次のストリー
ム番号の確定を実行する。これを実行するために、スト
リーム番号を指示する各ヘッダのビットをその特定のヘ
ッダと関連する減算器回路２６Ａ〜２６Ｄへ転送する。
各減算器回路へは、最前に転送されたデータのパケット
のストリーム番号も転送される。最前に転送されたデー
タのパケットのストリーム番号をヘッダのストリーム番
号から減算して、それらのストリーム番号がどれほど離
れているかを表わす２進カウントである２進数を形成す
る。各減算器回路２６が生成した値を比較器回路２７に
供給する。比較器回路２７は、各減算器の結果を他の各
減算器の結果と同時に比較する一連の個別の比較器から
構成されていても良い。回路２７の中に６つのそのよう
な比較器を含む好ましい一実施例では、（図で）上方に
位置する減算器回路２６の結果を他の減算器回路２６の
それぞれの結果と比較し、第２の減算器回路の結果を第
３及び第４の減算器回路２６の結果と比較し、第３の減
算器回路２６の結果を第４の減算器回路２６の結果と比
較する。
【００２５】それら６つの値は論理回路２８に供給さ
れ、論理回路２８は比較器回路２７の個々の比較器によ
り供給された出力を使用して、減算器の数値の上で最小
の出力を選択する。この最小差値はソースノードで利用
可能である次の順番のストリーム番号を指示する。スト
リームフル信号を使用するシステムストリームプロトコ
ルによれば、いずれか１つのストリームからの単一のパ
ケットのみが１つのソースノードに依存することがで
き、ソースハードウェアは、第１のパケットの転送が完
了するまで単一のノードから出た同じストリームからの
第２のパケットを送信しないので、タイは決して起こり
えないことに注意すべきである。これを確実に発生させ
る構成は、本発明と同じ日に出願され且つ同じ譲受人に
譲渡されたＲｏｓｋｏｗｓｋｉ他の同時係属特許出願、
名称「ＡＰＰＡＲＡＴＵＳ ＦＯＲＭＡＩＮＴＡＩＮＩ
ＮＧ ＯＲＤＥＲ ＡＮＤ ＡＣＣＯＭＰＬＩＳＨＩＮ
ＧＰＲＩＯＲＩＴＹ ＰＲＯＭＯＴＩＯＮ ＩＮ Ａ
ＣＯＭＰＵＴＥＲ ＩＮＴＥＲＣＯＮＮＥＣＴ」に開示
されている。
【００２６】各ソースノードからの最小差値をそのノー
ドと関連する組合わせ回路３０Ａ〜３０Ｃに供給する。
組合わせ回路３０は、関連する回路２８からの最小差値
を指示する３つのビットを減算器回路３１が発生した結
果と組合わせる。減算器回路３１は差値を発生する特定
のノードの２ビット表示を受信し、そこから最前に伝送
されたストリームのノードを指示する値を減算する。従
って、この減算の結果は最前に伝送されたストリームの
ノードと、ストリーム値の差を発生するノードとの間隔
を指示する２進値である。組合わせ回路３０は５つのビ
ットから成る出力を供給し、最上位の３ビットは関連す
るノードについての最小ストリーム差を表わし、最下位
の２ビットは最前に伝送されたストリームと、関連する
ノードとの差を表わす。
【００２７】各ノードにおける最も近いストリーム値
と、最前に伝送されたストリームのノードと関連するノ
ードとの差とを表わす３つの信号は比較器回路３３へ転
送され、その回路はそれらの値のそれぞれを他の２つと
比較する。それらの比較の結果を論理回路３４に供給す
ると、論理回路３４は比較器回路３３の個々の比較器に
より供給された出力を使用して、数値の上で最小の出力
を選択する。最上位ビットはストリーム番号の最小の差
を表わすので、最前に転送されたストリームに最も近い
ストリームをまず選択することになる。いずれかのノー
ドが同じ番号のストリームを含んでいる場合には、この
最小差の値はノードごとに同一である。ところが、最下
位の２ビットは特定のノードと、最前にデータを転送し
たノードとの相対近接度を指示するので、それらのビッ
トは常に異なる。従って、各ノードが同一の最近接スト
リーム番号のデータを有するときには、最前にデータを
転送したノードに最も近いノードを選択するのである。
そこで、回路は、まず初めに単一のストリームによって
ノードを巡り、次に所望の順序でストリームを巡ってゆ
くシーケンスの中で選択すべきストリームを発生する出
力信号を供給する。
【００２８】宛先構成要素に複数のデータのソースで利
用可能なデータの中から選択させるために、飛び越し信
号を供給する。この信号は、宛先構成要素１４が回路２
１により確定された正規の順序から外れてデータを取り
出したいときに、宛先構成要素１４により発生される。
飛び越し信号は宛先構成要素１４からインタフェース１
３を介して回路２１へ転送されて、回路２１に次の順番
のストリームを飛び越させ、そのストリームの次のスト
リームへ進ませる。この飛び越し信号を使用して、宛先
構成要素１４は望まないデータのソースから望ましいデ
ータのソースへスキップし、それにより、大半のシステ
ム相互接続部で見られるデータ依存性に起因するデッド
ロックを排除しても良い。宛先構成要素が１つの演算を
実行するために複数のストリームからの情報を必要とす
る場合には、この構成はストリームの中の１つを飛び越
して、別の所望のストリームに到達することにより、デ
ッドロックを排除できる。先に指摘した通り、デッドロ
ックを完全に排除させるために応答動作とソース確定優
先順位動作を飛び越すために、飛び越し信号を使用して
も良い。以下に、そのような動作を実行する方法の詳細
を図５を参照しながら説明する。
【００２９】ストリームからストリームへの回転はそれ
ぞれ後続するノードに同じストリームが存在するか否か
を判定するために、まず、各ノードを巡って進み、次
に、各ノードを巡って次に大きいストリーム番号へと進
んでゆくので、飛び越し信号は、最前に信号を転送した
ノードに応じて、回路に異なる影響を及ぼす。たとえ
ば、最前に転送されたストリームがノードＡのストリー
ム１（０に等しいビットにより指定される）であったな
らば、ノードＡからの次の有効ストリームはストリーム
２となるであろう。ところが、ノードＢ（１に等しいビ
ットにより指定される）及びノードＣ（２に等しいビッ
トにより指定される）の場合には、１つのストリームの
全ての情報は全てのノードから取り出されるので、転送
のための次の有効ストリームはストリーム１である。と
ころが、最前に転送されたストリームがノードＢのスト
リーム１であったならば、ノードＢからの転送のための
次の有効ストリームはストリーム２であり、ノードＣに
ついてはストリーム１、ノードＡについてはストリーム
２である。このように、最前にデータパケットを転送し
たのがどのノードであるかに従って、飛び越し信号の効
果は異なっていなけれなばらない。
【００３０】これを実行するのは論理回路３６である。
論理回路３６は（先に示した番号指定を使用して）最前
に情報を転送したノードの値と、飛び越し信号の双方を
受信し、最前のストリーム番号又は最前のノード指定番
号のいずれかを増分させる。この増分は、論理が選択し
た特定の減算器回路２６へのキャリーイン値を無効にす
ることにより、容易に実行できるであろう。２の補数２
進数を使用して論理回路において減算を実行する標準的
な方法は、減算すべき数を反転し、それをもう一方の数
（被減数）に加算し、それを１に加算して戻す（けた上
げ）というものであることが理解されるであろう。従っ
て、キャリーインを有効にすると、論理が実行した選択
に従って最前に転送されたストリーム又はそのストリー
ムを最前に転送したノードの値を１だけ減分する効果が
えられる。値を減算すると、間隔の指示は最近接（０）
から最も遠い（７）へと変化するので、データの特定の
パケットを飛び越すことになる。
【００３１】図４は、以上説明した飛び越し動作を実行
する構成を示す。回路３６は宛先構成要素１４から飛び
越し信号を受信する。回路３６は現在ノード（検査すべ
きノード）と、最前に信号を転送したノードの指定値を
さらに受信する。飛び越し信号が存在していない場合、
キャリーイン信号は常に特定の減算器回路２６へ転送さ
れるので、現在ストリーム番号と、最前に転送されたス
トリームとの差は比較回路２７に対するオフセット値を
形成する。これが先に説明した典型的な動作方式であ
る。これに対し、宛先構成要素１４からの飛び越し信号
が回路３６に印加され、現在ノードがノードＡである場
合には、キャリーイン信号を排除するために飛び越し信
号を転送する。宛先構成要素１４からの飛び越し信号が
印加されており且つ現在ノードがノードＢである場合に
は、最前に選択したノードがノードＡでなかったなら
ば、キャリーイン信号を排除するために飛び越し信号を
転送する。宛先構成要素１４からの飛び越し信号が印加
されており且つ現在ノードがノードＣである場合には、
最前に選択したノードがノードＡ又はノードＢでなかっ
たならば、キャリーイン信号を排除するために飛び越し
信号を転送する。この論理は先に説明した所望の飛び越
し効果を発生する。
【００３２】図５は、宛先構成要素が望む何らかの特定
の信号を選択できるように、プログラムに読取り応答信
号及び優先順位アービトレーション信号並びにストリー
ムアービトレーション信号を飛び越させる回路の動作を
示すフローチャートである。このフローチャートの動作
を実行する回路は、先にストリームに関連して飛び越し
動作について示した説明を考慮し且つ当業者には良く知
られている回路に基づけば容易に実現できるであろう。
図５のフローチャートに示した第１のステップ４０で
は、伝送のために読取り応答パケットが利用可能である
か否かを判定するために、３つの個別の回路からの出力
信号を検討する。この情報を提供する個々の回路は図２
に示す回路と、先に挙げた同時係属特許出願に記載され
ている優先順位応答を順序裁定する回路と、読取り応答
を順次裁定する同様の回路である。図５の動作を実現す
る回路は図２のブロック３４とインタフェース１３との
間に配置されるであろう。
【００３３】ヘッダの指示に従った特定の宛先構成要素
への伝送のために利用可能となっているいずれかのパケ
ットの中に読取り応答が保持されているならば、ステッ
プ４１でマスクをクリアする。このマスクは、特定の伝
送を飛び越すべきであることの指示である。その時点で
読取り応答が利用可能でないならば、動作は読取り応答
に関係する一連のステップを全て飛び越して、以下に説
明するステップ４７に至る。読取り応答が利用可能であ
れば、ステップ４２で転送に備えて読取り応答パケット
を宛先構成要素に提示する。宛先構成要素が読取り応答
を受け入れると、読取り応答を転送する。ステップ４３
では、読取り応答を含む動作が完了したことを確定し、
ステップ４０に戻って動作を再開する。
【００３４】宛先構成要素が読取り応答を受け入れなけ
れば、システムは次にステップ４４へ移行し、そこで、
宛先構成要素から飛び越し指示を受信してか否かを判定
する。飛び越し指示を受信していなければ、動作はステ
ップ４３に戻る。飛び越し信号を受信していた場合に
は、動作はステップ４５へ移行し、信号を飛び越すよう
にそのノードをマスクする。本発明の好ましい実施例が
機能する構成においては、相互接続部のどのノードから
も唯一つの読取り応答しか利用できないため、そのノー
ドをマスクすると、その特定の読取り応答について飛び
越し動作が起こる。
【００３５】動作が特定の読取り応答信号に関する検査
を完了し、飛び越し指示を見出したときには、ステップ
４６へ移行し、そこで、その他のノードにおける読取り
応答が存在しているか否か及びそれらを処理すべきか又
は飛び越すべきかを判定するために、それらの読取り応
答を同様にして検討する。どのノードにもそれ以上の読
取り応答が存在しない場合、又は当初（ステップ４
０）、どのノードにも読取り応答が存在していない場合
には、動作はステップ４７へ移行し、そこで、同様に利
用可能なヘッダ情報を検査することにより、優先順位ア
ービトレーションパケットが存在するか否かを判定する
ために、利用可能パケットを指示する信号を検討する。
【００３６】優先順位パケットを図５に指示するように
動作する回路に優先順位の順に提示するが、その際、最
高の優先順位のパケットが先頭となる。いずれかの優先
順位パケットが存在していれば、ステップ４８でパケッ
トを宛先構成要素に提示する。ステップ４９では、その
パケットについて飛び越し信号が存在するか否かの判定
を実行する。飛び越し信号が存在していれば、動作はス
テップ５０へ移行し、宛先構成要素がパケットを受け入
れたか否かを判定する。パケットを受け入れていたなら
ば、動作はステップ４０に戻り、新たな読取り応答が現
れたか否か、続いて、伝送のために新たな優先順位パケ
ットが利用可能であるか否かを判定する。パケットを受
け入れていなければ、パケットが受け入れられるか又は
飛び越し信号が現れるまで、動作は飛び越しステップを
通って戻る。特定の宛先構成要素は単にデータを処理で
きる状態にはないので、この後戻りが起こりうる。
【００３７】ステップ４９で飛び越しが起こると、全て
の優先順位パケットを受け入れる順序が一定のままであ
るように、そのようなパケットを飛び越す。そのような
場合又はステップ４７で優先順位パケットが存在しない
場合には、動作はステップ５１へ移行して、同様にヘッ
ダを検討することにより、伝送のためにストリームパケ
ットが利用可能であるか否かを判定する。ストリームパ
ケットが存在していなければ、動作はステップ４０に戻
る。伝送を待つストリームが見出された場合には、ステ
ップ５２で、開始ストリーム（最前に処理されたストリ
ーム）の番号を確定する。ステップ５３では、新たなス
トリームを宛先構成要素に提示する。ステップ５４で
は、宛先構成要素がストリームパケットを処理したか否
かを判定するために検査を実行する。処理していれば、
動作はステップ４０に戻る。処理していなければ、動作
はステップ５５へ進み、飛び越し信号を受信したか否か
を判定する。信号が受信されていなければ、特定のスト
リームのヘッダを伝送し終わるか又は飛び越し信号を受
信するまで、動作はステップ５４に戻る。本発明の好ま
しい実施例においては、ストリームパケットに関わる飛
び越し信号を実現する動作を図２に示す回路の中の、図
中符号３６で指示するブロックで、先に説明した方式で
処理する。
【００３８】ステップ５５で飛び越し信号を受信したな
らば、動作はステップ５６で利用可能な次のストリーム
ヘッダへ進む。ステップ５７では、この新たなストリー
ムがステップ５２で示した開始ストリームと同じである
か否かを判定するために、検査を実行する。それが同じ
番号でない場合には、動作はまだ全てのストリーム番号
を巡っていなかったことを知り、ステップ５３に戻るこ
とによりそのストリーム信号を先のストリームと同じよ
うに処理して、ストリームを受け入れのために宛先構成
要素に提示する。ステップ５７の検査によって、追加の
ストリーム信号が存在していないことが判定されると、
動作はステップ４０に戻る。
【００３９】このようにして、本発明のシステムにおけ
る宛先構成要素は、どの情報のパケットの処理を望むか
を確定するために、システムのあらゆるノードで利用可
能な全てのパケットの中から選択することができる。以
上の説明から理解されるように、動作は、まず、利用可
能な読取り応答を巡って検査して、どれを転送すべきで
あり、どれを飛び越すべきであるかを１つずつ確定す
る。次に、優先順位パケットを検査し、飛び越し信号が
存在していれば、全てのそのような信号を飛び越す。最
後に、ストリームパケットを選択的に飛び越せるよう
に、動作はストリームパケットを１つずつ検査する。
【００４０】本発明の回路においては、宛先構成要素は
どのデータをその宛先構成要素へ転送すべきかを確定で
きることが当業者にはわかるであろう。このように、回
路はデータ依存性が存在しているコンピュータシステム
では通常発生するデッドロック状態を排除する。そのよ
うな回路は先に挙げた特許出願に記載されている相互接
続部と共に使用するのに良く適しているが、標準バスを
含む他の形態の相互接続部にも適用できる。本発明を好
ましい一実施例に関して説明したが、当業者により、本
発明の趣旨から逸脱せずに様々な変形や変更を実施しう
ることは理解されるであろう。従って、本発明は特許請
求の範囲によって評価されるべきである。
【図面の簡単な説明】
【図１】本発明を利用しうる高速相互接続部のブロック
線図。
【図２】本発明の回路を示すブロック線図。
【図３】図１に示す本発明の回路の特定の１素子を示す
回路のブロック線図。
【図４】図２に示す本発明の回路の特定の１素子を示す
回路のブロック線図。
【図５】本発明の一部の動作を説明するフローチャー
ト。
【符号の説明】
１０ 相互接続部 １２Ａ〜１２Ｄ ノード １３ インタフェース １４ 構成要素 １６ 記憶回路 １７ 制御回路 １８ ランチバス １９ 直接接続データ経路 ２０ レジスタ ２１ ヘッダバッファ ２２ 比較器 ２１ ストリームアービトレーション回路 ２３Ａ〜Ｃ レジスタ ２６Ａ〜Ｄ 減算器回路 ２７ 比較器 ２８ 論理回路 ２９ ＮＡＮＤゲート ３０Ａ〜Ｃ 組合わせ回路 ３１ 減算器回路 ３２ ＯＲゲート ３３ 比較器回路 ３４，３６ 論理回路
フロントページの続き (72)発明者 ディーン・エム・ドレイコ アメリカ合衆国 95014 カリフォルニア 州・カッパチーノ・ワイルドフラワー コ ート・11655 (72)発明者 ウィリアム・ティ・クレイン アメリカ合衆国 95117 カリフォルニア 州・サン ホゼ・パンダ プレイス・3861

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 データを書込むべきコンピュータシステ
    ムの１構成要素にそのデータの転送の順序を制御させる
    装置において、他の特定の構成要素が第１の構成要素へ
    転送すべきデータのセットを有することを意味する番号
    付き信号を供給する手段と、第１の構成要素と関連し、
    利用可能な複数のデータのセットから特定の数値順で次
    のデータのセットを選択するために、全ての番号付き信
    号の中から選択する手段と、第１の構成要素と関連し、
    特定の数値順で次のデータのセット以外のデータのセッ
    トを選択する手段とを具備する装置。
  2. 【請求項２】 データを書込むべきコンピュータシステ
    ムの第１の構成要素にそのデータの転送の順序を制御さ
    せる装置において、他の特定の構成要素が第１の構成要
    素へ転送すべきデータのセットを有することを意味する
    番号付き信号を供給する手段と、第１の構成要素により
    制御され、利用可能な複数のデータのセットから特定の
    数値順で次のデータのセットを選択するために、全ての
    番号付き信号の中から選択する手段と、第１の構成要素
    により制御され、特定の数値順で次のデータのセット以
    外のデータのセットを選択する手段とを具備する装置。
  3. 【請求項３】 コンピュータシステム内におけるデータ
    の宛先構成要素にそのデータの転送の順序を制御させる
    装置において、他の特定の構成要素が宛先構成要素の制
    御の下に宛先構成要素へ転送すべきデータを有すること
    を意味する番号付き信号を供給する手段と、特定の優先
    順位レベルで特定の他の構成要素を評価し、宛先構成要
    素へ転送すべきデータをその特定の他の構成要素が有す
    ることを意味する優先順位信号を供給する手段と、宛先
    構成要素と関連し、番号付き信号により指示される全て
    のデータのセットから特定の数値順で次のデータのセッ
    トを選択するために、全ての番号付き信号の中から選択
    する手段と、宛先構成要素と関連し、特定の数値順で次
    のデータのセット以外のデータのセットを選択する手段
    とを具備する装置。
JP4358815A 1991-12-30 1992-12-28 データの転送の順序を制御させる装置 Withdrawn JPH05257851A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81581691A 1991-12-30 1991-12-30
US815,816 1991-12-30

Publications (1)

Publication Number Publication Date
JPH05257851A true JPH05257851A (ja) 1993-10-08

Family

ID=25218917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4358815A Withdrawn JPH05257851A (ja) 1991-12-30 1992-12-28 データの転送の順序を制御させる装置

Country Status (3)

Country Link
US (1) US5694545A (ja)
JP (1) JPH05257851A (ja)
DE (1) DE4244427A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393407B1 (en) 1997-09-11 2002-05-21 Enliven, Inc. Tracking user micro-interactions with web page advertising
TWI326544B (en) * 2006-11-15 2010-06-21 Ind Tech Res Inst An intelligent heterogeneous network packet dispatcher methodology
US8452891B2 (en) * 2008-06-19 2013-05-28 4Dk Technologies, Inc. Routing in a communications network using contextual information
US11469988B1 (en) 2021-04-30 2022-10-11 Bank Of America Corporation Communication analysis for dynamic auto-routing and load balancing
US11792108B2 (en) 2021-04-30 2023-10-17 Bank Of America Corporation Dynamic auto-routing and load balancing for communication systems
US11784930B2 (en) 2021-04-30 2023-10-10 Bank Of America Corporation Communication system with auto-routing and load balancing

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3109162A (en) * 1959-01-15 1963-10-29 Ibm Data boundary cross-over and/or advance data access system
NL7608165A (nl) * 1976-07-23 1978-01-25 Philips Nv Inrichting voor het besturen van informatie- stromen.
US4358829A (en) * 1980-04-14 1982-11-09 Sperry Corporation Dynamic rank ordered scheduling mechanism
US4402040A (en) * 1980-09-24 1983-08-30 Raytheon Company Distributed bus arbitration method and apparatus
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
US4413258A (en) * 1981-12-14 1983-11-01 Burroughs Corporation Interconnection for local area contention networks
DE3213345C2 (de) * 1982-04-08 1984-11-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen
US4527233A (en) * 1982-07-26 1985-07-02 Ambrosius Iii William H Addressable buffer circuit with address incrementer independently clocked by host computer and external storage device controller
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
EP0121030B1 (fr) * 1983-03-29 1987-11-11 International Business Machines Corporation Dispositif d'arbitrage pour l'attribution d'une ressource commune à une unité sélectionnée d'un système de traitement de données
JPS59226923A (ja) * 1983-05-27 1984-12-20 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン バスインタ−フエ−ス装置
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4860244A (en) * 1983-11-07 1989-08-22 Digital Equipment Corporation Buffer system for input/output portion of digital data processing system
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
IL81763A0 (en) * 1986-04-11 1987-10-20 Symbolics Inc Disk controller bus interface
JPS6394358A (ja) * 1986-10-08 1988-04-25 Victor Co Of Japan Ltd Ｄｍａ転送システム
US4837682A (en) * 1987-04-07 1989-06-06 Glen Culler & Associates Bus arbitration system and method
US5111424A (en) * 1987-05-01 1992-05-05 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer
US4937733A (en) * 1987-05-01 1990-06-26 Digital Equipment Corporation Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
US4864496A (en) * 1987-09-04 1989-09-05 Digital Equipment Corporation Bus adapter module for interconnecting busses in a multibus computer system
US5193197A (en) * 1987-09-24 1993-03-09 Digital Equipment Corporation Apparatus and method for distributed dynamic priority arbitration for access to a shared resource
US4965723A (en) * 1987-10-23 1990-10-23 Digital Equipment Corporation Bus data path control scheme
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
US5081576A (en) * 1988-03-24 1992-01-14 Encore Computer U.S., Inc. Advance polling bus arbiter for use in multiple bus system
JPH0719311B2 (ja) * 1988-03-29 1995-03-06 株式会社日立製作所 データ処理装置
US4956771A (en) * 1988-05-24 1990-09-11 Prime Computer, Inc. Method for inter-processor data transfer
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
US5097437A (en) * 1988-07-17 1992-03-17 Larson Ronald J Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5088024A (en) * 1989-01-31 1992-02-11 Wisconsin Alumni Research Foundation Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit
US5222223A (en) * 1989-02-03 1993-06-22 Digital Equipment Corporation Method and apparatus for ordering and queueing multiple memory requests
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
JPH0833869B2 (ja) * 1989-05-09 1996-03-29 日本電気株式会社 データ処理装置
US5167019A (en) * 1989-06-23 1992-11-24 Digital Equipment Corporation Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network
US5179557A (en) * 1989-07-04 1993-01-12 Kabushiki Kaisha Toshiba Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time
US5151994A (en) * 1989-11-13 1992-09-29 Hewlett Packard Company Distributed fair arbitration system using separate grant and request lines for providing access to data communication bus
US5218676A (en) * 1990-01-08 1993-06-08 The University Of Rochester Dynamic routing system for a multinode communications network
US5220653A (en) * 1990-10-26 1993-06-15 International Business Machines Corporation Scheduling input/output operations in multitasking systems
US5191653A (en) * 1990-12-28 1993-03-02 Apple Computer, Inc. Io adapter for system and io buses having different protocols and speeds
US5317568A (en) * 1991-04-11 1994-05-31 Galileo International Partnership Method and apparatus for managing and facilitating communications in a distributed hetergeneous network
JP2625589B2 (ja) * 1991-04-22 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム
GB2256563B (en) * 1991-06-04 1995-05-10 Digital Equipment Int Packet age control in computer networks

Also Published As

Publication number Publication date
US5694545A (en) 1997-12-02
DE4244427A1 (en) 1993-07-01

Similar Documents

Publication Publication Date Title
US6178466B1 (en) System for maximizing bandpass on an interface directly coupling two units where the interface has independently operative data and address interconnections, and computer sysem employing same.
US5093920A (en) Programmable processing elements interconnected by a communication network including field operation unit for performing field operations
US4758948A (en) Microcomputer
US5317756A (en) Data processor for detecting identical data coexisting in a plurality of data section of data transmission paths
US7940666B2 (en) Communication node architecture in a globally asynchronous network on chip system
JP2750311B2 (ja) データ処理装置内のデータ・オペレーションの実行を制御する装置及び方法
US6772268B1 (en) Centralized look up engine architecture and interface
US5896501A (en) Multiprocessor system and parallel processing method for processing data transferred between processors
US20080259928A1 (en) Method and Apparatus for Out-of-Order Processing of Packets using Linked Lists
US20020138714A1 (en) Scoreboard for scheduling of instructions in a microprocessor that provides out of order execution
JPH04222049A (ja) 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置
US7093105B2 (en) Method and apparatus for determining availability of a queue to which a program step is issued out of program order
JPH09114664A (ja) データ駆動型情報処理装置
JP3285629B2 (ja) 同期処理方法及び同期処理装置
EP1439467A1 (en) System and method for allocating a plurality of sources to a plurality of channels
US5848297A (en) Control apparatus for maintaining order and accomplishing priority promotion in a computer interconnect
JPH05257851A (ja) データの転送の順序を制御させる装置
US5857111A (en) Return address adding mechanism for use in parallel processing system
US6591325B1 (en) Method and apparatus of out-of-order transaction processing using request side queue pointer and response side queue pointer
US5588134A (en) System for establishing priority among selected tasks based on location of tasks and sequence that the tasks were stored whereas task is always stored in location with the lowest available address
US5185879A (en) Cache system and control method therefor
JPS59148920A (ja) チヤネル通信機構
US6347348B1 (en) Buffer management system having an output control configured to retrieve data in response to a retrieval request from a requesting one of a plurality of destinations
EP0700005B1 (en) Vector data bypass mechanism for vector computer
US6055607A (en) Interface queue with bypassing capability for main storage unit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307