JPH05251717A - Semiconductor package and semiconductor module - Google Patents

Semiconductor package and semiconductor module

Info

Publication number
JPH05251717A
JPH05251717A JP4668292A JP4668292A JPH05251717A JP H05251717 A JPH05251717 A JP H05251717A JP 4668292 A JP4668292 A JP 4668292A JP 4668292 A JP4668292 A JP 4668292A JP H05251717 A JPH05251717 A JP H05251717A
Authority
JP
Japan
Prior art keywords
wiring board
optical
semiconductor
optical element
optical fiber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4668292A
Other languages
Japanese (ja)
Inventor
Takeshi Kato
猛 加藤
Katsuya Tanaka
勝也 田中
Kenichi Mizuishi
賢一 水石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4668292A priority Critical patent/JPH05251717A/en
Priority to US08/026,037 priority patent/US5424573A/en
Publication of JPH05251717A publication Critical patent/JPH05251717A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4249Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/36Mechanical coupling means
    • G02B6/38Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807Dismountable connectors, i.e. comprising plugs
    • G02B6/3873Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
    • G02B6/3885Multicore or multichannel optical connectors, i.e. one single ferrule containing more than one fibre, e.g. ribbon type
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

PURPOSE:To provide a means for applying a practical optical interconnection technique to the input and output of signals of semiconductor package and semiconductor module. CONSTITUTION:A semiconductor package mounting a wiring substrate 20 loaded with semiconductor chips 10 is equipped with an optical element 30 having a wiring layer 22 in common with the wiring substrate 20 on a surface and also equipped with an optical transmission medium 40 and receptacle 50, with which an optical fiber connector 60 is connected, in a package base 80, in which the wiring substrate 20 is installed. Thus, input and output signals can be taken out from the package base with high density, a signal transmission between packages can be performed at higher speed than that in the case of an electric signal, and it can be contrived to make the performance of a system composed of a plurality of semiconductor packages higher.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体パッケージ及び
半導体モジュールにかかり、特に、信号の入出力に光イ
ンタコネクション技術を適用した半導体パッケージおよ
び半導体モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a semiconductor module, and more particularly to a semiconductor package and a semiconductor module to which an optical interconnection technique is applied for signal input / output.

【0002】[0002]

【従来の技術】近年、半導体チップが高集積化・高速化
されるに伴って、半導体パッケージにおける実装密度お
よび配線密度の向上が求められている。この要求に対す
る有力な実装方式として、従来知られている技術には、
例えば、特開昭62−73651号公報に記載のよう
に、半導体チップを半導体ウエハから成る配線基板にフ
リップチップ接続したシリコン・オン・シリコン・パッ
ケージがある。この実装方式は、半導体チップを個別に
パッケージングする実装方式に比べて実装密度を高くす
ることができ、半導体チップと同様のプロセスにより配
線基板の表面へ高密度な配線を形成することが可能であ
る。また、半導体チップと配線基板は、半田バンプを用
いて接続することによって、高密度に接続することが可
能である。
2. Description of the Related Art In recent years, as semiconductor chips have been highly integrated and operated at high speed, there has been a demand for improvement in mounting density and wiring density in semiconductor packages. As a powerful mounting method for this requirement, the technology known in the past includes:
For example, as described in JP-A-62-73651, there is a silicon-on-silicon package in which a semiconductor chip is flip-chip connected to a wiring board made of a semiconductor wafer. This mounting method can increase the mounting density as compared with the mounting method in which the semiconductor chips are individually packaged, and it is possible to form high-density wiring on the surface of the wiring board by the same process as the semiconductor chip. is there. In addition, the semiconductor chip and the wiring board can be connected at high density by connecting using solder bumps.

【0003】しかしながら、上記の実装方式では、パッ
ケージベースから取り出せる入出力ピン数には制限があ
った。つまり、配線基板の入出力ピンは、配線基板の周
囲におけるワイヤボンディングやTAB(テープオート
メイテッドボンディング)、または配線基板を貫通する
フィードスルーによってパッケージベースに接続され
る。従って、パッケージベースから取り出せる入出力ピ
ン数は、これらの配線および入出力ピン自身のピッチに
よって制限されていた。
However, in the above mounting method, the number of input / output pins that can be taken out from the package base is limited. That is, the input / output pins of the wiring board are connected to the package base by wire bonding or TAB (tape automated bonding) around the wiring board, or by feedthrough penetrating the wiring board. Therefore, the number of input / output pins that can be taken out from the package base is limited by the wiring and the pitch of the input / output pins themselves.

【0004】ボンディングワイヤやTABのピッチは、
例えば、技術情報協会発行の「COB、TAB実装を中
心とするベアチップ実装−最新技術開発と信頼性対策
(1990年)」において、その第285頁から第28
7頁に述べられているように、接続部の信頼性によって
制限され、それぞれ150μmと80μm程度が限界で
ある。また、ボンディングワイヤやTABへの配線の接
続は、配線基板の周囲で行なわれるため、信号配線の配
線長が長くなり、半導体チップから配線基板の周囲、即
ち、ボンディングワイヤやTABリードとの接続点まで
の信号伝搬遅延時間が大きくなり問題となる。
The pitch of the bonding wires and TAB is
For example, in "Bare Chip Mounting Centering on COB and TAB Mounting-Latest Technology Development and Reliability Measures (1990)" published by the Technical Information Institute, pp. 285 to 28.
As described on page 7, it is limited by the reliability of the connection, and the limits are about 150 μm and 80 μm, respectively. Further, since the connection of the wiring to the bonding wire or the TAB is performed around the wiring board, the wiring length of the signal wiring becomes long and the connection point from the semiconductor chip to the periphery of the wiring board, that is, the bonding wire or the TAB lead. The problem is that the signal propagation delay time up to is increased.

【0005】一方、フィードスルーは、例えば、特開昭
62−73651号に記載されているように、サーモマ
イグレーションまたは異方性エッチングによって配線基
板に形成される。フィードスルーのピッチは、配線基板
の厚さに依存して制限される。フィードスルーの場合
は、そのピッチは数100μmとすることが可能である
が、フィードスルー間を絶縁するために電位印加や絶縁
膜が必要となるため、現在、一般的には使用されていな
い。
On the other hand, the feedthrough is formed on the wiring substrate by thermomigration or anisotropic etching, as described in, for example, Japanese Patent Laid-Open No. 62-73651. The pitch of the feedthrough is limited depending on the thickness of the wiring board. In the case of a feedthrough, its pitch can be set to several hundreds of μm, but it is not generally used at present because a potential application and an insulating film are required to insulate the feedthrough.

【0006】また、パッケージベースの入出力ピンピッ
チは、例えば、「プロシーディングス オブ 41 エ
レクトロニック コンポーネンツ アンド テクノロジ
ーコンフェレンス(1991年)(Proceedings of 41s
t Electronic Components& Technology Conference(19
91))」第234頁から第244頁に述べられているよ
うに、パッケージベースに設けられるピンと配線基板上
のコネクタの構造、およびその電気特性によって制限さ
れる。特に、配線基板上に設けられるコネクタには、ピ
ンとコネクタをコンタクトさせるスプリング機構や、ピ
ンへの挿入力を低減する機構が必要となるため、ピンや
コネクタの小型化には機械的な限界がある。また、ピン
ピッチを狭小化するとクロストークやインダクタンスが
増加してしまい、特に、高速信号を入出力するような場
合には電気的に限界がある。したがって、入出力ピンの
ピッチは面心格子配列で2mm程度が限界である。な
お、上記文献では、入出力ピンの代用として、特殊形状
のスプリング型コネクタやTABに類似したコネクタが
提案されている。このスプリング型コネクタにおいて
は、そのピッチを1mm程度とすることができる。しか
し、これらは従来の入出力ピンのように機械強度や信頼
性が未だ保証されていないので、一般的には使用されて
いない。また、TAB型コネクタでは、従来のTABと
同様にパッケージベースの周囲から配線を取り出すの
で、ベース内の信号遅延時間が問題となる。
[0006] The package-based input / output pin pitch is, for example, "Proceedings of 41s" (Proceedings of 41s).
t Electronic Components & Technology Conference (19
91)) ”As described on pages 234 to 244, it is limited by the structure of the pins provided on the package base and the connector on the wiring board, and its electrical characteristics. In particular, the connector provided on the wiring board requires a spring mechanism for contacting the pin and the connector and a mechanism for reducing the insertion force into the pin, so there is a mechanical limit to miniaturization of the pin and the connector. .. Further, if the pin pitch is narrowed, crosstalk and inductance increase, and there is an electrical limit particularly when inputting and outputting a high speed signal. Therefore, the pitch of the input / output pins is limited to about 2 mm in the face-centered lattice arrangement. In addition, in the above literature, a spring-shaped connector having a special shape or a connector similar to TAB is proposed as a substitute for the input / output pin. In this spring type connector, the pitch can be about 1 mm. However, these are not generally used because mechanical strength and reliability are not yet guaranteed like the conventional input / output pins. Further, in the TAB type connector, since the wiring is taken out from around the package base as in the conventional TAB, the signal delay time in the base becomes a problem.

【0007】[0007]

【発明が解決しようとする課題】半導体パッケージの多
入出力化は重要な課題である。特に、高集積化された多
数のパッケージにより大規模な情報処理システム等を構
成するためには、パッケージ間を非常に多数の配線によ
って接続する必要がある。
The multiple input / output of semiconductor packages is an important issue. In particular, in order to configure a large-scale information processing system or the like with a large number of highly integrated packages, it is necessary to connect the packages with a large number of wirings.

【0008】例えば、ここでは命令プロセッサ回路チッ
プとシステム制御回路チップを実装したシリコン・オン
・シリコン・パッケージを想定する。このような半導体
パッケージをN個用いてマルチプロセッサシステムを構
成する場合、これらN個の半導体パッケージ間(=シス
テム制御回路チップ間)の相互接続網がシステム性能の
鍵を握ることになる。最も高性能化を図るためには、完
全接続網が望ましい。完全接続網における総配線数は、
N×(N−1)に比例するので、このようなシステムに
おける配線数は膨大な数になる。例えば、N=8として
パッケージ間を64バイトの配線によって接続すると仮
定すると、総配線数は約57000本、パッケージ1個
当り約7000本の入出力ピンが必要になる。適当なパ
ッケージサイズとして数インチ角のものを仮定すると、
このパッケージから取り出せる入出力ピン数は先に述べ
たような制限により、精々数1000本程度とすること
が限界である。したがって、従来技術では、このような
システムにおいて、最も理想的な完全接続網を構成する
ことはできなかった。
For example, assume here a silicon-on-silicon package in which an instruction processor circuit chip and a system control circuit chip are mounted. When a multiprocessor system is constructed using N such semiconductor packages, an interconnection network between these N semiconductor packages (= between system control circuit chips) holds the key to system performance. A fully connected network is desirable for the highest performance. The total number of wires in the complete connection network is
Since it is proportional to N × (N−1), the number of wires in such a system becomes enormous. For example, assuming that N = 8 and the packages are connected by wiring of 64 bytes, the total number of wirings is about 57,000, and about 7,000 input / output pins are required per package. Assuming an appropriate package size of several inches square,
The number of input / output pins that can be taken out from this package is limited to about 1000 at most due to the above-mentioned limitation. Therefore, in the conventional technology, it was not possible to construct the most ideal complete connection network in such a system.

【0009】上記の例はマルチプロセッサシステムの場
合であるが、超並列プロセッサや大容量交換機等の情報
処理システムにおいても従来技術による場合には同様の
問題があった。すなわち、半導体パッケージの入出力ピ
ン数の限界によってその高性能化が妨げられていた。
Although the above example is for a multiprocessor system, there is a similar problem in the case of the prior art in an information processing system such as a massively parallel processor or a large capacity exchange. That is, the performance of the semiconductor package has been hindered by the limit of the number of input / output pins of the semiconductor package.

【0010】このような入出力ピンネックを解決する手
段として、光インタコネクションが有望視されている。
一般的に、光インタコネクションは電気配線に比べて、
クロストークやグランドノイズがない、信号波形の劣化
がない、高速・広帯域伝送が可能である等の利点を有す
るので、電気配線よりも高密度な配線が可能と言われて
いる。従来、光インタコネクション技術として知られて
いるものに、例えば、特開昭63−502315号に記
載されている技術がある。この技術では、スタックされ
た半導体ウエハに半導体チップと光素子を接続し、ウエ
ハを貫通する光によってウエハ間を配線している。
As a means for solving such an input / output pin neck, optical interconnection is considered promising.
In general, optical interconnection is
Since it has advantages such as no crosstalk or ground noise, no deterioration of signal waveform, and high-speed / broadband transmission, it is said that wiring with higher density than electrical wiring is possible. Conventionally known optical interconnection technology is, for example, the technology described in JP-A-63-502315. In this technique, a semiconductor chip and an optical element are connected to a stacked semiconductor wafer, and wiring is provided between the wafers by light penetrating the wafers.

【0011】しかしながら、上記技術では、半導体ウエ
ハへの給電方法、半導体ウエハへの光素子の配置、パッ
ケージにおける半導体チップの冷却、パッケージからの
光信号の入出力手段などについて配慮されていない。こ
のため、このような光インタコネクション技術をこのま
ま半導体パッケージの入出力ピンネックの解決手段とし
て適用することはできない。光素子を半導体ウエハにフ
リップチップ接続する場合、半導体チップの実装密度が
低下する問題が生じる。また、光素子を半導体ウエハに
モノリシックに形成するプロセスは非常に困難である
上、光素子と半導体ウエハの熱膨張差によって光素子が
劣化するという問題が生じる。さらに、高速・高集積化
された半導体チップは発熱量が大きいので、特開昭62
−73651号に記載されているように、パッケージキ
ャップ側で冷却を行うことが必要である。このため、冷
却を妨げないよう、例えば特開昭63−237486号
に記載のように、パッケージ側面で光信号の入出力を行
うと、パッケージの周囲に入出力用のスペースを設ける
必要があり、配線ボードへのパッケージの実装密度が低
下するという問題が生じる。したがって、光信号の入出
力はパッケージベースにおいて行う方が好ましいといえ
る。
However, the above technique does not take into consideration the method of supplying power to the semiconductor wafer, the arrangement of the optical elements on the semiconductor wafer, the cooling of the semiconductor chip in the package, the means for inputting / outputting the optical signal from the package, and the like. Therefore, such optical interconnection technology cannot be applied as it is as a means for solving the input / output pin neck of the semiconductor package. When flip-chip connecting an optical element to a semiconductor wafer, there arises a problem that the packaging density of the semiconductor chips decreases. Further, the process of monolithically forming an optical element on a semiconductor wafer is very difficult, and there is a problem that the optical element is deteriorated due to a difference in thermal expansion between the optical element and the semiconductor wafer. Further, since a high-speed and highly integrated semiconductor chip generates a large amount of heat, it has been disclosed in JP-A-62-62
It is necessary to provide cooling on the package cap side as described in No. 73651. For this reason, if an optical signal is input / output on the side surface of the package as described in, for example, JP-A-63-237486, it is necessary to provide an input / output space around the package so as not to hinder cooling. There is a problem that the packaging density of the package on the wiring board is reduced. Therefore, it can be said that the input / output of the optical signal is preferably performed on the package base.

【0012】パッケージベースにおいて光信号を入出力
する手段としては、特開昭64−30274号記載のよ
うな光素子パッケージが知られている。この技術は、パ
ッケージベースに設けた貫通孔に光ファイバを固定し、
光ファイバに対向させて光素子をフリップチップ接続す
るものである。
As a means for inputting / outputting an optical signal in the package base, an optical element package as described in JP-A-64-30274 is known. This technology fixes the optical fiber to the through hole provided in the package base,
The optical element is flip-chip connected to face the optical fiber.

【0013】しかし、この技術では光素子の配置や光フ
ァイバの取扱い、光素子の冷却などについて配慮されて
いないので、このまま半導体パッケージに適用すること
はできない。あるいは、配線基板に半導体チップと共に
光素子をフリップチップ接続すると、半導体チップの実
装密度が低下する問題が生じる。パッケージベースには
光ファイバが常に固定されるので、光ファイバの取扱い
や入出力ピンの挿抜が非常に不便であるという問題も有
している。また、高速伝送に用いられる半導体レーザ等
の光素子は温度依存性が大きいので、十分な放熱をする
必要がある。
However, since this technique does not take into consideration the arrangement of optical elements, the handling of optical fibers, the cooling of optical elements, etc., it cannot be applied to a semiconductor package as it is. Alternatively, if the optical element is flip-chip connected to the wiring board together with the semiconductor chip, there arises a problem that the mounting density of the semiconductor chip decreases. Since the optical fiber is always fixed to the package base, there is a problem that it is very inconvenient to handle the optical fiber and insert / remove the input / output pin. Further, since an optical element such as a semiconductor laser used for high speed transmission has a large temperature dependency, it is necessary to sufficiently radiate heat.

【0014】以上述べたように、光インタコネクション
技術を高速・高集積半導体パッケージに適用するために
は、パッケージに対する光信号の入出力手段とともに、
半導体チップの実装密度、光素子の配置、半導体チップ
と光素子の冷却手段、配線ボードへのパッケージ実装密
度、及び、入出力ピンと光ファイバの取扱い等について
総合的に配慮することが必要である。
As described above, in order to apply the optical interconnection technology to the high speed / highly integrated semiconductor package, the optical signal input / output means to / from the package is required.
It is necessary to comprehensively consider the mounting density of semiconductor chips, arrangement of optical elements, cooling means for semiconductor chips and optical elements, package mounting density on wiring boards, and handling of input / output pins and optical fibers.

【0015】従って、本発明の目的は、上記内容につい
て配慮することにより光インタコネクション技術の高速
・高集積半導体パッケージへの適用を可能とし、高速・
高集積半導体パッケージにおける入出力ピンネックを解
決する手段を提供することにある。
Therefore, an object of the present invention is to make it possible to apply the optical interconnection technology to a high speed / highly integrated semiconductor package by considering the above contents.
An object of the present invention is to provide means for solving the input / output pin neck in a highly integrated semiconductor package.

【0016】また、本発明の他の目的は、光インタコネ
クション技術を適用した半導体パッケージを配線ボード
に搭載した半導体モジュールにおいて、半導体モジュー
ル内外の光信号配線手段を提供することにある。
Another object of the present invention is to provide an optical signal wiring means inside and outside the semiconductor module in a semiconductor module in which a semiconductor package to which the optical interconnection technique is applied is mounted on a wiring board.

【0017】さらに、本発明の他の目的は、この半導体
モジュールによってマルチプロセッサを構成する手段を
提供することにある。
Still another object of the present invention is to provide means for forming a multiprocessor with this semiconductor module.

【0018】[0018]

【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体チップと配線基板を備える半導体パ
ッケージにおいて、配線基板と共通の配線層を表面に有
する光素子を備え、配線基板が設置されるパッケージベ
ースに光伝搬媒体を備え、さらにパッケージベースに光
伝搬媒体と光ファイバコネクタを接続可能にするレセプ
タクルを備えたものである。
In order to achieve the above-mentioned object, the present invention provides a semiconductor package comprising a semiconductor chip and a wiring board, which comprises an optical element having a wiring layer common to the wiring board on the surface thereof. The package base to be installed is provided with a light propagation medium, and the package base is provided with a receptacle for connecting the light propagation medium and the optical fiber connector.

【0019】また、本発明は、上記他の目的を達成する
ために、半導体モジュールにおいて、パッケージベース
に入出力ピンと光ファイバコネクタのレセプタクルを備
え、配線ボードの表面に入出力ピンコネクタを備え、配
線ボードに対して光軸が垂直となるように配線ボードに
設置される光ファイバコネクタを備え、光ファイバコネ
クタに接続する光ファイバを配線ボードの裏面に敷設し
たものである。
In order to achieve the above-mentioned other object, the present invention provides a semiconductor module, in which a package base is provided with input / output pins and receptacles for optical fiber connectors, and an input / output pin connector is provided on the surface of a wiring board. An optical fiber connector installed on a wiring board so that an optical axis is perpendicular to the board is provided, and an optical fiber connected to the optical fiber connector is laid on the back surface of the wiring board.

【0020】さらに、このような半導体モジュールによ
りマルチプロセッサシステムを構成するため、半導体ウ
エハから成る配線基板を備え、命令プロセッサ回路およ
びシステム制御回路に形成された半導体チップまたは配
線基板を備え、配線層により命令プロセッサ回路または
システム制御回路と光素子を接続した複数の半導体パッ
ケージを配線ボード上に搭載し、配線ボードの裏面に敷
設された光ファイバによりこれら複数の半導体パッケー
ジ間を接続したものである。
Further, in order to form a multiprocessor system with such a semiconductor module, a wiring board made of a semiconductor wafer is provided, and a semiconductor chip or a wiring board formed on an instruction processor circuit and a system control circuit is provided, and a wiring layer is provided. A plurality of semiconductor packages in which an instruction processor circuit or a system control circuit and an optical element are connected are mounted on a wiring board, and the plurality of semiconductor packages are connected by an optical fiber laid on the back surface of the wiring board.

【0021】[0021]

【作用】上記手段により、半導体チップと光素子を配線
層によって接続し、光素子が発光または受光する光を光
伝搬媒体と光コネクタを介してパッケージ外部の光ファ
イバに接続することができる。すなわち、パッケージベ
ースにおいて光入出力を行うことができる。光素子は配
線基板と共通の配線層を有するので、半導体チップと光
素子を近接して配置することができ、半導体チップと光
素子間の配線遅延時間を短縮することができる。また、
光素子と配線基板はハイブリッドに構成されるので、モ
ノリシックに形成する場合のようにプロセス上の困難さ
や構成材料の熱膨張差に伴う光素子の劣化という問題を
避けることができる。また、半導体チップをパッケージ
キャップ側で冷却することができる。光入出力をパッケ
ージ側面で光入出力を行う場合のように、配線ボードへ
のパッケージ実装密度が低下することはない。パッケー
ジベースから光ファイバコネクタを取り外せるので、パ
ッケージベースに光ファイバを固定した場合のように取
扱いが不便になることはない。
By the above means, the semiconductor chip and the optical element can be connected by the wiring layer, and the light emitted or received by the optical element can be connected to the optical fiber outside the package through the optical propagation medium and the optical connector. That is, optical input / output can be performed in the package base. Since the optical element has the same wiring layer as the wiring board, the semiconductor chip and the optical element can be arranged close to each other, and the wiring delay time between the semiconductor chip and the optical element can be shortened. Also,
Since the optical element and the wiring board are configured in a hybrid manner, it is possible to avoid the problems of process difficulty and deterioration of the optical element due to the difference in thermal expansion of the constituent materials as in the case of monolithic formation. Further, the semiconductor chip can be cooled on the package cap side. Unlike the case where optical input / output is performed on the side surface of the package, the package mounting density on the wiring board does not decrease. Since the optical fiber connector can be detached from the package base, handling is not as inconvenient as when the optical fiber is fixed to the package base.

【0022】また、光インタコネクション技術を適用し
た半導体パッケージを配線ボードに実装することによ
り、パッケージベースから光入出力と電気入出力両方を
取り出すことができ、半導体パッケージ間を接続する信
号の特性に応じた信号伝送を行なうことが可能となる。
Further, by mounting a semiconductor package to which the optical interconnection technology is applied on a wiring board, both optical input / output and electrical input / output can be taken out from the package base, and the characteristics of signals connecting between semiconductor packages can be obtained. Accordingly, it is possible to perform appropriate signal transmission.

【0023】さらに、命令プロセッサ回路とシステム制
御回路を形成した半導体チップまたは半導体ウエハを半
導体パッケージに搭載することにより、高密度な光ファ
イバ接続網によるマルチプロセッサシステムを容易に構
成することができる。
Furthermore, by mounting a semiconductor chip or a semiconductor wafer on which an instruction processor circuit and a system control circuit are formed in a semiconductor package, a multiprocessor system with a high-density optical fiber connection network can be easily constructed.

【0024】[0024]

【実施例】以下、本発明の実施例を図面を用い詳細に説
明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0025】図1は本発明の第1の実施例による半導体
パッケージの断面図である。図1において、複数の半導
体チップ10が配線基板20上に搭載されており、配線
基板20はさらに、パッケージベース80上に搭載され
ている。配線基板20には、多層配線層22を共有する
光素子30が備えられている。また、配線基板20が設
置されるパッケージベース80には、光素子30からの
光信号を伝える光伝搬媒体40が備えられ、さらに、こ
の光伝搬媒体40と光ファイバコネクタ60を接続可能
にするレセプタクル50が備えられている。以下、本実
施例における半導体パッケージの構成部分につき説明す
る。
FIG. 1 is a sectional view of a semiconductor package according to the first embodiment of the present invention. In FIG. 1, a plurality of semiconductor chips 10 are mounted on a wiring board 20, and the wiring board 20 is further mounted on a package base 80. The wiring board 20 is provided with an optical element 30 that shares the multilayer wiring layer 22. Further, the package base 80 on which the wiring board 20 is installed is provided with a light propagation medium 40 for transmitting an optical signal from the optical element 30, and further, a receptacle for connecting the light propagation medium 40 and the optical fiber connector 60. 50 are provided. The components of the semiconductor package according to this embodiment will be described below.

【0026】半導体チップ10はSiから成り、ここで
はチップサイズが約2cm角のものを用いている。半導
体チップ10には集積回路11が形成されている。半導
体チップ10と配線基板20とは、半田バンプ12によ
って接続されている。半田バンプ12はPb−Sn系半
田から成り、その配列ピッチは250μmである。
The semiconductor chip 10 is made of Si and has a chip size of about 2 cm square. An integrated circuit 11 is formed on the semiconductor chip 10. The semiconductor chip 10 and the wiring board 20 are connected by solder bumps 12. The solder bumps 12 are made of Pb-Sn based solder, and their arrangement pitch is 250 μm.

【0027】配線基板20は、半導体チップ10と同様
にSiから成り、ここではウエハサイズが約3インチ角
のものを用いている。配線基板20には集積回路21が
形成され、光素子30が備えられている。配線基板20
の表面と光素子30の表面には共通の多層配線層22が
形成されている。多層配線層22は、例えば、Cu/A
l/ポリイミドから成る。集積回路11または集積回路
21は、多層配線層22とTAB23によってパッケー
ジベース80に電気的に接続され、或いは多層配線層2
2内の配線24、25等によって光素子30の個々の発
光部または受光部31に接続されている。TAB23の
配線ピッチは100μmである。なお、集積回路11、
21と光素子30との間の配線遅延時間を短縮するた
め、光素子30は配線基板20の中央部付近に備えられ
ている。配線基板20は、熱伝導性樹脂によってパッケ
ージベース80に固定されており、集積回路21および
光素子30で発生した熱はパッケージベース80を介し
て放熱されるように構成されている。
The wiring board 20 is made of Si similarly to the semiconductor chip 10 and has a wafer size of about 3 inches square. An integrated circuit 21 is formed on the wiring board 20, and an optical element 30 is provided. Wiring board 20
A common multilayer wiring layer 22 is formed on the surface of the optical element 30 and the surface of the optical element 30. The multilayer wiring layer 22 is made of Cu / A, for example.
1 / polyimide. The integrated circuit 11 or 21 is electrically connected to the package base 80 by the multilayer wiring layer 22 and the TAB 23, or the multilayer wiring layer 2
Wirings 24, 25, etc. in 2 are connected to individual light emitting portions or light receiving portions 31 of the optical element 30. The wiring pitch of the TAB 23 is 100 μm. In addition, the integrated circuit 11,
In order to reduce the wiring delay time between the optical element 21 and the optical element 30, the optical element 30 is provided near the center of the wiring board 20. The wiring board 20 is fixed to the package base 80 by a heat conductive resin, and the heat generated in the integrated circuit 21 and the optical element 30 is radiated through the package base 80.

【0028】光素子30は、例えば、InP系半導体か
ら成り、発受光部31は面発光型レーザダイオードまた
はpin型ホトダイオードから成っている。本実施例で
は、光素子30は、2次元アレイ状に集積されており、
アレイピッチは250μm、発振光波長または受光波長
は1.3μmである。発受光部31は、光学的または熱
的なクロストークを防止するため、それぞれ溝32によ
って分離されている。
The optical element 30 is made of, for example, an InP-based semiconductor, and the light emitting / receiving portion 31 is made of a surface emitting laser diode or a pin photodiode. In this embodiment, the optical elements 30 are integrated in a two-dimensional array,
The array pitch is 250 μm, and the oscillation light wavelength or the light reception wavelength is 1.3 μm. The light emitting and receiving portions 31 are separated by grooves 32 in order to prevent optical or thermal crosstalk.

【0029】光素子30は、エッチングまたはダイシン
グ等の加工方法によって配線基板20に設けられた貫通
孔へ、ポリイミド樹脂33によって固定されている。な
お、光素子30の駆動回路は、光素子30自体、または
光素子30近傍の集積回路11、21内に形成されてい
る。本実施例では、集積回路11、21と光素子30
は、先に述べたように、配線基板20と光素子30の表
面の共通の多層配線層22により接続されている。この
ため、光素子30を配線基板20上にフリップチップ接
続した場合のように、半導体チップ10の実装密度を低
下させることはなく、配線基板20と別個に設けられた
光素子30をワイヤボンディングやTABによって接続
する場合に比べて、より微細に、かつ複雑な配線を行な
うことができる。
The optical element 30 is fixed by a polyimide resin 33 into a through hole provided in the wiring board 20 by a processing method such as etching or dicing. The drive circuit of the optical element 30 is formed in the optical element 30 itself or in the integrated circuits 11 and 21 near the optical element 30. In this embodiment, the integrated circuits 11 and 21 and the optical element 30 are used.
Are connected by the common multilayer wiring layer 22 on the surface of the wiring substrate 20 and the optical element 30, as described above. Therefore, unlike the case where the optical element 30 is flip-chip connected onto the wiring board 20, the mounting density of the semiconductor chips 10 is not reduced, and the optical element 30 provided separately from the wiring board 20 is wire-bonded or bonded. Finer and more complicated wiring can be performed as compared with the case of connecting by TAB.

【0030】パッケージベース80はムライト系セラミ
ックスの多層配線基板から成り、本実施例では、基板サ
イズは約3.5インチ角である。パッケージベース80
には、光伝搬媒体40、レセプタクル50および入出力
ピン81が備えられている。TAB23は、パッケージ
ベース80内の配線によってパッケージベース80の下
面に設けられた入出力ピン81に接続されている。入出
力ピン81は、配列ピッチ2mmで面心格子状に配列さ
れている。
The package base 80 is made of a mullite ceramic multilayer wiring board, and in this embodiment, the board size is about 3.5 inch square. Package base 80
The optical transmission medium 40, the receptacle 50, and the input / output pin 81 are provided in. The TAB 23 is connected to the input / output pin 81 provided on the lower surface of the package base 80 by the wiring inside the package base 80. The input / output pins 81 are arranged in a face-centered grid pattern with an arrangement pitch of 2 mm.

【0031】光伝搬媒体40は、例えば、石英系ガラス
から成り、その表面には、光結合損失を低減するため、
エッチング等の加工方法によってレンズ41が2次元ア
レイ状に形成されている。レンズの構造や配置は光学設
計によって変更することができる。例えば、グレーティ
ングレンズ、屈折率分布型レンズ等を用いてもよい。ア
レイピッチは光素子30と同じく250μmである。こ
のように、光伝搬媒体40にレンズ41を形成しておく
ことにより、光素子30と光ファイバ70との光結合損
失を低減し、光学的なクロストークを低減することがで
きる。光学的なクロストークをさらに低減する必要があ
る場合には、隣接する光路の間に光遮蔽素子を設けるこ
とが有効である。
The light propagating medium 40 is made of, for example, silica glass, and has a surface for reducing optical coupling loss.
The lenses 41 are formed in a two-dimensional array by a processing method such as etching. The structure and arrangement of the lens can be changed depending on the optical design. For example, a grating lens, a gradient index lens or the like may be used. The array pitch is 250 μm like the optical element 30. By thus forming the lens 41 on the light propagation medium 40, the optical coupling loss between the optical element 30 and the optical fiber 70 can be reduced, and the optical crosstalk can be reduced. When it is necessary to further reduce optical crosstalk, it is effective to provide a light shielding element between adjacent optical paths.

【0032】この光伝搬媒体40は、パッケージベース
80に予め設けられた貫通孔に、低融点ガラス42によ
って封止固定されている。光伝搬媒体40を低融点ガラ
ス42によってパッケージベース80に封止固定するこ
とにより、光ファイバ70を直接パッケージベース80
に封止固定するよりも封止作業が容易となるだけでな
く、パッケージベース80に対して光ファイバ70を着
脱可能とすることができ、封止固定後のパッケージの取
扱を簡便にすることができる。
The light propagation medium 40 is sealed and fixed by a low melting point glass 42 in a through hole provided in the package base 80 in advance. The optical fiber 70 is directly fixed to the package base 80 by sealingly fixing the light propagation medium 40 to the package base 80 with the low melting point glass 42.
Not only is the sealing work easier than sealing and fixing, but the optical fiber 70 can be attached to and detached from the package base 80, and the package after sealing and fixing can be handled easily. it can.

【0033】レセプタクル50は樹脂の精密成形品から
成り、コネクタピン51が備えられている。レセプタク
ル50は高い接着強度を有する樹脂等によってパッケー
ジベース80に固定されている。
The receptacle 50 is made of a resin precision molded product and is provided with a connector pin 51. The receptacle 50 is fixed to the package base 80 with a resin or the like having high adhesive strength.

【0034】さらに、パッケージベース80はその上面
に、パッケージベース80上に搭載した配線基板20お
よび半導体チップ10を外部雰囲気から保護するため
に、フレーム82とキャップ83を備えている。フレー
ム82およびキャップ80は、例えば、コバール合金か
ら成っている。フレーム82は、パッケージベース80
の上面周囲にろう材によって固定されており、キャップ
83はこのフレーム82にシーム溶接されている。な
お、半導体チップ10において発生する熱を逃がすた
め、キャップ83は、半導体チップ10に対しても熱伝
導性の良い半田によって固定されている。
Further, the package base 80 is provided on its upper surface with a frame 82 and a cap 83 for protecting the wiring substrate 20 and the semiconductor chip 10 mounted on the package base 80 from the external atmosphere. The frame 82 and the cap 80 are made of, for example, Kovar alloy. The frame 82 is a package base 80
Is fixed to the periphery of the upper surface of the frame by a brazing material, and the cap 83 is seam welded to the frame 82. The cap 83 is fixed to the semiconductor chip 10 with solder having good thermal conductivity in order to release the heat generated in the semiconductor chip 10.

【0035】以上述べたような半導体パッケージに対し
て光信号を入出力する光ファイバコネクタ60は、樹脂
製の精密成形品から成り、コネクタピン51が嵌合する
部分にガイド孔61が形成されている。レセプタクル5
0に光ファイバコネクタ60を接続することにより、光
素子30と光ファイバ70が光結合される。なお、コネ
クタピン51と入出力ピン81の挿抜方向は同じであ
る。また、光ファイバ70は石英系ガラスから成り、直
径125μm、波長1.3μm帯用のものを用いてい
る。光ファイバ70は樹脂被覆によって束ねられて光フ
ァイバケーブル71を成す。光ファイバ70の配列ピッ
チは、光素子30やレンズ41と同様に250μmであ
る。
The optical fiber connector 60 for inputting / outputting an optical signal to / from the semiconductor package as described above is made of a precision molded product made of resin, and a guide hole 61 is formed at a portion where the connector pin 51 is fitted. There is. Receptacle 5
By connecting the optical fiber connector 60 to 0, the optical element 30 and the optical fiber 70 are optically coupled. The connector pins 51 and the input / output pins 81 are inserted and removed in the same direction. The optical fiber 70 is made of quartz glass and has a diameter of 125 μm and a wavelength of 1.3 μm. The optical fibers 70 are bundled with a resin coating to form an optical fiber cable 71. The array pitch of the optical fibers 70 is 250 μm like the optical element 30 and the lens 41.

【0036】次ぎに、本実施例の半導体パッケージの製
作工程の概略を以下に説明する。
Next, an outline of the manufacturing process of the semiconductor package of this embodiment will be described below.

【0037】まず、集積回路11が形成された半導体チ
ップ10、集積回路21が形成された配線基板20、お
よび光素子30を、従来よりよく知られる製造方法によ
りそれぞれ独立して製作し、予め検査しておく。集積回
路21と光素子30を配線基板20上にモノリシックに
形成する場合は、集積回路21と光素子30の形成プロ
セスを整合させる必要があるが、これは極めて困難であ
る。また、形成後もSiと化合物半導体の格子定数差に
よって、光素子30の劣化が生じやすい。これに対し
て、本実施例は光素子30と集積回路21それぞれに適
した形成プロセスを選択できるので、信頼性を向上する
ことができる。
First, the semiconductor chip 10 on which the integrated circuit 11 is formed, the wiring substrate 20 on which the integrated circuit 21 is formed, and the optical element 30 are independently manufactured by a manufacturing method well known in the related art, and are inspected in advance. I'll do it. When the integrated circuit 21 and the optical element 30 are formed monolithically on the wiring board 20, it is necessary to match the forming process of the integrated circuit 21 and the optical element 30, but this is extremely difficult. Further, even after the formation, the optical element 30 is likely to deteriorate due to the difference in lattice constant between Si and the compound semiconductor. On the other hand, in the present embodiment, since the forming process suitable for each of the optical element 30 and the integrated circuit 21 can be selected, the reliability can be improved.

【0038】次に、配線基板20に、エッチング、ある
いはダイシング等の加工法により貫通孔を形成し、この
貫通孔に光素子30を固定する。次に、配線基板20と
光素子30の表面に配線層22を形成し、この状態でウ
エハプローバ等による検査を行なう。さらに、半導体チ
ップ10を半田バンプ12によって配線層22へフリッ
プチップ接続し、TAB23を配線層22へ接続する。
ここで、TAB23を介してチップ10、配線基板2
0、光素子30を検査する。
Next, a through hole is formed in the wiring board 20 by a processing method such as etching or dicing, and the optical element 30 is fixed in this through hole. Next, the wiring layer 22 is formed on the surfaces of the wiring board 20 and the optical element 30, and in this state, inspection is performed by a wafer prober or the like. Further, the semiconductor chip 10 is flip-chip connected to the wiring layer 22 by the solder bumps 12, and the TAB 23 is connected to the wiring layer 22.
Here, the chip 10 and the wiring board 2 through the TAB 23.
0, the optical element 30 is inspected.

【0039】パッケージベース80には、そこに設けら
れた貫通孔に、予め光伝搬媒体40を封止固定してお
く。
The light propagating medium 40 is sealed and fixed in advance in the through hole provided in the package base 80.

【0040】次に、TAB23を介して配線基板20に
給電し、光素子30を駆動しながら光素子30とレンズ
41の位置合わせを行ない、配線基板20をパッケージ
ベース80に固定する。その後、TAB23をパッケー
ジベース80に接続し、入出力ピン81を介して給電
し、光素子30とレンズ41の光結合損失、光入出力特
性等を検査する。レセプタクル50は、光伝搬媒体40
に対して位置合わせした後、パッケージベース80に固
定する。そして、レセプタクル50に光ファイバコネク
タ60を接続し、光素子30と光ファイバ70の光結合
損失を検査する。
Next, power is supplied to the wiring board 20 through the TAB 23, the optical element 30 and the lens 41 are aligned while driving the optical element 30, and the wiring board 20 is fixed to the package base 80. After that, the TAB 23 is connected to the package base 80, and power is supplied through the input / output pin 81 to inspect the optical coupling loss and the optical input / output characteristics of the optical element 30 and the lens 41. The receptacle 50 is a light propagation medium 40.
After being aligned with respect to, the package base 80 is fixed. Then, the optical fiber connector 60 is connected to the receptacle 50, and the optical coupling loss between the optical element 30 and the optical fiber 70 is inspected.

【0041】次に、乾燥N2雰囲気下で半導体チップ1
0とキャップ83を固定し、キャップ83とフレーム8
2を例えばシーム溶接してパッケージを封止する。最後
に、光ファイバコネクタ60を接続し、入出力ピン81
によって給電することにより、半導体パッケージの電気
入出力特性、光入出力特性、信頼性等を検査する。
Next, the semiconductor chip 1 is placed in a dry N 2 atmosphere.
0 and the cap 83 are fixed, and the cap 83 and the frame 8
2 is seam welded to seal the package. Finally, the optical fiber connector 60 is connected and the input / output pin 81
The electrical input / output characteristics, optical input / output characteristics, reliability, etc. of the semiconductor package are inspected by supplying power by

【0042】本実施例によれば、パッケージベース80
の光伝搬媒体40と光ファイバコネクタ60を介して、
光素子30をパッケージ外部の光ファイバ70に光学的
に接続することができる。すなわち、光インタコネクシ
ョンによって集積回路11、および21からの電気信号
をパッケージベース80から光信号として入出力するこ
とができる。これにより25×25の2次元アレイを1
単位として4×4単位の光インタコネクションを設けた
場合、パッケージベースの約1インチ角の面積から約1
0000本の信号入出力を行うことができる。光インタ
コネクションを適用しない従来の半導体パッケージの場
合、TAB23や入出力ピン81による入出力信号数の
限界は約3000〜4000本である。したがって、本
発明を適用することにより、従来よりも大幅な高密度接
続を実現することができ、半導体パッケージの多入出力
化が達成できる。また、光インタコネクションにはTA
B23や入出力ピン81を用いた電気配線に比べて高速
・広帯域、非干渉等の利点があり、本実施例のようにレ
ーザダイオードとホトダイオードを用いることによりG
Hzオーダ以上の高速信号を入出力することができる。
According to this embodiment, the package base 80
Via the optical transmission medium 40 and the optical fiber connector 60 of
The optical element 30 can be optically connected to the optical fiber 70 outside the package. That is, electrical signals from the integrated circuits 11 and 21 can be input / output as optical signals from the package base 80 by optical interconnection. This will make a 25x25 two-dimensional array
When a 4 x 4 unit optical interconnection is provided as a unit, the area of about 1 inch square of the package base is about 1
It is possible to input and output 0000 signal lines. In the case of the conventional semiconductor package to which the optical interconnection is not applied, the limit of the number of input / output signals by the TAB 23 and the input / output pin 81 is about 3000 to 4000. Therefore, by applying the present invention, it is possible to realize a significantly higher density connection than the conventional one, and it is possible to increase the number of inputs and outputs of the semiconductor package. Also, for optical interconnection, TA
Compared with electrical wiring using B23 and input / output pin 81, it has advantages such as high speed, wide band, and non-interference. By using a laser diode and a photodiode as in this embodiment, G
It is possible to input and output high-speed signals of the order of Hz or higher.

【0043】また、半導体パッケージの底面に光コネク
タ接続用のレセプタクルを設けているので、コネクタピ
ン51と入出力ピン81の挿抜方向を一致させることが
でき、配線ボードへの実装作業を容易にすることができ
る。その上、光ファイバを敷設するためのスペースを半
導体パッケージ周辺に設ける必要もないので、配線ボー
ドへの半導体パッケージの実装密度を低下させることも
ない。
Further, since the receptacle for connecting the optical connector is provided on the bottom surface of the semiconductor package, the insertion / removal directions of the connector pin 51 and the input / output pin 81 can be made coincident with each other, which facilitates the mounting work on the wiring board. be able to. Moreover, since it is not necessary to provide a space for laying the optical fiber around the semiconductor package, the packaging density of the semiconductor package on the wiring board is not reduced.

【0044】さらに、パッケ−ジベース80からの信号
を光入出力と入出力ピンの双方から取り出すことができ
るので、入出力の仕様によって光信号または電気信号を
選択することができる。例えば、高速信号配線には光入
出力を選択し、電源配線には入出力ピン81を選択する
こといったことが可能となる。
Further, since the signal from the package base 80 can be taken out from both the optical input / output and the input / output pin, the optical signal or the electric signal can be selected according to the input / output specifications. For example, it is possible to select optical input / output for the high-speed signal wiring and select the input / output pin 81 for the power supply wiring.

【0045】なお、本実施例では、光素子としてレーザ
ダイオードおよびホトダイオードを用いているが、他に
光双安定素子、光サイリスタ素子等の光論理演算素子、
または光素子の駆動回路、信号多重化回路等を組み込ん
だOEIC素子等を用いることもできる。
Although laser diodes and photodiodes are used as the optical elements in this embodiment, other optical logic operation elements such as an optical bistable element and an optical thyristor element,
Alternatively, an OEIC element in which a drive circuit for an optical element, a signal multiplexing circuit, or the like is incorporated can be used.

【0046】また、本実施例では、光素子は配線基板に
設けられた貫通孔に埋め込み固定されているが、貫通孔
ではなく配線基板に凹部を設け、これに固定するように
してもよい。但し、この場合は、光素子の波長として配
線基板および固定材を透過するものを選択することにな
る。
Further, in the present embodiment, the optical element is embedded and fixed in the through hole provided in the wiring board, but a concave portion may be provided in the wiring board instead of the through hole and fixed therein. However, in this case, as the wavelength of the optical element, one that transmits the wiring substrate and the fixing material is selected.

【0047】さらに、光ファイバコネクタにはコネクタ
ピン型を用いたが、ねじ込み型やプラグイン型等を用い
ることができ、あるいは、光ファイバコネクタと光伝搬
媒体が予め一体化されたアセンブリを用いてもよいこと
はいうまでもない。
Further, although the connector pin type is used for the optical fiber connector, a screw type, a plug-in type or the like may be used, or an assembly in which the optical fiber connector and the optical propagation medium are previously integrated is used. It goes without saying that it is good.

【0048】図2は本発明の第2の実施例の半導体パッ
ケージの部分断面図である。本実施例では、第1の実施
例と同様の半導体パッケージにおいて、光素子30と配
線基板20が支持基板90上に設置され、支持基板90
はパッケージベース80に設置されている。
FIG. 2 is a partial sectional view of a semiconductor package according to the second embodiment of the present invention. In this embodiment, in the same semiconductor package as that of the first embodiment, the optical element 30 and the wiring board 20 are installed on the support substrate 90, and the support substrate 90
Are installed on the package base 80.

【0049】光素子30は、配線層22に接続されるプ
レーナ電極33を有しており、p型電極とn型電極は、
両方とも配線層22側に形成されている。支持基板90
は光素子30の波長1.3μmに対して透明なSiから
成り、光素子30の材料InPに比べて約2倍の熱伝導
率を有する。支持基板90は、光素子30や配線基板2
0と薄く透明な接着剤によって固着されている。また、
支持基板90とパッケージベース80は、熱伝導性樹脂
によって固定されている。
The optical element 30 has a planar electrode 33 connected to the wiring layer 22, and the p-type electrode and the n-type electrode are
Both are formed on the wiring layer 22 side. Support substrate 90
Is made of Si transparent to the wavelength of 1.3 μm of the optical element 30, and has a thermal conductivity about twice that of the material InP of the optical element 30. The support substrate 90 is used for the optical element 30 and the wiring substrate 2.
It is fixed with a thin and transparent adhesive. Also,
The support substrate 90 and the package base 80 are fixed by a heat conductive resin.

【0050】本実施例によれば、支持基板90をヒート
シンクとして働かせて、光素子30が発生した熱を支持
基板90を介して放熱することができる。したがって、
支持基板90がない場合に比べて、光素子30の中央部
と周辺部の温度差を低減でき、熱による光素子30の特
性バラツキや熱クロストークを低減することができる。
光素子30から発した光は、支持基板90を透過し、入
出力が妨げられることはない。また、支持基板90によ
り光素子30と配線基板20との固定を補強でき、光素
子30と配線基板20の接合界面への応力集中を防ぐ効
果がある。配線基板20と支持基板90はともにSiで
形成され、等しい熱膨張係数を有するため熱応力の発生
はない。
According to the present embodiment, the support substrate 90 can function as a heat sink, and the heat generated by the optical element 30 can be radiated through the support substrate 90. Therefore,
Compared to the case where the support substrate 90 is not provided, the temperature difference between the central portion and the peripheral portion of the optical element 30 can be reduced, and the characteristic variation and thermal crosstalk of the optical element 30 due to heat can be reduced.
The light emitted from the optical element 30 passes through the support substrate 90, and the input / output is not hindered. Further, the support substrate 90 can reinforce the fixation between the optical element 30 and the wiring board 20, and has an effect of preventing stress concentration on the bonding interface between the optical element 30 and the wiring board 20. Since the wiring substrate 20 and the support substrate 90 are both made of Si and have the same coefficient of thermal expansion, no thermal stress is generated.

【0051】光素子30の発光部31から発した光は、
回折によって広がる。光素子30の屈折率n1、発光部
31から支持基板90までの距離t1、発光波長λ、発
光部31のスポットサイズω、支持基板90の屈折率n
2、厚さt2として、支持基板90とパッケージベース8
0の界面でのスポットサイズω’は(λ/πω)・(t
1/n1+t2/n2)程度になる。例えば、本実施例にお
いて、n1=3.2、t1=400μm、λ=1.3μ
m、ω=1μm、n2=3.5、t2=500μmとする
と、スポットサイズω’は約110μmとなる。
The light emitted from the light emitting portion 31 of the optical element 30 is
Spread by diffraction. The refractive index n 1 of the optical element 30, the distance t 1 from the light emitting unit 31 to the supporting substrate 90, the emission wavelength λ, the spot size ω of the light emitting unit 31, the refractive index n of the supporting substrate 90.
2 , the support substrate 90 and the package base 8 have a thickness t 2.
The spot size ω ′ at the interface of 0 is (λ / πω) · (t
It becomes about 1 / n 1 + t 2 / n 2 ). For example, in this embodiment, n 1 = 3.2, t 1 = 400 μm, λ = 1.3 μm
When m, ω = 1 μm, n 2 = 3.5, and t 2 = 500 μm, the spot size ω ′ is about 110 μm.

【0052】本実施例において、例えば、有効口径Dが
230μmのレンズ41を用い、D≧2ω’を満たすこ
とで、発光部31から出射した光を有効にレンズ41に
入射させることができる。また、発光部31のアレイピ
ッチpを例えば、250μmとして、p≧2ω’を満た
すようにすることで、隣接する発光部31からの出射光
のクロストークを防ぐことができる。なお、上記記述は
発光部についてのものであるが、受光部に関しても同様
の効果がある。
In the present embodiment, for example, by using the lens 41 having an effective aperture D of 230 μm and satisfying D ≧ 2ω ′, the light emitted from the light emitting section 31 can be effectively incident on the lens 41. Further, by setting the array pitch p of the light emitting units 31 to 250 μm and satisfying p ≧ 2ω ′, it is possible to prevent the crosstalk of the light emitted from the adjacent light emitting units 31. Although the above description is for the light emitting portion, the same effect can be obtained for the light receiving portion.

【0053】本実施例では、レンズ41に入射した光
は、厚さ約5mmの光伝搬媒体40に設けた曲率半径約
170μmのレンズ41によって、コア径50μmの光
ファイバ70に結合させている。製造工程において、光
素子30とレンズ41の位置が±10μmずれた場合で
も、レセプタクル50を±10μm程度の精度で位置合
せしてパッケージベース80に固定すれば、結合損失を
−1dB以下に抑えることができる。すなわち、本実施
例によれば、ラフな位置合わせ作業によりモジュールの
組立てを簡便に行なうことが可能である。
In this embodiment, the light incident on the lens 41 is coupled to the optical fiber 70 having a core diameter of 50 μm by the lens 41 having a radius of curvature of about 170 μm provided on the light propagation medium 40 having a thickness of about 5 mm. Even if the positions of the optical element 30 and the lens 41 are deviated by ± 10 μm in the manufacturing process, if the receptacle 50 is aligned with the accuracy of ± 10 μm and fixed to the package base 80, the coupling loss can be suppressed to −1 dB or less. You can That is, according to the present embodiment, it is possible to easily assemble the module by rough alignment work.

【0054】図3および図4は、それぞれ本発明の第3
の実施例と第4の実施例の半導体パッケージの部分断面
図である。これらの実施例は、配線基板に光素子を設け
るための手段の一例を示している。図3では、配線基板
501に貫通孔504が設けられており、この貫通孔5
04に光素子503が樹脂等により固定される。また、
図4では、配線基板511に凹部514が設けられてお
り、この凹部514に、光素子513が樹脂等によって
固定されている。配線基板501あるいは504に設け
られる貫通孔504または凹部514は、面方位(10
0)のSi結晶ウエハをKOH水溶液等によって異方性
エッチングすることより加工される。このとき、貫通孔
504、凹部514側面の面方位は(111)である。
FIGS. 3 and 4 respectively show the third aspect of the present invention.
FIG. 7 is a partial cross-sectional view of the semiconductor packages of the example and the fourth example. These examples show an example of means for providing an optical element on a wiring board. In FIG. 3, the wiring board 501 is provided with a through hole 504.
The optical element 503 is fixed to the substrate 04 by resin or the like. Also,
In FIG. 4, the wiring board 511 is provided with a recess 514, and the optical element 513 is fixed to the recess 514 with resin or the like. The through hole 504 or the recess 514 provided in the wiring board 501 or 504 has a plane orientation (10
It is processed by anisotropically etching the Si crystal wafer of 0) with a KOH aqueous solution or the like. At this time, the plane orientation of the side surface of the through hole 504 and the concave portion 514 is (111).

【0055】第3および第4の実施例のように配線基板
に設ける貫通孔あるいは凹部を異方性エッチングによっ
て加工することにより、機械加工に比べて高い精度で、
例えば、μmオーダー以下での加工が可能となる。加工
精度を高めることにより、配線基板への光素子の配置精
度が向上するので、パッケージベースに備えられる光伝
搬媒体に対する光素子の位置合せ精度も向上できるとい
う効果がある。
By processing the through holes or the recesses provided in the wiring board by anisotropic etching as in the third and fourth embodiments, the accuracy is higher than that by machining.
For example, processing on the order of μm or less is possible. By increasing the processing accuracy, the accuracy of arranging the optical element on the wiring board is improved, so that the positioning accuracy of the optical element with respect to the optical propagation medium provided in the package base can be improved.

【0056】図5は、本発明の第5の実施例の半導体パ
ッケージの光伝搬媒体部の部分断面図である。
FIG. 5 is a partial cross-sectional view of the light propagation medium portion of the semiconductor package of the fifth embodiment of the present invention.

【0057】本実施例では、第1の実施例や第2の実施
例と異なり、光伝搬媒体としてガラス製の集束型ロッド
レンズ521を用いている。ロッドレンズ521の直径
は125μm、光路のピッチ長は0.25μmである。
また、ガラスロッドの表面からの不純物ドーピングによ
り、屈折率はロッド半径方向へ2乗分布しており、中心
部の屈折率は約1.6である。ロッドレンズ521の先
端には、不純物量の差によるエッチングレートの差を利
用して、緩衝フッ酸液により曲率半径約170μmの先
球レンズ522が形成されている。ロッドレンズ521
の間には黒色ガラス製の光遮蔽材523が充填されてい
る。
In this embodiment, unlike the first and second embodiments, a glass-made focusing rod lens 521 is used as the light propagation medium. The rod lens 521 has a diameter of 125 μm and an optical path pitch length of 0.25 μm.
Further, due to the impurity doping from the surface of the glass rod, the refractive index has a square distribution in the rod radial direction, and the refractive index at the central portion is about 1.6. A front spherical lens 522 having a radius of curvature of about 170 μm is formed of a buffered hydrofluoric acid solution at the tip of the rod lens 521 by utilizing the difference in etching rate due to the difference in the amount of impurities. Rod lens 521
A light shielding material 523 made of black glass is filled in between.

【0058】本実施例によれば、第2の実施例よりさら
に低損失な光結合が可能であり、光素子と光伝搬媒体、
レセプタクルとの位置合せ作業をさらに簡便にすること
ができる。例えば、光素子とロッドレンズ521の位置
が±10μmずれた場合でも、レセプタクルを±20μ
m程度の精度で位置合せしてパッケージベース80に固
定すれば、−0.5dB以下の極めて低い結合損失を得
ることができる。また、光遮蔽材523を用いることに
よって、第2の実施例よりさらに光クロストークを低減
できるという効果がある。
According to the present embodiment, it is possible to realize optical coupling with a lower loss than that of the second embodiment, and the optical element and the optical propagation medium,
Positioning work with the receptacle can be further simplified. For example, even if the positions of the optical element and the rod lens 521 are deviated by ± 10 μm, the receptacle should be ± 20 μm.
If they are aligned and fixed to the package base 80 with an accuracy of about m, an extremely low coupling loss of −0.5 dB or less can be obtained. Further, by using the light shielding material 523, there is an effect that the optical crosstalk can be further reduced as compared with the second embodiment.

【0059】図6は本発明の第6の実施例の半導体モジ
ュールの部分断面図である。
FIG. 6 is a partial sectional view of a semiconductor module according to a sixth embodiment of the present invention.

【0060】本実施例の半導体モジュールは、第1乃至
第5の実施例で述べたような半導体パッケージを配線ボ
ード200上に搭載、接続したものである。
The semiconductor module of this embodiment is one in which the semiconductor package as described in the first to fifth embodiments is mounted and connected on the wiring board 200.

【0061】半導体パッケージは、半導体チップ11
0、配線基板120およびパッケージベース180を備
えている。半導体チップ110は配線基板120にバン
プ112によって接続されており、配線基板120に
は、これと共通の配線層を有する光素子130が備えら
れている。配線基板120が設置されるパッケージベー
ス180には、光素子130に対応して設けられる光伝
搬媒体140と電気信号を入出力するための入出力ピン
181が備えられ、さらに、光伝搬媒体140と光ファ
イバコネクタ160を接続するレセプタクル150が備
えられている。半導体パッケージの内部は、キャップ1
83、フレーム182、パッケージベース182によっ
て気密状態に封止されている。
The semiconductor package is the semiconductor chip 11.
0, the wiring board 120, and the package base 180. The semiconductor chip 110 is connected to the wiring board 120 by bumps 112, and the wiring board 120 is provided with an optical element 130 having a wiring layer common thereto. The package base 180 on which the wiring board 120 is installed is provided with an input / output pin 181 for inputting / outputting an electric signal to / from the light propagation medium 140 provided corresponding to the optical element 130. A receptacle 150 for connecting the optical fiber connector 160 is provided. Inside the semiconductor package, the cap 1
83, the frame 182, and the package base 182 are hermetically sealed.

【0062】一方、配線ボード200の表面には、入出
力ピン181が挿入される入出力ピンコネクタ202が
備えられ、また、配線ボード200に対して光軸が垂直
であり且つ側面にギャップを設けて設置される光ファイ
バコネクタ160が備えられ、配線ボード200の裏面
には光ファイバ170が敷設されている。配線ボード2
00は、基板材料として低誘電率樹脂を用い、低抵抗銅
配線が形成された多層プリント配線基板から成る。入出
力ピンコネクタ202は支持体201によって配列さ
れ、その先端は配線ボード200に形成されたスルーホ
ールに半田付けされている。光ファイバコネクタ160
は樹脂の精密成形品から成り、レセプタクル150に備
えられたコネクタピン151が嵌合するガイド孔161
と鍔162が形成されている。ガイド孔161にはテー
パー状の広口部が形成されていおり、鍔162と裏蓋2
03の間にはバネ204が設けられている。光ファイバ
ケーブル171は光ファイバ170が束ねられたもので
あり、熱収縮チューブから成る被覆205によって裏蓋
203に取り付けられている。
On the other hand, the surface of the wiring board 200 is provided with an input / output pin connector 202 into which the input / output pins 181 are inserted, and the optical axis is perpendicular to the wiring board 200 and a gap is provided on the side surface. The optical fiber connector 160 is installed, and the optical fiber 170 is laid on the back surface of the wiring board 200. Wiring board 2
Reference numeral 00 is a multilayer printed wiring board in which low-resistance copper wiring is formed by using a low dielectric constant resin as a board material. The input / output pin connectors 202 are arranged by the support 201, and the ends thereof are soldered to the through holes formed in the wiring board 200. Optical fiber connector 160
Is a precision molded product of resin, and has a guide hole 161 into which a connector pin 151 provided on the receptacle 150 is fitted.
And a collar 162 are formed. The guide hole 161 is formed with a taper-shaped wide mouth portion, and the flange 162 and the back cover 2 are formed.
A spring 204 is provided between 03. The optical fiber cable 171 is a bundle of optical fibers 170, and is attached to the back cover 203 by a coating 205 made of a heat shrinkable tube.

【0063】本実施例によれば、光ファイバコネクタ1
60を備えた配線ボード200に半導体パッケージを実
装することにより、電気入出力と光入出力の両方を簡便
に取り出すことができる。一般的に光ファイバの接続に
は入出力ピンの接続よりも高い精度が要求されるので、
光ファイバコネクタ160を配線ボード200にリジッ
ドに固定すると要求精度を達成できない。このため、本
実施例では光ファイバコネクタ160の側面と配線ボー
ドの間に設けたギャップによって、レセプタクル150
や入出力ピン181や入出力ピンコネクタ202の取付
け誤差を吸収できるようにしている。ガイド孔161に
はテーパー状の広口部が設けられているので、コネクタ
ピン151のガイド孔161への挿入は、容易に行なう
ことができる。また、レセプタクル150と光ファイバ
コネクタ160との接続の際は、挿入圧力に対してはバ
ネ204が働き、外す際には支持体201によって鍔1
62がロックされため、コネクタピン151と入出力ピ
ン181をの挿抜を同時にすることができる。被覆20
5は光ファイバケーブル171が裏蓋203の近傍で折
れるのを防ぐ効果がある。配線ボード200の裏面に光
ファイバケーブル171を予め敷設しておくことによ
り、半導体パッケージを配線ボード200に実装するだ
けで所望の光配線を得ることができる。
According to this embodiment, the optical fiber connector 1
By mounting the semiconductor package on the wiring board 200 provided with 60, both electrical input / output and optical input / output can be easily taken out. Generally, higher precision is required for optical fiber connection than for input / output pin connection.
If the optical fiber connector 160 is rigidly fixed to the wiring board 200, the required accuracy cannot be achieved. Therefore, in this embodiment, the receptacle 150 is provided by the gap provided between the side surface of the optical fiber connector 160 and the wiring board.
Also, the mounting error of the input / output pin 181 and the input / output pin connector 202 can be absorbed. Since the guide hole 161 is provided with the tapered wide opening, the connector pin 151 can be easily inserted into the guide hole 161. Further, when the receptacle 150 and the optical fiber connector 160 are connected, the spring 204 acts on the insertion pressure, and when detached, the support body 201 uses the collar 201.
Since 62 is locked, the connector pin 151 and the input / output pin 181 can be inserted / removed at the same time. Coating 20
5 has an effect of preventing the optical fiber cable 171 from being broken near the back cover 203. By laying the optical fiber cable 171 on the back surface of the wiring board 200 in advance, a desired optical wiring can be obtained only by mounting the semiconductor package on the wiring board 200.

【0064】なお、本実施例では、1個の光素子に対し
て1個の光ファイバコネクタを設けているが、複数の光
素子に対して複数の光ファイバケーブルを一括接続する
光ファイバコネクタを設けることも可能である。光ファ
イバコネクタをさらに小型化するために、光素子や光フ
ァイバのアレイピッチを狭め、細径の光ファイバを用い
てもよい。配線ボードの裏面には、光ファイバケーブル
を所定の長さと曲率で敷設するためのガイド機構を備え
てもよく、また、本実施例に示したロック機構やバネ機
構に類する機構を設けることにより、これらと同様の効
果を得ることができる。
In this embodiment, one optical fiber connector is provided for one optical element, but an optical fiber connector for collectively connecting a plurality of optical fiber cables to a plurality of optical elements is used. It is also possible to provide. In order to further miniaturize the optical fiber connector, the optical element or the array pitch of the optical fibers may be narrowed to use a small diameter optical fiber. The back surface of the wiring board may be provided with a guide mechanism for laying the optical fiber cable with a predetermined length and curvature, and by providing a mechanism similar to the lock mechanism or the spring mechanism shown in this embodiment, The same effect as these can be obtained.

【0065】図7は本発明の第7の実施例の半導体モジ
ュールの上面図である。本実施例では複数の半導体パッ
ケージ300が配線ボード350上に搭載、接続されて
いる。半導体パッケージ300のフレーム301内部で
は、例えば、それぞれ高速バッファ記憶回路311を含
む命令プロセッサ回路が形成された4個の半導体チップ
310とシステム制御回路が形成された半導体チップ3
20が、半導体ウエハから成る配線基板330にバンプ
によって接続されている。各半導体チップの間は配線基
板330に形成された配線で接続される。システム制御
回路が形成された半導体チップ320の直下の配線基板
330には光素子331が備えられており、その周辺の
配線基板330上にはワーク記憶回路332が形成され
ている。配線基板330の表面には多層配線層が形成さ
れており、この配線層はTAB340によってパッケー
ジベース302に接続されている。パッケージベース3
02には、第1の実施例や第6の実施例で示したよう
に、入出力ピン、光伝搬媒体、レセプタクルが備えられ
ている。配線ボード350の裏面では、光素子331に
対応した位置に光ファイバコネクタと光ファイバケーブ
ルが備えられており、複数の半導体パッケージ300は
光ファイバケーブルによって相互に接続されている。
FIG. 7 is a top view of a semiconductor module according to the seventh embodiment of the present invention. In this embodiment, a plurality of semiconductor packages 300 are mounted and connected on the wiring board 350. Inside the frame 301 of the semiconductor package 300, for example, four semiconductor chips 310 each having an instruction processor circuit including a high-speed buffer storage circuit 311 and a semiconductor chip 3 having a system control circuit are formed.
20 is connected to a wiring board 330 made of a semiconductor wafer by bumps. Wirings formed on the wiring board 330 connect between the respective semiconductor chips. An optical element 331 is provided on the wiring board 330 immediately below the semiconductor chip 320 on which the system control circuit is formed, and a work memory circuit 332 is formed on the wiring board 330 around the wiring board 330. A multilayer wiring layer is formed on the surface of the wiring board 330, and this wiring layer is connected to the package base 302 by the TAB 340. Package base 3
02 has an input / output pin, a light propagation medium, and a receptacle, as shown in the first and sixth embodiments. On the back surface of the wiring board 350, an optical fiber connector and an optical fiber cable are provided at positions corresponding to the optical elements 331, and the plurality of semiconductor packages 300 are mutually connected by the optical fiber cable.

【0066】光素子331は面発光型レーザダイオード
またはホトダイオードの2次元アレイから成る。配線基
板330には、25×25のレーザダイオードアレイ7
個と25×25のホトダイオードアレイ7個が備えられ
ている。レーザダイオードアレイとホトダイオードアレ
イは、それぞれ接続先である他の半導体モジュールのホ
トダイオードアレイとレーザダイオードアレイへ、25
×25心の光ファイバケーブルによって接続される。各
光ファイバケーブルや光伝搬媒体の光路長は均等であ
り、光伝搬時間のバラツキは回路クロックに対して所定
の範囲以内にある。なお、レーザダイオードアレイの発
熱を分散させるため、レーザダイオードアレイとホトダ
イオードアレイは交互に配置されている。
The optical element 331 comprises a two-dimensional array of surface emitting laser diodes or photodiodes. A 25 × 25 laser diode array 7 is provided on the wiring board 330.
And a 25 × 25 photodiode array. The laser diode array and the photodiode array are connected to the photodiode array and the laser diode array of another semiconductor module to which they are connected, respectively.
It is connected by an optical fiber cable of × 25 cores. The optical path lengths of the optical fiber cables and the optical propagation medium are equal, and the variation of the optical propagation time is within a predetermined range with respect to the circuit clock. The laser diode array and the photodiode array are alternately arranged in order to disperse the heat generated by the laser diode array.

【0067】図8は第7の実施例による半導体モジュー
ルにおける配線ボード350上に搭載された8個の半導
体パッケージ300間の接続網の模式図である。それぞ
れの半導体パッケージに備えられる半導体チップ320
の間は送信と受信の2組の光ファイバケーブル360に
よって相互に接続されている。すなわち、72バイトの
完全接続網によって32個のプロセッサのシステムが構
成される。各半導体パッケージ300間の配線の総数は
70000本である。半導体パッケージ300間の距離
は長くとも数10cmなので、屈折率1.5の光ファイ
バケーブル360を用いた場合、システム制御回路間の
伝送時間は約1nsecとすることができる。この値は
従来の電気配線に比べて十分小さなものであり、本実施
例の光ファイバ接続網はマシンサイクルがnsecオー
ダ以下のシステムにおいても有用であると言うことがで
きる。
FIG. 8 is a schematic diagram of a connection network between eight semiconductor packages 300 mounted on a wiring board 350 in the semiconductor module according to the seventh embodiment. Semiconductor chip 320 provided in each semiconductor package
The two are mutually connected by two sets of optical fiber cables 360 for transmission and reception. That is, a system of 32 processors is configured by a 72-byte full connection network. The total number of wirings between the semiconductor packages 300 is 70,000. Since the distance between the semiconductor packages 300 is at most several tens of cm, the transmission time between the system control circuits can be about 1 nsec when the optical fiber cable 360 having a refractive index of 1.5 is used. This value is sufficiently smaller than that of the conventional electric wiring, and it can be said that the optical fiber connection network of the present embodiment is also useful in a system whose machine cycle is on the order of nsec or less.

【0068】本実施例によれば、密結合マルチプロセッ
サシステムにおいて、従来技術では入出力ピンネックに
より実現できなかった完全接続網を構成できる効果があ
る。このような完全接続網は、マルチプロセッサシステ
ムの高性能化を図る上で、最も理想的な接続形態であ
り、また、光インタコネクションには、プロセッサ間の
伝送時間を高速化でき、電気配線のように容量による信
号波形の劣化が生じることがない、グランドノイズやク
ロストークの問題がない等の利点がある。本実施例で
は、各種の機能回路や素子を半導体チップと配線基板へ
適切に割り当てることができ、例えば、システム制御回
路の近傍に光素子331を配置することにより、配線遅
延時間を短縮することができる。
According to this embodiment, in the tightly coupled multiprocessor system, there is an effect that a complete connection network which cannot be realized by the conventional technique due to the input / output pin neck can be constructed. Such a complete connection network is the most ideal connection form in order to improve the performance of a multiprocessor system, and the optical interconnection can speed up the transmission time between the processors and the electrical wiring. As described above, there are advantages that the signal waveform is not deteriorated by the capacitance and that there is no problem of ground noise or crosstalk. In the present embodiment, various functional circuits and elements can be appropriately assigned to the semiconductor chip and the wiring board. For example, by arranging the optical element 331 near the system control circuit, the wiring delay time can be shortened. it can.

【0069】第7の実施例では完全接続網を構成した
が、システム要求性能によっては他の接続網を構成する
こともできる。例えば、1個の光素子から複数の光素子
に分岐接続される光ファイバカップラを用いることによ
って、光ファイバ本数を低減することもできる。第7実
施例では光インタコネクションを密結合プロセッサ間の
接続に適用したが、主記憶回路や拡張記憶回路、入出力
プロセッサ回路、疎結合マルチプロセッサ等の接続に適
用することも当然ながら可能である。また、マルチプロ
セッサの他、超並列プロセッサ、大容量交換機など、半
導体パッケージ間の接続に超高密度接続が必要とされる
装置において、本発明の効果が発揮されることは明らか
である。
Although the complete connection network is constructed in the seventh embodiment, other connection networks may be constructed depending on the required system performance. For example, the number of optical fibers can be reduced by using an optical fiber coupler in which one optical element is branched and connected to a plurality of optical elements. In the seventh embodiment, the optical interconnection is applied to the connection between the tightly coupled processors, but it is naturally possible to be applied to the connection of the main memory circuit, the extended memory circuit, the input / output processor circuit, the loosely coupled multiprocessor and the like. .. In addition to the multiprocessor, it is clear that the effect of the present invention can be exerted in a device such as a massively parallel processor or a large capacity exchange that requires a super high density connection for connecting semiconductor packages.

【0070】なお、周知のように、半導体パッケージや
半導体モジュールは種々の形態を取り得るが、本発明は
それぞれの形態に適応して有効に実施することが可能で
ある。
As is well known, the semiconductor package and the semiconductor module can take various forms, but the present invention can be effectively implemented by adapting to each form.

【0071】[0071]

【発明の効果】本発明によれば、これまで述べたよう
に、半導体チップと該半導体チップが接続される配線基
板を備える半導体パッケージや、該半導体パッケージが
接続される配線ボードを備える半導体モジュールにおい
て、高密度かつ高速な光インタコネクションが極めて実
用的に実施できるので、半導体パッケージおよび半導体
モジュールを高性能化できる効果がある。特に、高速・
高集積半導体パッケージから成る大規模な情報処理シス
テムでは膨大な配線が必要になるので、本発明の効果が
顕著であることは明白である。
As described above, according to the present invention, in a semiconductor package including a semiconductor chip and a wiring board to which the semiconductor chip is connected, and a semiconductor module including a wiring board to which the semiconductor package is connected. Since high-density and high-speed optical interconnection can be implemented extremely practically, there is an effect that the performance of the semiconductor package and the semiconductor module can be improved. Especially high speed
It is clear that the effect of the present invention is remarkable because a large-scale information processing system including a highly integrated semiconductor package requires a huge amount of wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の半導体パッケージの断
面図である。
FIG. 1 is a sectional view of a semiconductor package according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の半導体パッケージの部
分断面図である。
FIG. 2 is a partial cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

【図3】本発明の第3の実施例の半導体パッケージの部
分断面図である。
FIG. 3 is a partial cross-sectional view of a semiconductor package according to a third embodiment of the present invention.

【図4】本発明の第4の実施例の半導体パッケージの部
分断面図である。
FIG. 4 is a partial cross-sectional view of a semiconductor package according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例の半導体パッケージの部
分断面図である。
FIG. 5 is a partial cross-sectional view of a semiconductor package according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施例の半導体モジュールの断
面図である。
FIG. 6 is a sectional view of a semiconductor module according to a sixth embodiment of the present invention.

【図7】本発明の第7の実施例の半導体モジュールの上
面図である。
FIG. 7 is a top view of a semiconductor module according to a seventh embodiment of the present invention.

【図8】本発明の第の7実施例の半導体モジュールにお
ける半導体パッケージ間の接続を示す模式図である。
FIG. 8 is a schematic diagram showing a connection between semiconductor packages in a semiconductor module of a seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,110,310,320…半導体チップ、20,
120,330…配線基板、22…配線層、30,13
0,331…光素子、40,140…光伝搬媒体、5
0,150…レセプタクル、60,160…光ファイバ
コネクタ、70,170…光ファイバ、80,180,
302…パッケージベース、81,181…入出力ピ
ン、171,360…光ファイバケーブル、200,3
50…配線ボード、202…入出力ピンコネクタ、30
0…半導体パッケージ。
10, 110, 310, 320 ... Semiconductor chip 20,
120, 330 ... Wiring board, 22 ... Wiring layer, 30, 13
0,331 ... Optical element, 40, 140 ... Optical propagation medium, 5
0, 150 ... Receptacle, 60, 160 ... Optical fiber connector, 70, 170 ... Optical fiber, 80, 180,
302 ... Package base, 81, 181: Input / output pins, 171, 360 ... Optical fiber cable, 200, 3
50 ... Wiring board, 202 ... Input / output pin connector, 30
0 ... Semiconductor package.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】半導体チップと、該半導体チップを一方の
面に搭載した配線基板と、該配線基板の一部に設けら
れ、前記配線基板の他方の面と直角方向に光信号を入出
力する光素子と、前記配線基板を搭載し、前記光素子に
対応する位置に光伝搬媒体を有するパッケージベース
と、光ファイバケーブルと接続可能に前記パッケージベ
ースに設けられ、前記光伝搬媒体と前記光ファイバケー
ブルとを光学的に接続するレセプタクルとを有すること
を特徴とする半導体パッケージ。
1. A semiconductor chip, a wiring board on which the semiconductor chip is mounted, and a part of the wiring board, which inputs and outputs optical signals in a direction perpendicular to the other surface of the wiring board. An optical element, a package base that mounts the wiring board, and has a light propagation medium at a position corresponding to the optical element; and a package base that is connectable to an optical fiber cable, the light propagation medium and the optical fiber. A semiconductor package having a receptacle for optically connecting to a cable.
【請求項2】請求項1記載の半導体パッケージにおい
て、前記光素子は、前記配線基板に形成された貫通孔ま
たは凹部に設けられていることを特徴とする半導体パッ
ケージ。
2. The semiconductor package according to claim 1, wherein the optical element is provided in a through hole or a recess formed in the wiring board.
【請求項3】請求項1記載の半導体パッケージにおい
て、前記配線基板は、該配線基板上または前記半導体チ
ップに形成された回路と前記光素子とを接続する配線層
を有することを特徴とする半導体パッケージ。
3. The semiconductor package according to claim 1, wherein the wiring board has a wiring layer for connecting a circuit formed on the wiring board or on the semiconductor chip to the optical element. package.
【請求項4】請求項1記載の半導体パッケージにおい
て、前記半導体チップは前記配線基板にフリップチップ
接続され、前記光素子は前記半導体チップの近傍に設け
られることを特徴とする半導体パッケージ。
4. The semiconductor package according to claim 1, wherein the semiconductor chip is flip-chip connected to the wiring board, and the optical element is provided in the vicinity of the semiconductor chip.
【請求項5】請求項1記載の半導体パッケージにおい
て、前記光伝搬媒体は、前記光素子に対応してレンズま
たは光導波素子を有することを特徴とする半導体パッケ
ージ。
5. The semiconductor package according to claim 1, wherein the light propagation medium has a lens or an optical waveguide element corresponding to the optical element.
【請求項6】請求項1記載の半導体パッケージにおい
て、前記配線基板と前記パッケージベースの間に設けら
れた支持基板を有することを特徴とする半導体パッケー
ジ。
6. The semiconductor package according to claim 1, further comprising a support substrate provided between the wiring substrate and the package base.
【請求項7】請求項6記載の半導体パッケージにおい
て、前記支持基板は前記光素子の発する光の波長に対し
て良好な透過性を有し、かつ熱伝導特性の良好な素材に
より形成されていることを特徴とする半導体パッケー
ジ。
7. The semiconductor package according to claim 6, wherein the support substrate is made of a material having a good transparency to a wavelength of light emitted from the optical element and a good heat conduction characteristic. A semiconductor package characterized by the above.
【請求項8】請求項7記載の半導体パッケージにおい
て、前記パッケージベースと前記支持基板との界面近傍
にレンズを備え、前記光素子の屈折率をn1、前記光素
子の発光部または受光部から前記支持基板までの距離を
1、前記光素子の発光波長または受光波長をλ、前記
発光部または受光部のスポットサイズをω、前記支持基
板の屈折率及び厚さをそれぞれn2、t2、前記レンズの
口径をDとしたとき、それぞれの間にπDω/2λ≧t
1/n1+t2/n2なる関係が成立することを特徴とする
半導体パッケージ。
8. The semiconductor package according to claim 7, further comprising a lens near an interface between the package base and the supporting substrate, wherein the optical element has a refractive index n 1 and a light emitting portion or a light receiving portion of the optical element. The distance to the supporting substrate is t 1 , the emission wavelength or the receiving wavelength of the optical element is λ, the spot size of the light emitting portion or the light receiving portion is ω, and the refractive index and the thickness of the supporting substrate are n 2 and t 2 , respectively. , Where D is the aperture of the lens, πDω / 2λ ≧ t
A semiconductor package characterized in that a relationship of 1 / n 1 + t 2 / n 2 is established.
【請求項9】請求項7記載の半導体パッケージにおい
て、前記光素子は複数の発光部または受光部からなるア
レイを有し、前記光素子の屈折率をn1、前記発光部ま
たは受光部から前記支持基板までの距離をt1、前記光
素子の発光波長または受光波長をλ、前記発光部または
受光部のスポットサイズをω、アレイピッチをp、前記
支持基板の屈折率及び厚さをそれぞれn2、t2としたと
き、それぞれの間に、πpω/2λ≧t1/n1+t2
2なる関係が成立することを特徴とする半導体パッケ
ージ。
9. The semiconductor package according to claim 7, wherein the optical element has an array of a plurality of light emitting portions or light receiving portions, the refractive index of the optical element is n 1 , and the light emitting portion or the light receiving portion extends from the optical element. The distance to the supporting substrate is t 1 , the emission wavelength or the receiving wavelength of the optical element is λ, the spot size of the light emitting portion or the light receiving portion is ω, the array pitch is p, and the refractive index and the thickness of the supporting substrate are n. 2 and t 2 , πpω / 2λ ≧ t 1 / n 1 + t 2 /
A semiconductor package characterized in that a relationship of n 2 is established.
【請求項10】半導体チップと、該半導体チップを一方
の面に搭載した配線基板と、該配線基板の一部に設けら
れ、前記配線基板の他方の面と直角方向に光信号を入出
力する光素子と、一方の面に前記配線基板を搭載し、前
記光素子に対応する位置に設けられた光伝搬媒体および
前記配線基板へ電気信号の入出力を行なうべく他方の面
に設けられた入出力ピンを有するパッケージベースと、
光ファイバケーブルと接続可能に前記パッケージベース
に設けられ、前記光伝搬媒体と前記光ファイバケーブル
とを光学的に接続するレセプタクルと、一方の面に前記
配線基板を搭載し、他方の面に前記光ファイバが敷設さ
れ、前記入出力ピンが挿入される入出力ピンコネクタ及
び前記光ファイバを前記レセプタクルに接続する光ファ
イバコネクタを有する配線ボードとを有することを特徴
とする半導体モジュール。
10. A semiconductor chip, a wiring board on which the semiconductor chip is mounted on one surface, and a part of the wiring board, which inputs and outputs optical signals in a direction perpendicular to the other surface of the wiring board. An optical element and the wiring board mounted on one surface thereof, and an optical transmission medium provided at a position corresponding to the optical element and an input terminal provided on the other surface for inputting / outputting an electric signal to / from the wiring board. A package base with output pins,
A receptacle that is provided on the package base so as to be connectable to an optical fiber cable and that optically connects the optical propagation medium and the optical fiber cable, and mounts the wiring board on one surface and the optical fiber on the other surface. A semiconductor module comprising: an input / output pin connector in which fibers are laid, and the input / output pins are inserted; and a wiring board having an optical fiber connector for connecting the optical fiber to the receptacle.
【請求項11】請求項10記載の半導体モジュールにお
いて、前記レセプタクルは、前記光ファイバコネクタに
設けられたガイド孔に嵌合するコネクタピンを有し、該
コネクタピンは前記入出力ピンが前記入出力ピンコネク
タに挿入されるのと同時に前記ガイド孔に挿入されるよ
う構成されたことを特徴とする半導体モジュール。
11. The semiconductor module according to claim 10, wherein the receptacle has a connector pin that fits into a guide hole provided in the optical fiber connector, and the connector pin has the input / output pin as the input / output. A semiconductor module configured to be inserted into the guide hole at the same time as being inserted into a pin connector.
【請求項12】請求項11記載の半導体モジュールにお
いて、前記ガイド孔は、テーパー状の広口部を有するこ
とを特徴とする半導体モジュール。
12. The semiconductor module according to claim 11, wherein the guide hole has a tapered wide opening.
【請求項13】請求項10記載の半導体モジュールにお
いて、前記配線ボードは、前記光ファイバコネクタと前
記レセプタクルを接続する際の圧力に抗して前記光ファ
イバコネクタを保持するバネ機構と、前記光ファイバコ
ネクタと前記レセプタクルを外す際の圧力に抗して前記
光ファイバコネクタを保持するロック機構とを有するこ
とを特徴とする半導体モジュール。
13. The semiconductor module according to claim 10, wherein the wiring board has a spring mechanism that holds the optical fiber connector against pressure when connecting the optical fiber connector and the receptacle, and the optical fiber. A semiconductor module comprising: a connector and a lock mechanism that holds the optical fiber connector against pressure when the receptacle is removed.
【請求項14】複数の半導体パッケージを配線ボード上
に搭載した半導体モジュールにおいて、前記半導体パッ
ケージの各々は、それぞれ命令プロセッサ、システム制
御回路を構成する複数の集積回路チップと、該集積回路
チップを搭載する配線基板と、該配線基板の一部に設け
られ、前記配線基板に形成された配線により前記集積回
路チップまたは前記配線基板に形成された回路に接続さ
れる光素子と、前記配線基板を搭載し、前記光素子に対
応する位置に光伝搬媒体と前記配線基板への電気信号の
入出力を行なう入出力ピンを有するパッケージベース
と、光ファイバケーブルと接続可能に前記パッケージベ
ースに設けられ、前記光伝搬媒体と前記光ファイバケー
ブルとを光学的に接続するレセプタクルを有し、前記配
線ボードは前記半導体パッケージの各々に対応して、前
記入出力ピンが挿入される入出力ピンコネクタ及び前記
光ファイバを前記レセプタクルに接続する光ファイバコ
ネクタを有し、前記半導体パッケージ相互の間を前記配
線ボードの裏面に設けられた光ファイバケーブルで接続
したことを特徴とする半導体モジュール。
14. A semiconductor module having a plurality of semiconductor packages mounted on a wiring board, each of the semiconductor packages having a plurality of integrated circuit chips forming an instruction processor and a system control circuit, and mounting the integrated circuit chips. A wiring board, an optical element provided on a part of the wiring board and connected to the integrated circuit chip or a circuit formed on the wiring board by a wiring formed on the wiring board, and the wiring board is mounted. A package base having an input / output pin for inputting / outputting an electric signal to / from the optical propagation medium and the wiring board at a position corresponding to the optical element, and provided on the package base so as to be connectable to an optical fiber cable, The wiring board has a receptacle for optically connecting the optical transmission medium and the optical fiber cable, and the wiring board Corresponding to each of the packages, an input / output pin connector into which the input / output pin is inserted and an optical fiber connector for connecting the optical fiber to the receptacle are provided, and a space between the semiconductor packages is provided on a back surface of the wiring board. A semiconductor module characterized by being connected by an optical fiber cable provided.
【請求項15】請求項14記載の半導体モジュールにお
いて、前記光素子はそれぞれ複数の発光素子及び受光素
子を有し、それぞれの発光素子と受光素子との間を接続
する光伝搬媒体および光ファイバの光路長は、互いに等
しいことを特徴とする半導体モジュール。
15. The semiconductor module according to claim 14, wherein each of the optical elements has a plurality of light emitting elements and light receiving elements, and the optical propagation medium and the optical fiber for connecting the respective light emitting elements and the light receiving elements are connected. A semiconductor module in which the optical path lengths are equal to each other.
JP4668292A 1992-03-04 1992-03-04 Semiconductor package and semiconductor module Pending JPH05251717A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4668292A JPH05251717A (en) 1992-03-04 1992-03-04 Semiconductor package and semiconductor module
US08/026,037 US5424573A (en) 1992-03-04 1993-03-04 Semiconductor package having optical interconnection access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4668292A JPH05251717A (en) 1992-03-04 1992-03-04 Semiconductor package and semiconductor module

Publications (1)

Publication Number Publication Date
JPH05251717A true JPH05251717A (en) 1993-09-28

Family

ID=12754153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4668292A Pending JPH05251717A (en) 1992-03-04 1992-03-04 Semiconductor package and semiconductor module

Country Status (2)

Country Link
US (1) US5424573A (en)
JP (1) JPH05251717A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0699930A3 (en) * 1994-08-26 1996-10-16 British Aerospace Fibre optic connector
US7068889B2 (en) 2003-03-05 2006-06-27 Seiko Epson Corporation Optical communication module, optical communications apparatus, and manufacturing method thereof
US7189009B2 (en) 2003-05-15 2007-03-13 Infineon Technologies, Ag Micro-optical module with housing and method for producing the same
US7333683B2 (en) 2004-10-07 2008-02-19 Nec Corproation Structure and method for mounting LSI package onto photoelectric wiring board, information processing apparatus, optical interface, and photoelectric wiring board
JP2015149380A (en) * 2014-02-06 2015-08-20 日立金属株式会社 multi-module
US9196800B2 (en) 1996-06-26 2015-11-24 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
CN108231914A (en) * 2016-12-20 2018-06-29 3D加公司 3D is imaged optical-electric module

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645826A3 (en) * 1993-09-23 1995-05-17 Siemens Comp Inc Monolithic, multiple-channel optical coupler.
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
DE19600306C1 (en) * 1996-01-05 1997-04-10 Siemens Ag Semiconductor component with hermetically-sealed housing for opto-electronic component
DE19638667C2 (en) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mixed-color light-emitting semiconductor component with luminescence conversion element
US5841178A (en) * 1996-10-04 1998-11-24 Lucent Technologies Inc. Optical component package
FR2767389B1 (en) * 1997-08-18 1999-10-29 St Microelectronics Sa SEMICONDUCTOR DEVICE WITH REMOTE SIGNAL EXCHANGE OPTOELECTRONIC MEANS
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
DE19832151A1 (en) * 1998-07-17 2000-01-20 Bosch Gmbh Robert Tansceiver module
GB2340995A (en) * 1998-08-26 2000-03-01 Lsi Logic Corp Low skew signal distribution for integrated circuits
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3652945B2 (en) * 1999-12-28 2005-05-25 松下電器産業株式会社 Optical information processing equipment
US20010028771A1 (en) * 2000-03-02 2001-10-11 Claes Johansson Protective cover for an optical transceiver
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
US6849940B1 (en) * 2000-11-20 2005-02-01 Ati Technologies, Inc. Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same
JP2002164465A (en) * 2000-11-28 2002-06-07 Kyocera Corp Wiring board, wiring board, their mounted board, and multi-chip module
US20020114591A1 (en) * 2001-02-22 2002-08-22 International Business Machines Corporation Optical subassembly for fiber arrays with a 90 degree conductor turn
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6831301B2 (en) * 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
WO2003038492A2 (en) * 2001-10-26 2003-05-08 Massachusetts Institute Of Technology Hybrid integration of electrical and optical chips
KR20050007459A (en) * 2002-04-16 2005-01-18 엑스룸 포토닉스 리미티드 Electro-optical circuitry having integrated connector and methods for the production thereof
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US6566761B1 (en) * 2002-05-03 2003-05-20 Applied Micro Circuits Corporation Electronic device package with high speed signal interconnect between die pad and external substrate pad
WO2004001603A1 (en) * 2002-06-24 2003-12-31 Samsung Electronics Co., Ltd. Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
JP2004086137A (en) * 2002-07-01 2004-03-18 Seiko Epson Corp Optical transceiver and method for manufacturing same
US20040013432A1 (en) * 2002-07-16 2004-01-22 Tanay Karnik Direct backside optical fiber attachment to microprocessor chips
US6892449B1 (en) 2002-10-09 2005-05-17 Cypress Semiconductor Corp. Method of manufacturing electro-optical devices
US6815729B1 (en) 2002-10-09 2004-11-09 Cypress Semiconductor Corp. Electro-optical apparatus
US6890107B1 (en) * 2002-10-09 2005-05-10 Cypress Semiconductor Corp. Electro-optical apparatus
US7129722B1 (en) 2002-10-09 2006-10-31 Cypress Semiconductor Corp. Methods of improving reliability of an electro-optical module
JP5030360B2 (en) * 2002-12-25 2012-09-19 オリンパス株式会社 Method for manufacturing solid-state imaging device
US6828606B2 (en) * 2003-04-15 2004-12-07 Fujitsu Limited Substrate with embedded free space optical interconnects
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
AU2003272062A1 (en) * 2003-10-15 2005-04-27 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253388B2 (en) * 2004-04-23 2007-08-07 Hymite A/S Assembly with self-alignment features to position a cover on a substrate that supports a micro component
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (en) 2004-09-03 2006-05-08 삼성전자주식회사 Display apparatus
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP4478051B2 (en) * 2005-03-23 2010-06-09 東芝三菱電機産業システム株式会社 Semiconductor device and assembly method thereof
ATE519229T1 (en) * 2005-05-04 2011-08-15 Nxp Bv DEVICE WITH A SENSOR MODULE
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7884015B2 (en) * 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7702191B1 (en) * 2008-03-13 2010-04-20 Compass Electro-Optical Systems Ltd Electro-optical chip assembly
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8885991B2 (en) 2009-12-21 2014-11-11 Hewlett-Packard Development Company, L.P. Circuit switched optical interconnection fabric
WO2011084155A1 (en) * 2010-01-06 2011-07-14 Hewlett-Packard Development Company, L.P. Optical interconnect
WO2011154951A2 (en) * 2010-06-07 2011-12-15 Fci Optical system
US9658252B2 (en) * 2011-02-21 2017-05-23 United Microelectronics Corp. Probe insertion auxiliary and method of probe insertion
CN104246564B (en) * 2012-04-25 2016-03-02 惠普发展公司,有限责任合伙企业 Electricity/optical conenctor
US20150325527A1 (en) * 2013-01-28 2015-11-12 Hewlett-Packard Development Company, Lp. Radiused alignment post for substrate material
DE102016124270A1 (en) * 2016-12-13 2018-06-14 Infineon Technologies Ag SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR PACKAGE
US10054749B1 (en) * 2017-04-12 2018-08-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical chip-scale package for use in a high channel density, high data rate data communications system having optical input/output (I/O) ports
JP2019015797A (en) * 2017-07-04 2019-01-31 住友電気工業株式会社 Optical coupling member and optical communication module
KR102151160B1 (en) * 2018-01-09 2020-09-02 주식회사 네패스 Optical module
US11382224B2 (en) * 2019-02-26 2022-07-05 Pa&E, Hermetic Solutions Group, Llc Hermetically sealed electronic packages with electrically powered multi-pin electrical feedthroughs
US20220365288A1 (en) * 2021-05-12 2022-11-17 Senko Advanced Components, Inc. Connection System for Printed Circuit Board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744243B2 (en) * 1985-09-27 1995-05-15 株式会社日立製作所 Semiconductor integrated circuit module
WO1987004566A1 (en) * 1986-01-21 1987-07-30 American Telephone & Telegraph Company Interconnects for wafer-scale-integrated assembly
US4820013A (en) * 1987-01-06 1989-04-11 Alps Electric Co., Ltd. LED array head
JPH0734483B2 (en) * 1987-03-25 1995-04-12 日本電気株式会社 Semiconductor device
JPS6430274A (en) * 1987-07-27 1989-02-01 Kanematsu Semiconductor Kk Optical semiconductor element package
US5047835A (en) * 1989-12-26 1991-09-10 At&T Bell Laboratories Lightwave packaging for pairs of optical devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0699930A3 (en) * 1994-08-26 1996-10-16 British Aerospace Fibre optic connector
US9196800B2 (en) 1996-06-26 2015-11-24 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7068889B2 (en) 2003-03-05 2006-06-27 Seiko Epson Corporation Optical communication module, optical communications apparatus, and manufacturing method thereof
US7189009B2 (en) 2003-05-15 2007-03-13 Infineon Technologies, Ag Micro-optical module with housing and method for producing the same
US7333683B2 (en) 2004-10-07 2008-02-19 Nec Corproation Structure and method for mounting LSI package onto photoelectric wiring board, information processing apparatus, optical interface, and photoelectric wiring board
JP2015149380A (en) * 2014-02-06 2015-08-20 日立金属株式会社 multi-module
CN108231914A (en) * 2016-12-20 2018-06-29 3D加公司 3D is imaged optical-electric module
CN108231914B (en) * 2016-12-20 2023-01-31 3D加公司 3D imaging photoelectric module

Also Published As

Publication number Publication date
US5424573A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JPH05251717A (en) Semiconductor package and semiconductor module
JP3472660B2 (en) Optical semiconductor array module, assembling method thereof, and external substrate mounting structure
JP3728147B2 (en) Opto-electric hybrid wiring board
US9507111B2 (en) Optical interposer
US8488921B2 (en) Packaged multicore fiber optical transceiver module
US6915049B2 (en) Optical module and method of manufacturing the same, and optical transmission device
CN103650140B (en) Wafer-class encapsulation platform for transceiver
EP1022822B1 (en) Optical module
CN100381846C (en) Holder of optical transmission lines and multi-core optical wave-guide
US6850658B2 (en) Apparatus for coupling an optoelectronic device to a fiber optic cable and a microelectronic device, a system including the apparatus, and a method of forming the same
US7703993B1 (en) Wafer level optoelectronic package with fiber side insertion
US5359208A (en) Chip package with microlens array
CN112969946A (en) Assembly of network switch ASIC and optical transceiver
US7474815B2 (en) Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array
US9217835B2 (en) Photoelectric conversion module and transmission apparatus using the same
JP6610540B2 (en) Photoelectric module
US6353264B1 (en) Pseudomonolithic wafer scale module
US20090016670A1 (en) System and method for the fabrication of an electro-optical module
JP2001185752A (en) Semiconductor device and optical signal input/output device using the same
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
JP3532456B2 (en) Semiconductor device having optical signal input / output mechanism
JP3684112B2 (en) Opto-electric hybrid board, driving method thereof, and electronic circuit device using the same
CN114639639A (en) Manufacturing method of packaging structure and packaging structure
CN113841075B (en) Connector plug and active optical cable assembly using same
JP3612243B2 (en) Optical wiring package and optical wiring device