JPH05249498A - Electronic device and operating method therefor and production thereof - Google Patents

Electronic device and operating method therefor and production thereof

Info

Publication number
JPH05249498A
JPH05249498A JP8598292A JP8598292A JPH05249498A JP H05249498 A JPH05249498 A JP H05249498A JP 8598292 A JP8598292 A JP 8598292A JP 8598292 A JP8598292 A JP 8598292A JP H05249498 A JPH05249498 A JP H05249498A
Authority
JP
Japan
Prior art keywords
substrate
region
electronic device
integrated circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8598292A
Other languages
Japanese (ja)
Other versions
JP2791620B2 (en
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8598292A priority Critical patent/JP2791620B2/en
Publication of JPH05249498A publication Critical patent/JPH05249498A/en
Application granted granted Critical
Publication of JP2791620B2 publication Critical patent/JP2791620B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Liquid Crystal (AREA)
  • Calculators And Similar Devices (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE:To prevent a degradation in yield by forming a semiconductor integrated circuit equiv. to an IC chip on the substrate of a display element or input device in order to eliminate high-density packaging of IC chips. CONSTITUTION:The display element for which, for example, solar batteries are used, has a solar battery element region 102, the integrated circuit region 103 and further a display element electrode region 104 of a segment type on a glass substrate 101. The production of the respective regions is separately executed. The semiconductor integrated circuit region 103 is formed by connecting TFTs with aluminum wirings. The pixel electrodes of the liquid crystal display region 104 is formed via a chromium film. The semiconductor integrated circuit 103 and the respective pixel electrodes of the display element region 104 are electrically connected to form the solar battery region 102 consisting of PIN 3 layers of amorphous silicon. A rear surface substrate is superposed thereon and a TN liquid crystal is injected therebetween. A polarizing plate is superposed thereon, by which the display device is constituted. This device is packaged by positioning the rear surface of the surface A of the substrate 101 on which the element is not formed to a front side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はセグメント方式、あるい
はマトリクス方式の表示装置のような多数の出力端子を
要する装置、あるいは多数の入力スイッチ等を有する装
置およびその作製方法に関する。本発明は、上記装置に
付随する半導体集積回路をも装置と同じ基板上に組み込
んだものに関する。特に、本発明は、大容量の表示情報
を提供できる装置を安価に供給することを目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device requiring a large number of output terminals such as a segment type or matrix type display device, a device having a large number of input switches, and a method for manufacturing the same. The present invention relates to a semiconductor integrated circuit attached to the above device, which is incorporated on the same substrate as the device. In particular, the present invention aims to provide a device that can provide a large amount of display information at low cost.

【0002】[0002]

【従来の技術】電卓やその他の装置において用いられる
表示装置は、大きく分けてセグメント方式とマトリクス
方式がある。いずれの方式においても現在使用されてい
るものでは、ガラス等の絶縁基板上に表示素子の一方の
電極を、例えば、ITOのような透明導電材料被膜によ
って選択的に形成し、そこから延びる多数の配線を単結
晶半導体集積回路(IC)チップに接続する構成を有す
る。
2. Description of the Related Art Display devices used in calculators and other devices are roughly classified into a segment system and a matrix system. In any of the methods currently used, one electrode of a display element is selectively formed by a transparent conductive material film such as ITO on an insulating substrate such as glass, and a large number of electrodes extending from the electrode are formed. The wiring is connected to a single crystal semiconductor integrated circuit (IC) chip.

【0003】その接続方式としては、ワイヤーボンディ
ング法やTAB(テープ自動ボンディング)法、COG
(チップ・オン・グラス)法が知られている。このうち
で最も高集積化が可能な方法はCOG法である。その例
を図2(A)に示す。
As the connection method, wire bonding method, TAB (tape automatic bonding) method, COG
The (chip on glass) method is known. Of these, the COG method is the most highly integrated method. An example thereof is shown in FIG.

【0004】COG法では、ICチップ202を直接、
あるいは異方性導電材料を挟んで、表示素子基板201
に接着する。このとき、表示素子基板の接着部分203
には接続用の電極が設けられている。その様子を図2
(A)の拡大図に示すが、図から分かるように、多量の
端子204が形成されなければならない。しかも、これ
らの端子にぴったりとICチップが接続されなければな
らないので、ICチップの位置合わせには正確さが要求
される。通常、COG法では、隣合う端子の間隔は10
0μm程度であるので、ICチップの位置合わせも同じ
だけの精度が必要である。
In the COG method, the IC chip 202 is directly
Alternatively, the anisotropic conductive material is sandwiched between the display element substrate 201 and
Glue to. At this time, the adhesive portion 203 of the display element substrate
Is provided with an electrode for connection. Figure 2
As shown in the enlarged view of (A), as can be seen, a large number of terminals 204 must be formed. Moreover, since the IC chip must be exactly connected to these terminals, the IC chip alignment is required to be accurate. Normally, in the COG method, the distance between adjacent terminals is 10
Since it is about 0 μm, the same accuracy is required for the alignment of the IC chip.

【0005】一方、端子の数は表示素子の表示容量に依
存する。例えば、7セグメント方式の表示では、1つの
文字(桁)につき、小数点を含めて8個の配線が延び、
8個の端子が形成されなければならない。例えば、10
文字(桁)の表示の場合には80個の端子が形成され,
これらの端子は全てICチップの対応する端子に接続さ
れなければならない。そのため、このCOG工程におけ
る歩留りは高くはなかった。
On the other hand, the number of terminals depends on the display capacity of the display element. For example, in the 7-segment display, 8 lines including the decimal point extend for each character (digit).
Eight terminals must be formed. For example, 10
When displaying characters (digits), 80 terminals are formed,
All of these terminals must be connected to the corresponding terminals of the IC chip. Therefore, the yield in this COG process was not high.

【0006】さらに、図からも明らかなように、接続部
分付近では配線が混み合い、隣接する配線の間で短絡が
起こったり、あるいは配線の断線があったりする。特
に、配線間隔が狭まり、配線の幅が小さくなったときに
このような不良が発生する確率が著しく増加する。
Further, as is clear from the figure, the wirings are crowded near the connecting portion, and a short circuit may occur between the adjacent wirings, or the wirings may be broken. In particular, the probability of occurrence of such a defect increases remarkably when the wiring interval becomes narrow and the wiring width becomes small.

【0007】市販の電卓のブロック図を図2(B)に示
す。これは太陽電池を使用した電卓であるが、図に示す
ように、プッシュボタンからなる入力装置、演算回路、
セグメント方式の液晶表示装置、その液晶表示装置を駆
動するための制御回路、さらに太陽電池とバックアップ
電源(バッテリー)から構成される。
A block diagram of a commercially available calculator is shown in FIG. This is a calculator using a solar cell, but as shown in the figure, an input device consisting of push buttons, an arithmetic circuit,
It is composed of a segment type liquid crystal display device, a control circuit for driving the liquid crystal display device, a solar cell and a backup power supply (battery).

【0008】演算の種類が簡単な電卓では、演算回路と
液晶表示装置(LCD)の制御回路とは1つのICチッ
プにまとめられてる場合が多い。高度な演算が可能なも
のでは、複数の演算用のチップとLCD制御用のチップ
に分かれている。マトリクス方式でもセグメント方式で
も、表示素子自体では、演算回路から弾きだされた数値
(デジタル信号)を数字として表示することはできな
い。そのため、デジタル信号を解読して、LCDの各電
極に信号を送るための制御回路が必要とされていた。そ
して、このような制御回路と表示素子を接続する際に、
上記のような問題が生じたのである。
In a calculator having a simple type of calculation, the calculation circuit and the control circuit of a liquid crystal display (LCD) are often integrated into one IC chip. In a device capable of high-level arithmetic, it is divided into a plurality of arithmetic chips and an LCD control chip. In both the matrix system and the segment system, the display element itself cannot display the numerical value (digital signal) emitted from the arithmetic circuit as a numerical value. Therefore, a control circuit for decoding the digital signal and sending the signal to each electrode of the LCD is required. And when connecting such a control circuit and a display element,
The above problems have arisen.

【0009】キーボードのような入力装置においても同
じ問題があった。多数のスイッチを有する入力装置で
は、各スイッチからの信号を集めてデジタル信号とし、
それを1つの出力信号線によって外部に流す必要はあっ
た。このような信号処理にはICチップが必要とされ、
各スイッチ(キー)から延びる多数の配線とICチップ
を接続する作業は非常に手間がかかり、また歩留りも高
くはなかった。
An input device such as a keyboard has the same problem. In an input device with multiple switches, the signals from each switch are collected into a digital signal,
It was necessary to flow it out by one output signal line. An IC chip is required for such signal processing,
The work of connecting a large number of wires extending from each switch (key) and the IC chip was very time-consuming, and the yield was not high.

【0010】[0010]

【発明が解決しようとする課題】本発明は、このような
従来の表示装置あるいは入力装置の問題点を解決するた
めになされたものであり、特に歩留りの低下に直結する
COG法他のICチップ実装技術を必要としない表示装
置や入力装置とその応用製品に関する。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the conventional display device or input device, and in particular, the COG method and other IC chips that directly lead to a decrease in yield. The present invention relates to display devices and input devices that do not require mounting technology, and their applied products.

【0011】[0011]

【問題を解決する方法】本発明は、高密度のICチップ
実装を排除するために、表示素子あるいは入力装置基板
にICチップと同等な機能を有する半導体集積回路を形
成しようとするものである。例えば、本発明では、通
常、表示素子に用いられる透明な絶縁基板上に、表示素
子の透明電極だけでなく、表示素子の制御回路や、場合
によってはその他の演算・論理回路までをも集積したも
のを提案する。このように、同じ基板上に表示素子も集
積回路も形成されるので、チップ実装プロセスは不要と
なり、それに由来する歩留りの低下も起こらない。
The present invention is intended to form a semiconductor integrated circuit having a function equivalent to that of an IC chip on a display element or an input device substrate in order to eliminate high-density IC chip mounting. For example, in the present invention, not only the transparent electrodes of the display element but also the control circuit of the display element and, in some cases, other arithmetic / logic circuits are integrated on the transparent insulating substrate used for the display element. Suggest things. In this way, since the display element and the integrated circuit are formed on the same substrate, the chip mounting process becomes unnecessary, and the yield resulting from it is not reduced.

【0012】もちろん、集積回路を形成するに当たって
は、基板材料として適当でないものは使用できない。例
えば、集積回路として、高温プロセス(最高プロセス温
度1000℃以上)による多結晶シリコンTFTを使用
する場合には、基板としては石英が望ましい。また、低
温プロセス(最高プロセス温度550℃以上)による多
結晶シリコンTFTでは、石英基板以外に各種の非アル
カリガラスが使用できる。基板の選択は作製プロセスに
依存する。
Of course, in forming an integrated circuit, an unsuitable substrate material cannot be used. For example, when a polycrystalline silicon TFT manufactured by a high temperature process (maximum process temperature of 1000 ° C. or higher) is used as an integrated circuit, quartz is preferable as the substrate. Further, in a polycrystalline silicon TFT manufactured by a low temperature process (maximum process temperature of 550 ° C. or higher), various non-alkali glasses can be used in addition to the quartz substrate. The choice of substrate depends on the fabrication process.

【0013】本発明を表示素子に用いる場合には、この
ような基板上に,表示素子の透明電極と集積回路以外
に、その他の素子を形成することもある。例えば、電卓
に応用する際には、電源として太陽電池等の光電変換素
子を同じ基板上に形成してもよい。その例を図1に示
す。図1(A)に示すように、本発明の電子装置は、ガ
ラス基板101上に太陽電池素子領域102と論理・演
算回路および表示素子制御回路からなる集積回路領域1
03、さらにセグメント式の表示素子電極領域104と
を具備している。セグメント方式のかわりにマトリクス
方式を採用してもよい。これらの領域の接続には,薄膜
形成技術を適用すればよいので、COG法その他の方法
による場合と異なり、接続不良・断線・短絡等の不良は
発生しない。したがって、歩留りを向上せしめるうえで
十分な効果を発揮する。特に、このような集積回路の表
示素子駆動回路を、表示素子(9桁のセグメント方式)
に合わせて細長く形成すれば、配線の密度が低下し、断
線や短絡といった不良には極めて効果的である。
When the present invention is applied to a display element, other elements may be formed on such a substrate in addition to the transparent electrode of the display element and the integrated circuit. For example, when applied to a calculator, a photoelectric conversion element such as a solar cell may be formed on the same substrate as a power source. An example is shown in FIG. As shown in FIG. 1A, the electronic device of the present invention has an integrated circuit region 1 including a solar cell element region 102, a logic / arithmetic circuit, and a display element control circuit on a glass substrate 101.
03, and a segment type display element electrode region 104. A matrix method may be adopted instead of the segment method. Since a thin film forming technique may be applied to the connection of these regions, defects such as connection defects, disconnections, and short circuits do not occur unlike the case of using the COG method or other methods. Therefore, it exerts a sufficient effect in improving the yield. In particular, a display element driving circuit of such an integrated circuit is provided with a display element (9-digit segment system).
If it is formed in a slender shape in accordance with the above, the density of the wiring is reduced, and it is extremely effective for defects such as disconnection and short circuit.

【0014】[0014]

【実施例】【Example】

〔実施例1〕図1(B)には、本発明の電子装置をプッ
シュボタン105を備えたプラスチック・パッケージ1
06に組み込んだ電卓の例を示す。本発明の電子装置は
図1(A)に示すように、コーニング社の7059ガラ
ス基板101上に、低温プロセスによって作製されたア
ルミニウムゲイト・シリコンTFTからなる集積回路領
域103と液晶表示素子用のITOからなるセグメント
型の透明導電膜領域(表示素子領域)104、ならびに
PIN型アモルファスシリコン太陽電池領域102が形
成されたものである。各要素技術については公知の方法
を援用すればよい。例えば、低温シリコンTFTの作製
に関しては、本発明人らの発明である特願平3−237
100、同3−238713、同4−30220等を参
考とすればよい。
[Embodiment 1] FIG. 1B shows a plastic package 1 having a push button 105 for the electronic device of the present invention.
An example of a calculator incorporated in 06 is shown below. As shown in FIG. 1 (A), the electronic device of the present invention has an integrated circuit region 103 made of an aluminum gate silicon TFT manufactured by a low temperature process and an ITO for a liquid crystal display element on a 7059 glass substrate 101 manufactured by Corning. The segment type transparent conductive film region (display element region) 104 and the PIN type amorphous silicon solar cell region 102 are formed. A publicly known method may be applied to each element technology. For example, Japanese Patent Application No. 3-237, which is an invention of the present inventors, regarding the production of a low temperature silicon TFT.
100, the same 3-238713, the same 4-30220, etc. may be referred to.

【0015】各領域の作製は別におこなった。最初に低
温プロセスでTFTを作製した。このときの最高プロセ
ス温度は600℃とした。その後、各TFTをアルミニ
ウム配線で結線して半導体集積回路領域103を形成し
たのち、クロム被膜を介して、液晶表示領域104の画
素電極をITOによって形成した。このとき、半導体集
積回路103と表示素子領域104の各画素電極とは電
気的に接続された。さらに、プラズマCVD法によって
アモルファスシリコンのPIN3層からなる太陽電池領
域102を形成した。この太陽電池領域の作製の最高プ
ロセス温度は、半導体集積回路部のアルミニウム配線に
影響を与えるので、なるべく低温の方が望ましい。本実
施例では、最高プロセス温度は250〜350℃とし
た。太陽電池領域102を形成する最終段階で、裏面電
極としてアルミニウム被膜を形成するが、この工程で半
導体集積回路部への接続も同時におこなわれる。その
後、液晶配向膜を形成して、電子装置を完成させた。
Each area was manufactured separately. First, a TFT was manufactured by a low temperature process. The maximum process temperature at this time was 600 ° C. After that, each TFT was connected by an aluminum wiring to form a semiconductor integrated circuit region 103, and then a pixel electrode of a liquid crystal display region 104 was formed of ITO via a chromium film. At this time, the semiconductor integrated circuit 103 and each pixel electrode in the display element region 104 were electrically connected. Further, the solar cell region 102 formed of a PIN3 layer of amorphous silicon was formed by the plasma CVD method. Since the maximum process temperature for producing the solar cell region affects the aluminum wiring of the semiconductor integrated circuit portion, it is desirable that the temperature is as low as possible. In this example, the maximum process temperature was 250 to 350 ° C. At the final stage of forming the solar cell region 102, an aluminum film is formed as a back surface electrode, and in this step, connection to the semiconductor integrated circuit portion is also performed. After that, a liquid crystal alignment film was formed to complete the electronic device.

【0016】このようにして作製された図1(A)の電
子装置の上に裏面基板を重ね、TN液晶を注入し、さら
に偏光板を重ねて表示装置として完成させたのち、基板
101の素子の形成されていない面(すなわち図1
(A)の裏面)を表側として、パッケージした。このパ
ッケージのプッシュボタンを除いた実質的な厚さの限界
はガラス基板101と対向する裏面基板の厚さによって
決定され、典型的には1mm程度まで可能であった。そ
れ以下とすることも可能ではあったが、機械的な強度か
ら問題があった。本実施例では、図1に示すように、半
導体集積回路領域103は、細長い形状であり、また、
太陽電池領域102と液晶セグメント表示素子領域10
4に挟まれた構造となっている。このような配置は、半
導体集積回路領域に電力を供給しつつ、表示素子に信号
を送るうえで、配線を短くして、ノイズを低減し、断線
を防ぐ等の利点を有し、極めて効率的であった。また、
この半導体集積回路領域には、必要な演算回路と表示素
子を駆動するための回路が組み込まれている。このよう
に、半導体集積回路領域を表示素子領域に隣接させるこ
とは、表示素子に対する配線の接続を容易にし、配線の
混みあいによる断線や短絡という不良を低減させること
ができた。特に、表示素子に効果的に信号を送り、配線
を簡略化するには、本実施例のように半導体集積回路領
域の長さを表示素子領域の長さとほぼ同じにすることが
望まれる。
A back substrate is stacked on the electronic device of FIG. 1A thus manufactured, TN liquid crystal is injected, and a polarizing plate is further stacked to complete a display device. Unformed surface (ie, FIG. 1)
The back side of (A) was used as the front side for packaging. The substantial limit of the thickness of this package excluding the push button is determined by the thickness of the back substrate facing the glass substrate 101, and is typically up to about 1 mm. Although it was possible to make it less than that, there was a problem due to mechanical strength. In this embodiment, as shown in FIG. 1, the semiconductor integrated circuit region 103 has an elongated shape, and
Solar cell area 102 and liquid crystal segment display element area 10
It has a structure sandwiched between 4. Such an arrangement has advantages such as shortening the wiring, reducing noise and preventing disconnection when sending a signal to the display element while supplying power to the semiconductor integrated circuit area, and is extremely efficient. Met. Also,
In this semiconductor integrated circuit area, necessary arithmetic circuits and circuits for driving display elements are incorporated. As described above, by arranging the semiconductor integrated circuit region adjacent to the display element region, it is possible to easily connect the wiring to the display element, and reduce defects such as disconnection and short circuit due to congestion of the wiring. In particular, in order to effectively send a signal to the display element and simplify the wiring, it is desired that the length of the semiconductor integrated circuit area be substantially the same as the length of the display element area as in this embodiment.

【0017】〔実施例2〕本実施例では、1枚の基板
に、半導体集積回路とマトリクス型液晶表示パネル、太
陽電池および光学的入力スイッチ装置を組み込んだ電子
装置について説明する。図3(A)に示すように、本実
施例で作製した装置は、透明なガラス(コーニング70
59)基板302上に、太陽電池303、演算回路30
7、マトリクス型(320×128ドット)TN液晶表
示パネル308、スキャンドライバー回路305、デー
タドライバー回路304および306、光学的入力装置
309が集積して形成されている。そして、これらの素
子・装置が形成された面を、ガラス製裏面基板310に
対向させて、間に液晶を注入したものを、機械的に保護
するために、樹脂パッケージ301によって覆ってあ
る。また、図には示されていないが、偏光板も具備して
いる。
[Embodiment 2] In this embodiment, an electronic device in which a semiconductor integrated circuit, a matrix type liquid crystal display panel, a solar cell and an optical input switch device are incorporated on one substrate will be described. As shown in FIG. 3 (A), the device manufactured in this example is made of transparent glass (Corning 70
59) Solar cell 303, arithmetic circuit 30 on substrate 302
7, a matrix type (320 × 128 dot) TN liquid crystal display panel 308, a scan driver circuit 305, data driver circuits 304 and 306, and an optical input device 309 are formed integrally. The surface on which these elements and devices are formed is made to face the glass back substrate 310, and the liquid crystal injected between them is covered with a resin package 301 for mechanical protection. Although not shown in the figure, a polarizing plate is also provided.

【0018】液晶表示パネルについて説明すれば、画面
は上下に2分割され、1/64デューティーで駆動する
パッシブマトリクス型である。従来は、このようなマト
リクス型の表示パネルは高級な機種のみに採用されてい
たが、それは、マトリクスを駆動するには、ICチップ
をTAB法、あるいはCOG法で接続しなければなら
ず、コストがかかったためである。さらに、これらの接
続のために装置全体も大型で重かった。
Explaining the liquid crystal display panel, the screen is of a passive matrix type in which the screen is vertically divided into two and driven at a 1/64 duty. Conventionally, such a matrix type display panel has been adopted only in high-end models, but it is necessary to connect the IC chips by the TAB method or the COG method in order to drive the matrix. This is because it took a lot of time. In addition, the entire device was large and heavy due to these connections.

【0019】しかし、単純なセグメント方式では表示容
量に限界があり、使用目的が限定されてしまった。例え
ば、数字を表示するには問題がなかったが、アルファベ
ットやカナ文字を表示するには複雑なセグメントが必要
で、漢字を表示することはほとんど不可能であった。そ
の一方で、漢字やアルファベットを表示するというニー
ズは強かった。本発明はそのようなニーズに適したもの
と言える。コストも、COG法の半分以下となった。し
かしながら、1/64デューティー駆動で明瞭な表示を
得るには、液晶のしきい値電圧が3V程度であっても、
印加電圧は10V以上、好ましくは15〜30Vが必要
であった。そのため本発明では昇圧回路を具備するとと
もに、TFTも高耐圧の陽極酸化されたアルミニウムゲ
イトのものを用いた。このTFTの作製方法や構造に関
しては、例えば、本発明人らの発明である特願平3−2
37100、同3−238713、同4−30220等
を参考とすればよい。
However, the simple segment method has a limit in display capacity, which limits the purpose of use. For example, displaying numbers was fine, but displaying alphabets and kana characters required complex segments, making it almost impossible to display kanji. On the other hand, there was a strong need for displaying kanji and alphabets. The present invention can be said to be suitable for such needs. The cost is less than half that of the COG method. However, in order to obtain a clear display with 1/64 duty driving, even if the threshold voltage of the liquid crystal is about 3V,
The applied voltage needs to be 10 V or higher, preferably 15 to 30 V. Therefore, in the present invention, a booster circuit is provided and a TFT having a high breakdown voltage and anodized aluminum gate is used. Regarding the manufacturing method and structure of this TFT, for example, Japanese Patent Application No. 3-2 which is the invention of the present inventors.
37100, 3-238713, 4-302220, etc. may be referred to.

【0020】この電子装置においては、通常のコンピュ
ータや電卓に使用されるようなプッシュボタン型の入力
スイッチは使用せず、光学的に入力をおこなう。すなわ
ち、本実施例の各入力スイッチ309には、その中央部
に小さな光センサー部311を形成してある。この光セ
ンサーはCdSe、CdTe等の化合物半導体のよう
に、単体のままでも光照射によって導電率の変化する材
料を使用してもよいが、アモルファスシリコンのような
光に対して敏感な材料でPIN積層構造を形成したもの
を使用してもよい。本実施例では後者を使用したが、そ
れは、太陽電池303を形成する時に同時に形成できる
からである。本実施例では、入力スイッチの表示部分
(実際には、ボタンに対応する個所が印刷されているだ
けで、特に構造が他の基板部分と異なっているわけでは
ない)309を6mm×6mmとしたのに対し、この光
センサー部分311は0.5mm×0.5mmというよ
うに著しく小さくし、各表示部分の中央に形成した。
In this electronic device, input is performed optically without using a push button type input switch such as those used in ordinary computers and calculators. That is, each input switch 309 of this embodiment has a small optical sensor portion 311 formed in the center thereof. This optical sensor may be made of a material such as a compound semiconductor such as CdSe or CdTe whose conductivity changes by irradiation with light as it is, but it is a material sensitive to light such as amorphous silicon. You may use what formed the laminated structure. The latter is used in this embodiment because it can be formed at the same time when the solar cell 303 is formed. In the present embodiment, the display portion 309 of the input switch (actually, only the portion corresponding to the button is printed, and the structure is not particularly different from other substrate portions) 309 is set to 6 mm × 6 mm. On the other hand, the photosensor portion 311 was made extremely small as 0.5 mm × 0.5 mm and formed at the center of each display portion.

【0021】このような光学的入力装置の動作原理につ
いて説明する。回路図は図3(B)に示される。すなわ
ち、各光センサー(フォトダイオードと電荷蓄積用コン
デンサーからなる)311は、共通配線によって並列に
接続されている。本装置において入力をおこなおうとす
れば、そのスイッチ部分の表示を指で押さえるのである
が、そのときに押さえられた部分の光センサーへの光が
遮断される。そのことによって入力がおこなわれる。こ
れらの光センサーからの信号は、信号比較回路312に
集められる。この信号比較回路では、周期的に、各光セ
ンサーからの信号が比較される。本実施例では、0.2
秒ごとに光センサーの信号のサンプリングをおこない、
データを積分した。すなわち、信号を入力するためには
0.2秒程度、スイッチ部分を指で押さえる必要があ
る。しかし、それよりも少ない時間(例えば、0.1秒
程度)であっても入力が判別できることもある。また、
0.2秒以上、押し続けた場合には、データが重なって
入力しないような防止策が必要である。例えば、同じス
イッチ部分を1秒ほど押し続けた場合には、その間に5
回ほどサンプリングがされるので、同じ入力信号が5個
連続で入力されたと判別される危険がある。しかし、こ
のような問題を解決することは簡単で、最初のサンプリ
ング結果と同じ入力が2回目のサンプリングのときにも
続いてなされた場合には、2回目のサンプリングの結果
を無効とするプログラム・フローチャートを組めばよ
い。これをさらに強化するには、最初の入力があってか
ら、少なくとも1回のサンプリング期間においては、何
ら入力が無いという状態を経なければ、全ての入力信号
を無効とするプログラム・フローチャートであってもよ
い。
The principle of operation of such an optical input device will be described. The circuit diagram is shown in FIG. That is, the respective photosensors (comprising a photodiode and a charge storage capacitor) 311 are connected in parallel by common wiring. When an input is to be made in this device, the display of the switch portion is pressed with a finger, but the light to the optical sensor in the pressed portion is blocked. The input is done by that. The signals from these photosensors are collected in the signal comparison circuit 312. In this signal comparison circuit, the signals from each photosensor are periodically compared. In this embodiment, 0.2
The signal of the optical sensor is sampled every second,
The data was integrated. That is, in order to input a signal, it is necessary to hold the switch portion with a finger for about 0.2 seconds. However, the input may be discriminated even if the time is shorter than that (for example, about 0.1 second). Also,
It is necessary to take preventive measures so that data will not be overlapped when input is continued for 0.2 seconds or longer. For example, if you press and hold the same switch for about 1 second,
Since the sampling is performed about times, there is a risk that it is determined that the same input signal is input five times in succession. However, it is easy to solve such a problem, and a program that invalidates the result of the second sampling if the same input as the first sampling result is continuously made during the second sampling. Build a flow chart. To further strengthen this, a program flow chart in which all input signals are invalid unless there is no input for at least one sampling period after the first input is made. Good.

【0022】本実施例では、各光センサーから集められ
た信号の平均値・標準偏差を求め、さらに最低値と、最
低値を発信した光センサーが決定される。原則として、
最低値を発信した光センサーのスイッチ部分を入力とみ
なす。しかしながら、このような光センサーにあたる光
は場所によって違うものであるので、ボタンを押してい
なくても、指の影等の理由のためにたまたま光の入射の
弱い部分が最低値を発信してしまうことがあり、誤入力
が生じる。これを避けるためには、本実施例では、標準
偏差を算出して意図的なデータを発信したスイッチ部分
のみを入力と判別する機構を採用した。すなわち、本実
施例では、最低値を得た場合、その値が(平均値−標準
偏差)以下の場合のみを入力として判別した。したがっ
て、偶発的な要因によって、誤って入力されることを防
ぐようにした。
In the present embodiment, the average value and standard deviation of the signals collected from the respective optical sensors are obtained, and the minimum value and the optical sensor which has transmitted the minimum value are determined. In principle,
The switch part of the optical sensor that sends the minimum value is considered as the input. However, the light that hits such an optical sensor varies depending on the place, so even if you do not press the button, the part where the light incident happens to emit the lowest value due to the reason such as the shadow of your finger. Sometimes, erroneous input occurs. In order to avoid this, in this embodiment, a mechanism is adopted in which the standard deviation is calculated and only the switch portion that has transmitted the intentional data is determined as the input. That is, in the present embodiment, when the lowest value was obtained, only when the value was (average value-standard deviation) or less was determined as an input. Therefore, we tried to prevent accidental input by accidental factors.

【0023】この方法をさらに強化するには、例えば、
(平均値−標準偏差)以下の信号がただ1つある場合の
み、それを入力信号とし、2つ以上ある場合には入力は
なかったものと見なすという方法を採用してもよい。
To further enhance this method, for example,
A method may be adopted in which only one signal having (average value-standard deviation) or less is used as an input signal, and when there are two or more signals, no input is considered.

【0024】このように標準偏差を使用する方法は意図
的なものと偶発的なものを判別するうえで有効である
が、例えば、十分に明るい環境の下で操作をおこなった
場合には、指の影のような偶発的な信号でも(平均値−
標準偏差)の値を下回ることがある。その場合には、前
二者の方法のうち、後者の方法では入力はできない。ま
た、前者の方法でも、たまたま、指の影がスイッチ部分
を通過しただけでも、その光センサーの発する信号が、
他の信号に比べて十分に小さく、例えば(平均値−標準
偏差)という基準値を下回ってしまい、誤入力となる。
Although the method of using the standard deviation is effective in discriminating between the intentional one and the accidental one, for example, when the operation is performed in a sufficiently bright environment, Even an accidental signal such as the shadow of
Standard deviation). In that case, the latter method of the former two methods cannot be used. Also, in the former method, even if the shadow of the finger happens to pass through the switch part, the signal emitted by the optical sensor is
It is sufficiently smaller than other signals, and falls below a reference value such as (average value-standard deviation), resulting in erroneous input.

【0025】このような問題を回避するには、各光セン
サーから発せられる信号をリミッターと通して、一定以
上の信号は全て同じ値とみなし、その上で平均値と標準
偏差を算出して、上記のような判別をおこなえばよい。
あるいは、一定の出力レベル以上の信号は最初から除外
し、一定の出力レベル以下の信号のみで平均値・標準偏
差を算出して、判別をおこなってもよい。
In order to avoid such a problem, the signals emitted from the respective photosensors are passed through a limiter, all signals above a certain level are regarded as the same value, and then the average value and standard deviation are calculated, The above determination may be performed.
Alternatively, the signal having a certain output level or more may be excluded from the beginning, and the average value and the standard deviation may be calculated only for the signals having the certain output level or less to make the determination.

【0026】本実施例では、意図的な入力信号と偶発的
な入力信号を見分ける基準として、上記のような数式を
採用したが、他の基準数式を採用してもよいことはいう
までもない。また、信号レベルの下位のものを2つ決定
し、その差が一定の値以上であるかどうかによって判別
をおこなってもよい。
In the present embodiment, the above mathematical formula is adopted as a standard for distinguishing between the intentional input signal and the accidental input signal, but it goes without saying that another standard mathematical formula may be adopted. .. Alternatively, two lower signal levels may be determined, and the determination may be made based on whether or not the difference is a certain value or more.

【0027】このようにして、入力信号が判別されたの
ちに、信号比較回路312から信号が発信され、演算回
路の入力段の回路313に入力される。本実施例では、
入力操作は従来のような機械的なものでないので、構造
が極めて簡単であり、また、機械的なダメージ(例え
ば、プッシュボタンの破壊等)に起因する信頼性の低下
がない。特に、1枚の基板上にスイッチ部分も演算回路
も形成できるため、配線の接続工程が実質的になく、歩
留りが向上し、コストが低減できる。
After the input signal is discriminated in this way, a signal is transmitted from the signal comparison circuit 312 and input to the circuit 313 at the input stage of the arithmetic circuit. In this example,
Since the input operation is not mechanical as in the past, the structure is extremely simple, and there is no reduction in reliability due to mechanical damage (for example, push button destruction). In particular, since the switch portion and the arithmetic circuit can be formed on one substrate, there is substantially no wiring connecting step, the yield is improved, and the cost can be reduced.

【0028】従来のこの種のポケットコンピュータにお
いては、プッシュボタンからなるキーボード部の作製は
各ボタンの配線を半田付けするという労働力集約型の作
業であった。また、ボタン部分は機械的に十分な信頼性
が必要とされ、高級な材料を必要としていた。また、使
用を続けた場合に最初に壊れるのは、ボタン部分であっ
た。したがって、キーボードあるいはプッシュボタンの
コストは極めて高くなった。
In the conventional pocket computer of this type, the production of the keyboard portion composed of push buttons was a labor-intensive operation of soldering the wiring of each button. Further, the button portion needs to have mechanically sufficient reliability and needs a high-grade material. In addition, the button part was the first to break when continued use. Therefore, the cost of the keyboard or push button has become extremely high.

【0029】現実に、このような労働集約型作業を人手
不足の日本でおこなった場合にはコストが著しく高く付
くので、台湾やマレーシア等の労働コストの安い国で作
製されることがほとんどであった。しかしながら、近年
は、これらの国でも労働コストが上昇しているため、さ
らに低賃金のバングラディシュやインドに製造拠点を移
す動きがある。このことは日本にとってみれば産業の空
洞化という問題である。もちろん、富を発展途上国に分
配するという点では好ましいのであるが、現実には、部
品を日本から海外のこれらの拠点に輸送し、海外で組み
立てて、再び日本に輸送するという方式を採用してい
る。したがって、製品や部品の輸送にかかるコストは膨
大なものである。製造拠点が日本から遠くなればなるほ
どコストは上昇する。輸送には費用がかかるだけでな
く、多量の石油が消費されるという事実も忘れてはなら
ない。地球の温暖化を始めとする環境問題について考え
てみれば、不要な輸送はなるべくおこなわず、一貫して
生産する方が望ましいことは自明である。
In reality, when such labor-intensive work is performed in Japan, where labor is insufficient, the cost is extremely high, so that it is almost always produced in countries with low labor costs such as Taiwan and Malaysia. It was However, in recent years, as labor costs have risen in these countries as well, there are moves to move manufacturing bases to Bangladesh and India, where wages are even lower. For Japan, this is a problem of hollowing out of industry. Of course, it is preferable in terms of distributing wealth to developing countries, but in reality, the method of transporting parts from Japan to these overseas bases, assembling them overseas, and then shipping them back to Japan is adopted. ing. Therefore, the cost of transporting products and parts is enormous. The cost increases as the manufacturing base becomes farther from Japan. We must not forget the fact that transportation is not only expensive but also consumes a lot of oil. Considering environmental problems such as global warming, it is obvious that it is desirable to consistently produce without unnecessary transport.

【0030】本実施例で示された装置の製造は労働集約
型ではない。したがって、日本で生産しても、コストは
低いし、むしろインフラの整備されている日本の方が生
産に適している。輸送による環境破壊の程度も著しく少
なくなる。
The manufacture of the device shown in this example is not labor intensive. Therefore, even if it is produced in Japan, the cost is low, and rather Japan with better infrastructure is more suitable for production. The degree of environmental damage caused by transportation will be significantly reduced.

【0031】〔実施例3〕本発明を実施するための工程
例を図4に示す。まず、ガラス基板401上にアルカリ
イオン等の可動イオンをブロックするための窒化珪素膜
を形成する。基板材料としては、アルカリ含有の皆無あ
るいは低いものが望ましい。最も望ましいのは石英基板
であり、なかでも合成石英では基板中に含まれているア
ルカリイオンは皆無である。石英は耐熱性に優れている
ために、半導体集積回路を形成する際にゲイト酸化膜を
熱酸化法で形成することが出来る。このような理想的な
基板材料を用いる場合には窒化珪素膜402は設けなく
ともよい。しかし、石英基板は、大きな物は非常に高価
になる。すなわち単位面積あたりの基板コストは面積が
大きくなるほど高くなる。したがって、大型の装置を形
成する場合には、石英基板を使用すると基板の値段がば
かにならなくなる。かわりの材料としては各種無アルカ
リガラスが利用できる。例えば、コーニング社の705
9ガラス、1733ガラス、1724ガラス、1729
ガラスや日本電気硝子社のN−0ガラス、NHテクノグ
ラス社のNH−35ガラス等である。これらの基板は、
表示方式として液晶表示を採用する場合には、セル厚を
一定に保つため、うねりやそりのない研磨されたものを
用いることが望ましい。また、それぞれのガラスによっ
て歪点が異なるので、作製プロセスの最高温度に適した
ものを選ばなければならない。以下では、非石英ガラス
基板を使用した例を示す。
[Embodiment 3] FIG. 4 shows an example of steps for carrying out the present invention. First, a silicon nitride film for blocking mobile ions such as alkali ions is formed over the glass substrate 401. It is desirable that the substrate material contains no or low alkali content. The most preferable substrate is a quartz substrate, and in particular, synthetic quartz has no alkali ions contained in the substrate. Since quartz has excellent heat resistance, a gate oxide film can be formed by a thermal oxidation method when forming a semiconductor integrated circuit. When such an ideal substrate material is used, the silicon nitride film 402 need not be provided. However, large quartz substrates are very expensive. That is, the substrate cost per unit area increases as the area increases. Therefore, when a large-sized device is formed, the cost of the substrate becomes ridiculous if the quartz substrate is used. As a substitute material, various alkali-free glasses can be used. For example, Corning 705
9 glass, 1733 glass, 1724 glass, 1729
Examples thereof include glass, N-0 glass manufactured by Nippon Electric Glass Co., Ltd., and NH-35 glass manufactured by NH Techno Glass Co., Ltd. These substrates are
When a liquid crystal display is adopted as the display method, it is desirable to use a polished one without waviness or warpage in order to keep the cell thickness constant. Further, since each glass has a different strain point, it is necessary to select a glass suitable for the maximum temperature of the manufacturing process. Below, the example which uses a non-quartz glass substrate is shown.

【0032】窒化珪素膜の作製方法は、公知の減圧CV
D法やプラズマCVD法を用いればよい。窒化珪素膜4
02の上には酸化珪素膜403を堆積した。その厚さは
窒化珪素膜の品質によって異なるが、30〜1000n
mが好ましい。成膜方法としては、スパッタ法やECR
プラズマCVD法が適していた。
The method of forming the silicon nitride film is carried out by a known low pressure CV method.
The D method or the plasma CVD method may be used. Silicon nitride film 4
A silicon oxide film 403 was deposited on 02. The thickness varies depending on the quality of the silicon nitride film, but is 30 to 1000 n.
m is preferred. As a film forming method, a sputtering method or ECR
The plasma CVD method was suitable.

【0033】さらに、スパッタ法によって、ITO膜4
04を選択的に形成した。このITO膜は太陽電池領域
の入射側の電極となる。その厚さは20〜500nmが
適していた。あまり薄いとシート抵抗が大きくなるので
好ましくない。ついで、プラズマCVD法あるいは減圧
CVD法によって、N型炭化珪素膜405を選択的に形
成した。その厚さは30〜200nmが望ましい。さら
に、その上に実質的に真性な珪素膜を形成し、パターニ
ングして太陽電池領域のI層406と集積回路領域のT
FTの活性層407を形成した。その厚さとしては、2
0〜200nmが好ましい。本実施例ではこのように、
シリコン膜406と407は同時に形成されるので、厚
さも同じであり、したがって、太陽電池に使用する場合
にもTFTに使用する場合にも適した厚さになるように
しなければならない。太陽電池領域のシリコン膜406
に関して言えば、N型シリコン膜405を完全に被覆し
てしまう構成とすると、後の工程での短絡が防止できて
都合がよかった。
Further, the ITO film 4 is formed by the sputtering method.
04 was selectively formed. This ITO film becomes an electrode on the incident side of the solar cell region. A suitable thickness is 20 to 500 nm. If it is too thin, the sheet resistance increases, which is not preferable. Then, an N-type silicon carbide film 405 was selectively formed by a plasma CVD method or a low pressure CVD method. The thickness is preferably 30 to 200 nm. Further, a substantially intrinsic silicon film is formed thereon and patterned to form an I layer 406 in the solar cell region and a T layer in the integrated circuit region.
An FT active layer 407 was formed. The thickness is 2
0-200 nm is preferable. In this example,
Since the silicon films 406 and 407 are formed at the same time, they have the same thickness. Therefore, the silicon films 406 and 407 must be made to have a thickness suitable for use in both a solar cell and a TFT. Silicon film 406 in the solar cell area
With respect to the above, it is convenient to employ a structure in which the N-type silicon film 405 is completely covered, because a short circuit in a later step can be prevented.

【0034】このような状態で、基板ごと熱アニールを
おこない、シリコン膜の結晶化をおこなった。シリコン
膜の原料をシランとしたときには、アニール温度は55
0〜650℃が好ましかった。シリコン膜の材料をシラ
ンではなく、ジシランとするとアニール温度をさらに5
0℃低下させることができた。アニール雰囲気は窒素中
あるいは水素中、もしくは真空中が好ましい。アニール
時間は温度に依存し、12〜72時間とした。
In this state, the silicon substrate was crystallized by thermal annealing of the substrate. When the raw material for the silicon film is silane, the annealing temperature is 55.
0-650 ° C was preferred. When the material of the silicon film is disilane instead of silane, the annealing temperature is further increased to 5
It was possible to lower the temperature by 0 ° C. The annealing atmosphere is preferably nitrogen, hydrogen, or vacuum. The annealing time was 12 to 72 hours depending on the temperature.

【0035】その後、スパッタ法やECRプラズマCV
D法でゲイト酸化膜408を形成した。厚さは100〜
300nmが好ましかった。このようにして、図4
(A)を得た。
After that, the sputtering method and the ECR plasma CV are used.
A gate oxide film 408 was formed by the D method. Thickness is 100 ~
300 nm was preferred. In this way, FIG.
(A) was obtained.

【0036】その後、TFTのゲイト電極をアルミニウ
ムで形成した。アルミニウム膜の形成にはスパッタ法や
電子ビーム蒸着法が望ましい。アルミニウムをパターニ
ングしたのち、陽極酸化法によってアルミニウム膜の表
面と側面に酸化アルミニウムを形成し、ゲイト電極部を
形成した。すなわち、実質的なゲイト電極409とその
まわりに酸化アルミニウム膜410を形成した。陽極酸
化の方法は、本発明人の出願である特願平3−2371
00、同3−238713、同4−30220等を参考
とすればよい。
After that, the gate electrode of the TFT was formed of aluminum. A sputtering method or an electron beam evaporation method is desirable for forming the aluminum film. After patterning aluminum, aluminum oxide was formed on the surface and side surfaces of the aluminum film by an anodic oxidation method to form a gate electrode portion. That is, a substantial gate electrode 409 and an aluminum oxide film 410 were formed around it. The anodic oxidation method is described in Japanese Patent Application No. 3-2371, filed by the present inventor.
00, 3-238713, 4-302220, etc. may be referred to.

【0037】その後、フォトレジスト411で太陽電池
領域を覆った状態でイオン注入をおこない、N型不純物
領域(ソース、ドレイン)412を形成した。第4図に
はNMOSしか記述されていないが、CMOS回路を形
成する場合には、同様にPMOSのTFTにもP型の不
純物注入をおこなわなければならない。もちろん、その
ときにも太陽電池領域はマスクされていることが望まし
い。
After that, ion implantation was performed with the photoresist 411 covering the solar cell region to form an N-type impurity region (source, drain) 412. Although only NMOS is described in FIG. 4, when forming a CMOS circuit, it is necessary to similarly perform P-type impurity implantation in the PMOS TFT. Of course, it is desirable that the solar cell region is masked at that time as well.

【0038】この工程の後、レーザーアニール法によっ
てイオン注入によって破壊された結晶の再結晶化をおこ
なった。レーザーアニールの条件についても、上記出願
を参考とした。このようにして、図4(B)を得た。
After this step, the crystal broken by the ion implantation was recrystallized by the laser annealing method. Regarding the conditions of laser annealing, the above application was also referred to. Thus, FIG. 4B was obtained.

【0039】フォトレジストを除去したのち、太陽電池
領域に選択的にP型シリコン膜413を減圧CVD法や
プラズマCVD法で形成した。厚さは30〜200nm
が望ましい。こうして、太陽電池領域のPIN構造が完
成された。以上の記述からも明らかなように、太陽電池
領域のI層は、TFTの活性層と同じく実質的に多結晶
状態であり、従来のアモルファスシリコンに比べて良好
なエネルギー変換効率を示した。
After removing the photoresist, a P-type silicon film 413 was selectively formed in the solar cell region by a low pressure CVD method or a plasma CVD method. Thickness is 30 ~ 200nm
Is desirable. In this way, the PIN structure of the solar cell region was completed. As is clear from the above description, the I layer in the solar cell region is substantially in the polycrystalline state like the active layer of the TFT, and exhibits a better energy conversion efficiency than the conventional amorphous silicon.

【0040】その後、層間絶縁物414を形成して、電
極用の孔を開け、アルミニウム被膜を形成して、アルミ
ニウム配線415、416を形成した。このときアルミ
ニウム被膜の上部にはクロム膜を形成して、アルミ/ク
ロムの多層構造としてもよい。このように上面をクロム
によって形成することによって、後にITO膜を形成す
る際の境界の抵抗を減らすことが出来る。その後、IT
O膜を選択的に形成し、表示画素領域の電極417を形
成した。この状態を図4(C)に示す。
After that, an interlayer insulator 414 was formed, holes for electrodes were opened, an aluminum film was formed, and aluminum wirings 415 and 416 were formed. At this time, a chromium film may be formed on the aluminum coating to form an aluminum / chrome multilayer structure. By forming the upper surface with chromium in this way, it is possible to reduce the resistance at the boundary when the ITO film is formed later. Then IT
An O film was selectively formed to form an electrode 417 in the display pixel area. This state is shown in FIG.

【0041】一方、他方のガラス基板418には、表示
画素領域の部分にのみクロムやアルミニウム等の金属被
膜419を形成した。これは、反射材となる。ガラス基
板418としては、アルカリを含むような材料を用いる
こともできる。このようにして得た基板両方にポリイミ
ド樹脂を平坦に形成し、ラビング処理をおこなって、配
向膜420、421を得た。そして、両基板を対向させ
てその間に液晶材料、例えばTN液晶422を注入し
て、シールした。このようにして、太陽電池領域と集積
回路領域と表示画素領域とを有する電子装置を作製し
た。その断面を図4(D)に示す。
On the other hand, on the other glass substrate 418, a metal coating 419 of chromium, aluminum or the like was formed only on the display pixel region. This will be a reflector. As the glass substrate 418, a material containing an alkali can be used. Polyimide resin was flatly formed on both substrates thus obtained, and rubbing treatment was performed to obtain alignment films 420 and 421. Then, both substrates were opposed to each other, and a liquid crystal material, for example, TN liquid crystal 422 was injected between them to seal the substrates. In this way, an electronic device having a solar cell region, an integrated circuit region, and a display pixel region was manufactured. The cross section is shown in FIG.

【0042】[0042]

【発明の効果】本発明の目的とする電子装置は最も簡単
には表示装置あるいは多数の入力スイッチを有する装置
とその周辺回路を同じ基板上に形成したものであり、そ
れに演算回路やメモリー回路等のさらなる半導体集積回
路、あるいは太陽電池等の電源素子、光センサーのよう
な入力素子等の素子を集積したものである。その結果、
従来の電子装置では、コスト的に実現できなかった機能
をも組み込むことが出来た。
The electronic device which is the object of the present invention is most simply a display device or a device having a large number of input switches and its peripheral circuits formed on the same substrate, and an arithmetic circuit, a memory circuit, etc. Further semiconductor integrated circuits, power supply elements such as solar cells, and elements such as input elements such as optical sensors are integrated. as a result,
In the conventional electronic device, it was possible to incorporate functions that could not be realized in terms of cost.

【0043】例えば、本発明によって、従来は作製が難
しくて高価であったマトリクス型の表示装置を安価に作
製することができるようになった。これは、特に小面積
では効果が著しい。例えば、640×480ドットの大
きなSTN液晶パネルであれば、TAB接続では、必要
なICの数は11個(ICの端子が160本、1/24
0デューティー駆動の場合)で、ICの単価を千円とし
た場合には、そのコストは11千円である。一方、これ
を1/8の規模の320×120ドットのTN液晶パネ
ルとした場合には、必要なICの数は5個であり、コス
トは5千円であり、マトリクスの規模通り1/8にはな
らない。すなわち、面積あたりでは面積が小さくなるほ
ど割高となる。
For example, according to the present invention, a matrix type display device which has been difficult and expensive to manufacture can be manufactured at low cost. This is particularly effective for small areas. For example, in the case of a large STN liquid crystal panel with 640 × 480 dots, the number of ICs required for TAB connection is 11 (160 IC terminals, 1/24 IC terminals).
When the unit price of the IC is 1,000 yen in the case of 0 duty driving), the cost is 11,000 yen. On the other hand, if this is a TN liquid crystal panel of 320 × 120 dots of 1/8 scale, the number of required ICs is 5, and the cost is 5,000 yen, which is 1/8 according to the scale of the matrix. It doesn't. That is, the smaller the area, the higher the cost.

【0044】逆に640×480ドットのマトリクスの
駆動回路を本発明によって作製しようとするとコストが
極めて大きくなる。これは基板のコストがかかること
と、回路の大規模化に伴い、歩留りが低下するためであ
る。しかしながら、その1/8の規模のマトリクスでは
コストは劇的に低下する。概算ではコストは1/100
以下にまで低下し、トータルコストで、2千円程度であ
り、TAB接続法の場合の6千円をはるかに下回る。例
えば、320×120ドットのパネルで、TAB接続す
る場合でも、TN液晶ではなく、STN液晶を利用すれ
ば、使用するICの数は、3個に減らすことができる。
これはSTN液晶が高デューティー駆動に適しているか
らである。その場合にはトータル・コストは4千円であ
る。しかしながら、STN液晶はセル厚の微妙な制御が
要求され、また、着色効果があり、それを除去するため
には位相差フィルム等を使用しなければならす、視野角
も狭い。全体的にTN液晶に比べて特性が良くない。
On the contrary, if an attempt is made to fabricate a drive circuit having a matrix of 640 × 480 dots according to the present invention, the cost will be extremely high. This is because the cost of the substrate increases and the yield decreases as the circuit scale increases. However, with a matrix that is 1 / 8th the size, the cost drops dramatically. Estimated cost is 1/100
The total cost is about 2,000 yen, which is far less than 6,000 yen in the TAB connection method. For example, in the case of a 320 × 120 dot panel and TAB connection, if the STN liquid crystal is used instead of the TN liquid crystal, the number of ICs used can be reduced to three.
This is because the STN liquid crystal is suitable for high duty driving. In that case, the total cost is 4,000 yen. However, the STN liquid crystal requires a delicate control of the cell thickness and has a coloring effect. To remove it, a retardation film or the like must be used, and the viewing angle is narrow. Overall, the characteristics are not good compared to TN liquid crystal.

【0045】さらに、実施例2で記述したような光学的
入力装置(スイッチ基板あるいはスイッチパネル)にい
たっては、演算回路と基板が同じであることによって相
乗的な効果が得られるものである。すなわち、単独で
も、例えば機械的な部品が不要であるとか、機械的な破
壊のための信頼性の低下がないとか、使用によって肉体
的な疲労が少なく、障害が起こりにくいというような利
益は享受できても、接続の問題を考えれば最終的なコス
トは従来のプッシュボタン式とさして違わなくなる。本
発明ではこのようなスイッチ基板上に、多数の光センサ
ーを形成するだけでなく、これらの入力を判別するため
の集積回路も同時に形成することによって、配線の接続
を不要とする。例えば、光センサーを20個並べただけ
のスイッチ基板であれば、そこから出てくる配線は20
本であり、これらを必要な信号処理回路のICチップに
接続しなければならない。しかしながら、本発明では、
20個の光センサーとともにそのセンサーから得られる
信号を処理する回路も同じ基板上に形成されているの
で、最終的にはデジタル信号が出力される配線が1つだ
け(厳密には電源供給線も必要であるが)外部に接続さ
れればよいのであり、配線接続の手間は著しく減らされ
る。さらには、実施例2のように同じ基板上に演算回路
や表示装置まで組み込めば配線の手間を要することなく
システムが構築される。このように本発明は産業上極め
て有益な発明である。
Further, in the optical input device (switch substrate or switch panel) as described in the second embodiment, the arithmetic circuit and the substrate are the same, so that a synergistic effect can be obtained. That is, even if it is used alone, it does not require mechanical parts, there is no decrease in reliability due to mechanical destruction, there is little physical fatigue due to use, and benefits such as failure do not occur easily. Even if you can do it, the final cost will not be different from the conventional push button type considering the connection problem. In the present invention, not only a large number of optical sensors are formed on such a switch substrate, but also an integrated circuit for discriminating these inputs is formed at the same time, thereby eliminating the need for wiring connection. For example, if the switch board has only 20 photosensors arranged, the wiring that comes out from it is 20
It is a book and these must be connected to the IC chip of the required signal processing circuit. However, in the present invention,
Since 20 photosensors and the circuit that processes the signals obtained from those sensors are also formed on the same substrate, only one wiring that outputs a digital signal will eventually be output (strictly speaking, the power supply line as well). Since it is necessary (if necessary) to be connected to the outside, the labor for wiring connection is significantly reduced. Furthermore, by incorporating an arithmetic circuit and a display device on the same substrate as in the second embodiment, a system can be constructed without the trouble of wiring. Thus, the present invention is an industrially extremely useful invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による電子装置の例(電卓)をを示す。FIG. 1 shows an example (calculator) of an electronic device according to the invention.

【図2】従来の電子装置の表示部分の接続方法を示す。FIG. 2 shows a method of connecting a display portion of a conventional electronic device.

【図3】本発明による電子装置の例を示す。FIG. 3 shows an example of an electronic device according to the invention.

【図4】本発明による電子装置の作製工程例を示す。FIG. 4 shows an example of a manufacturing process of an electronic device according to the present invention.

【符号の説明】[Explanation of symbols]

101 ・・・基板 102 ・・・太陽電池領域 103 ・・・演算回路領域 104 ・・・セグメント式液晶表示領域 105 ・・・ボタン 106 ・・・パッケージ 101 ・ ・ ・ Substrate 102 ・ ・ ・ Solar cell area 103 ・ ・ ・ Arithmetic circuit area 104 ・ ・ ・ Segment type liquid crystal display area 105 ・ ・ ・ Button 106 ・ ・ ・ Package

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 31/04 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 31/04

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 1枚の絶縁基板上に単結晶もしくは多結
晶あるいは実質的に多結晶の半導体によって構成された
半導体集積回路と表示素子の画素電極として用いられる
透明導電膜とを有することを特徴とする電子装置。
1. A semiconductor integrated circuit composed of a single crystal, a polycrystal, or a substantially polycrystal semiconductor on a single insulating substrate, and a transparent conductive film used as a pixel electrode of a display element. And electronic device.
【請求項2】 薄膜状の光電変換素子を同一基板上に有
することを特徴とする請求項1の電子装置。
2. The electronic device according to claim 1, wherein the thin film photoelectric conversion element is provided on the same substrate.
【請求項3】 入力装置として、薄膜状の光センサーを
同一基板上に有することを特徴とする請求項1の電子装
置。
3. The electronic device according to claim 1, wherein a thin film optical sensor is provided on the same substrate as the input device.
【請求項4】 請求項2において、該光電変換素子を構
成する半導体薄膜の基板に近い方は単結晶もしくは多結
晶あるいは実質的に多結晶の半導体によって構成された
ことを特徴とする電子装置。
4. The electronic device according to claim 2, wherein a portion of the semiconductor thin film forming the photoelectric conversion element, which is closer to the substrate, is made of a single crystal, polycrystal, or substantially polycrystal semiconductor.
【請求項5】 請求項2において、前記半導体集積回路
の一部もしくは全部は、前記光電変換素子領域と前記表
示素子領域に挟まれた細長い形状を有することを特徴と
する電子装置。
5. The electronic device according to claim 2, wherein a part or all of the semiconductor integrated circuit has an elongated shape sandwiched between the photoelectric conversion element region and the display element region.
【請求項6】 請求項5において、前記半導体集積回路
領域は、前記表示素子領域とほぼ同じ長さを有すること
を特徴とする電子装置。
6. The electronic device according to claim 5, wherein the semiconductor integrated circuit region has substantially the same length as the display element region.
【請求項7】 絶縁基板状にP型もしくはN型の第1の
半導体被膜を選択的に形成する工程と、その後、実質的
にI型の第2の半導体被膜を選択的に形成する工程と、
前記第1の半導体被膜が形成されていない部分の第2の
半導体被膜上にゲイト絶縁膜を形成する工程と、その
後、ゲイト電極を形成する工程と、その後にN型もしく
はP型の第3の半導体被膜を形成する工程とを有するこ
とを特徴とする電子装置の作製方法。
7. A step of selectively forming a P-type or N-type first semiconductor film on the insulating substrate, and a step of selectively forming a substantially I-type second semiconductor film thereafter. ,
The step of forming a gate insulating film on the portion of the second semiconductor film where the first semiconductor film is not formed, the step of forming a gate electrode thereafter, and the step of forming an N-type or P-type third film And a step of forming a semiconductor film.
【請求項8】 複数の光センサーを有する装置におい
て、全ての光センサーの出力信号を比較して、その最小
値と平均値・標準偏差を求め、検出された光の最小値と
平均値および標準偏差を用いて表される基準式との差が
しきい値以上のセンサーがただ一つある場合に、最小値
を示したセンサーを選択されたセンサーとして認識する
ことを特徴とする電子装置の入力信号の検出方法。
8. In a device having a plurality of optical sensors, the output signals of all the optical sensors are compared to obtain the minimum value, the average value, and the standard deviation, and the minimum value, the average value, and the standard of the detected light. Input of an electronic device characterized by recognizing the sensor showing the minimum value as the selected sensor when there is only one sensor whose difference from the reference formula expressed using the deviation is equal to or greater than the threshold value. Signal detection method.
JP8598292A 1992-03-09 1992-03-09 Electronic equipment Expired - Lifetime JP2791620B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8598292A JP2791620B2 (en) 1992-03-09 1992-03-09 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8598292A JP2791620B2 (en) 1992-03-09 1992-03-09 Electronic equipment

Publications (2)

Publication Number Publication Date
JPH05249498A true JPH05249498A (en) 1993-09-28
JP2791620B2 JP2791620B2 (en) 1998-08-27

Family

ID=13873911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8598292A Expired - Lifetime JP2791620B2 (en) 1992-03-09 1992-03-09 Electronic equipment

Country Status (1)

Country Link
JP (1) JP2791620B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036112A (en) * 2005-07-29 2007-02-08 Tdk Corp Generator with built-in sensor
US7510917B2 (en) 1997-07-01 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and method of manufacturing the same
US9368059B2 (en) 2013-03-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557228B2 (en) 2006-03-16 2010-10-06 ソニー株式会社 Electro-optical device and electronic apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965338A (en) * 1982-10-05 1984-04-13 Matsushita Electric Ind Co Ltd Keyboard input device
JPS6244796A (en) * 1985-08-23 1987-02-26 株式会社日立製作所 Camera display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965338A (en) * 1982-10-05 1984-04-13 Matsushita Electric Ind Co Ltd Keyboard input device
JPS6244796A (en) * 1985-08-23 1987-02-26 株式会社日立製作所 Camera display unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510917B2 (en) 1997-07-01 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and method of manufacturing the same
JP2007036112A (en) * 2005-07-29 2007-02-08 Tdk Corp Generator with built-in sensor
US9368059B2 (en) 2013-03-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US10013089B2 (en) 2013-03-01 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Also Published As

Publication number Publication date
JP2791620B2 (en) 1998-08-27

Similar Documents

Publication Publication Date Title
WO2018000935A1 (en) Display assembly and display device
CN100510861C (en) Display device and method for producing same
US6274861B1 (en) Active matrix display device having a common substrate and method of manufacturing the same
KR100985398B1 (en) Electronic circuit device
KR101090254B1 (en) Display device including sensing element
US20060017862A1 (en) Liquid crystal display device built-in finger printing device and method of manufacturing the same
CN109411511B (en) display device
KR20060056634A (en) Display device including photosensors and processing method of sensing signals
KR20040024666A (en) Liquid crystal display and method of manufacturing the same
WO2004090708A1 (en) Display device with display panel
US20200355954A1 (en) Array substrate, manufacturing method for the same and in-cell touch panel
CN112189181B (en) Black matrix substrate and display device
US10782805B2 (en) Touch panel, including blanking layer, touch display device including touch panel and method for manufacturing touch panel
US5032718A (en) Photo sensor array and reader with hexagonal fiber bundles
US6760082B2 (en) Thin film transistor array substrate
KR20080001764A (en) Liquid crystal display device and fabricating method for the same
KR20060056633A (en) Display device including sensing element
JP2791620B2 (en) Electronic equipment
KR20060099886A (en) Display device
KR100464175B1 (en) Finger print recognition sensor and method for manufacturing the same
KR100887775B1 (en) Color fitter board manufacturing method of lcd
CN114840098A (en) Touch display panel and manufacturing method thereof, touch display screen and spliced screen
WO2022147895A1 (en) Array substrate, display panel and display device
KR100507274B1 (en) Cassette for carrying glass
JP3278845B2 (en) IC card

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090619

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100619

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110619

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110619

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 14