JPH05210371A - Multi-screen display device - Google Patents

Multi-screen display device

Info

Publication number
JPH05210371A
JPH05210371A JP4014732A JP1473292A JPH05210371A JP H05210371 A JPH05210371 A JP H05210371A JP 4014732 A JP4014732 A JP 4014732A JP 1473292 A JP1473292 A JP 1473292A JP H05210371 A JPH05210371 A JP H05210371A
Authority
JP
Japan
Prior art keywords
display
display unit
image
trigger signal
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4014732A
Other languages
Japanese (ja)
Inventor
Yoshihiro Yamada
善弘 山田
Takashi Takeuchi
崇 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4014732A priority Critical patent/JPH05210371A/en
Publication of JPH05210371A publication Critical patent/JPH05210371A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the multi-screen display device which can make variegated image displays while synchronizing respective display units. CONSTITUTION:This device is provided with a means which sends a trigger signal from a system controller 10 to optional display units 1, 2... at the same time. The display units 1, 2... are also provided with plural frame memories 101 and 102 and a means 104 which composes an image signal. Further, the display unit is provided with a means which transmits the trigger signal to a display unit contacting the display unit. The trigger signal is supplied to the display units at the same time and then the switching of display screens, and wiping and fading can be performed at the same time, so an effective image display is obtained. Further, the display units 1, 2... displays screens synchronously to obtain effective special reproduction on the whole multi-screen display device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、規則正しく配置された
複数の表示器により所定の画像を高精細に大画面として
表示し、さらに画面切り替えなどの特殊効果を行うこと
の可能なマルチ画面表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-screen display device capable of displaying a predetermined image as a large screen in high definition by a plurality of regularly arranged display devices and performing special effects such as screen switching. Regarding

【0002】[0002]

【従来の技術】従来、大画面の映像を得るための装置と
しては例えば投射型プロジェクション装置があるが画面
が暗く設置や調整にも手間がかかる物だった。また、そ
れに代るものとして背面型のプロジェクション装置もあ
るが、奥行きが深くなり設置が容易ではなく高価になり
やすい欠点が有る。
2. Description of the Related Art Conventionally, as a device for obtaining a large-screen image, there is, for example, a projection type projection device, but the screen is dark and it is troublesome to install and adjust. Further, there is a rear projection device as an alternative, but it has a drawback that the depth is deep and installation is not easy and expensive.

【0003】そこで、特開平3−107192号公報で
は複数の表示装置に画像を映し出すことにより全体とし
て大画面の映像を実現するのみならず、さらに各々の表
示装置にメモリを設けることにより異常処理などの制御
を行うことを提案している。
Therefore, in Japanese Patent Laid-Open No. 3-107192, not only a large screen image is realized as a whole by projecting an image on a plurality of display devices, but also a memory is provided in each display device to perform abnormality processing, etc. It is proposed to control.

【0004】しかしながら、前記従来技術では各表示ユ
ニットで同期をとって画面切り替えやフェード・ワイプ
といった特殊効果を実現する手段や方法に関しては考慮
されていなかった。
However, in the above-mentioned prior art, no consideration has been given to means or methods for realizing special effects such as screen switching and fade / wipe in synchronization with each display unit.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は複数の
表示装置により構成されるマルチ画面表示装置において
各々の表示ユニットが同期をとりながら画面切り替え・
フェード・ワイプといった多彩な特殊効果を狙った画像
表示を実現することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to switch a screen in a multi-screen display device composed of a plurality of display devices while synchronizing the display units with each other.
It is to realize image display aiming at various special effects such as fade and wipe.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、フレームメモリとフレームメモリに格納された画像
情報を画像信号に変換する手段を有する表示ユニットを
複数配置することにより複数のディスプレイに同時に画
像を表示する画像表示装置において、前記複数の表示ユ
ニットを制御するシステムコントローラとシステムコン
トローラから任意の必要な表示ユニットに対してトリガ
信号を与えられるようにする。
In order to achieve the above object, a plurality of display units having a frame memory and a unit for converting image information stored in the frame memory into an image signal are arranged to simultaneously display a plurality of displays. In an image display device for displaying an image, a system controller controlling the plurality of display units and a trigger signal can be applied to any desired display unit from the system controller.

【0007】また、前記の各々の表示ユニットも単一の
表示ユニット内に複数のフレームメモリとフレームメモ
リに格納された画像情報を画像信号に変換する手段と複
数のフレームメモリから再生された画像信号を合成する
手段と前記フレームメモリおよび画像信号を合成する手
段を管理するCPUとから構成するようにする。
Further, each of the above display units is also provided with a plurality of frame memories in a single display unit, a means for converting image information stored in the frame memories into an image signal, and an image signal reproduced from the plurality of frame memories. And a CPU for managing the frame memory and the means for synthesizing the image signal.

【0008】さらに、前記の特定の表示ユニットが該表
示ユニットに接する表示ユニットに対してトリガ信号を
伝達する手段と、該表示ユニットに接する表示ユニット
からのトリガ信号を処理する手段を設ける。
Further, means for transmitting a trigger signal to the display unit in contact with the display unit and means for processing the trigger signal from the display unit in contact with the display unit are provided.

【0009】[0009]

【作用】前記表示ユニットを制御するシステムコントロ
ーラとシステムコントローラからそれぞれの表示ユニッ
トに同時にトリガ信号を伝達する手段と任意の表示ユニ
ットに対するトリガ信号を禁止する手段を設けることに
より任意の複数の表示ユニットに対して同時にトリガ信
号を与ることができるため、任意の複数の表示ユニット
を同時に指定した動作を行わせることができる。そのた
めマルチ画面表示装置全体として効果的な特殊再生表示
を行うことができる。
By providing a system controller for controlling the display unit, means for simultaneously transmitting a trigger signal from the system controller to each display unit, and means for inhibiting the trigger signal for any display unit, any plural display units can be provided. Since a trigger signal can be applied simultaneously to the plurality of display units, it is possible to simultaneously perform an operation in which a plurality of arbitrary display units are designated. Therefore, effective trick play display can be performed as the entire multi-screen display device.

【0010】また、前記の各々の表示ユニットも複数の
フレームメモリとフレームメモリに格納された画像情報
を画像信号に変換する手段と複数のフレームメモリから
再生された画像信号を合成する手段と前記フレームメモ
リおよび画像信号を合成する手段を管理するCPUとか
ら構成するようにすることにより、各々の表示ユニット
においても画面の高速な切り替えやワイプやフェードと
いった効果的な再生表示が行うことができる。
Each of the display units also has a plurality of frame memories, a means for converting the image information stored in the frame memories into an image signal, a means for synthesizing the image signals reproduced from the plurality of frame memories, and the frame. By comprising the memory and the CPU that manages the means for synthesizing the image signals, it is possible to perform high-speed screen switching and effective reproduction display such as wipe and fade in each display unit.

【0011】さらに、前記の特定の表示ユニットが該表
示ユニットに接する表示ユニットに対してトリガ信号を
伝達する手段と、該表示ユニットに接する表示ユニット
からのトリガ信号を処理する手段を設けることにより各
々のユニットがとなり合う表示ユニットと同期して画面
の表示を行うことによりマルチ画面表示装置全体として
スムーズなワイプやフェードといった特殊再生を可能と
することがきる。
Further, the specific display unit is provided with means for transmitting a trigger signal to the display unit in contact with the display unit and means for processing the trigger signal from the display unit in contact with the display unit. By displaying the screen in synchronism with the display units whose units are adjacent to each other, it is possible to enable special reproduction such as smooth wipe and fade as the entire multi-screen display device.

【0012】[0012]

【実施例】以下、本発明の実施例を図1により説明す
る。図1において構成要素1および2は表示ユニット、
10はシステムコントローラ、11および12はディス
プレイ、20はビデオ信号再生装置、30はデータバ
ス、40はアドレスバス、50はトリガー信号線、10
1は第1のフレームメモリ、102は第2のフレームメ
モリ、103はスイッチ、104は画像合成装置、10
5は切り替え器、106はROM、107はRAM、1
08はCPU、109はデータラッチ、110はAND
回路、111はID記憶装置、112は比較器である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, components 1 and 2 are display units,
10 is a system controller, 11 and 12 are displays, 20 is a video signal reproducing device, 30 is a data bus, 40 is an address bus, 50 is a trigger signal line, 10
1 is a first frame memory, 102 is a second frame memory, 103 is a switch, 104 is an image synthesizing device, 10
5 is a switch, 106 is a ROM, 107 is a RAM, 1
08 is a CPU, 109 is a data latch, and 110 is an AND
A circuit, 111 is an ID storage device, and 112 is a comparator.

【0013】表示ユニット1および表示ユニット2はマ
ルチ画面表示装置を構成する表示ユニットで、複数の表
示ユニットを組み合わせることにより大画面を構成す
る。表示ユニットごとにディスプレイに接続され、マル
チ画面表示装置は図2および図3に示されるように、4
個ないしは6個・9個・16個以上の表示ユニットを組
み合わせることにより大画面を構成する。図2は4台の
表示ユニットを組み合わせた場合の例であり、図3は6
台の表示ユニットを組み合わせた例である。図2および
図3の図中構成要素1〜6は表示ユニットであり、構成
要素11〜16は各表示ユニットに接続されたディスプ
レイである。ディスプレイとしてはCRTや背面投射型
プロジェクタを用いた表示装置が応用できるが、複数の
表示装置を組み合わせることによりマルチ画面表示装置
全体として大画面の表示を行うことが可能になる。各表
示ユニットはシステムコントローラ10にバスにより接
続されて制御される。
The display unit 1 and the display unit 2 are display units forming a multi-screen display device, and a large screen is formed by combining a plurality of display units. Each display unit is connected to a display, and the multi-screen display device has four display units, as shown in FIGS. 2 and 3.
A large screen is constructed by combining six, nine, sixteen, or more display units. FIG. 2 shows an example in which four display units are combined, and FIG.
It is an example in which two display units are combined. 2 and 3, constituent elements 1 to 6 are display units, and constituent elements 11 to 16 are displays connected to the respective display units. A display device using a CRT or a rear projection type projector can be applied as the display, but by combining a plurality of display devices, it is possible to display a large screen as the entire multi-screen display device. Each display unit is connected to the system controller 10 by a bus and controlled.

【0014】各々の表示ユニットは同一の構成をとって
いるので表示ユニット1についてのみ詳細を説明する。
図1において第1のフレームメモリ101および第2の
フレームメモリ102は画像のデータを格納する読みだ
しと書込みの可能な記憶装置である。また、本発明にお
いては前記フレームメモリは画像のデータを読み出して
ディスプレイに表示することの可能な画像信号に変換す
る手段も含むものとする。各々の表示ユニット内部に複
数のフレームメモリを設けることにより単一の表示ユニ
ットで複数の異なる画像データを格納することが可能と
なる。
Since each display unit has the same structure, only the display unit 1 will be described in detail.
In FIG. 1, a first frame memory 101 and a second frame memory 102 are readable and writable storage devices for storing image data. Further, in the present invention, the frame memory includes means for reading image data and converting it into an image signal that can be displayed on a display. By providing a plurality of frame memories inside each display unit, it becomes possible to store a plurality of different image data in a single display unit.

【0015】スイッチ103はシステムコントローラに
接続されたデータバス30から送られてきた画像データ
を格納するフレームメモリを選択するための切り替えス
イッチである。画像合成装置104は第1のフレームメ
モリ101および第2のフレームメモリ102から出力
される画像信号を選択したり合成したりする装置である
が詳細は後述する。切り替え器105はビデオ信号再生
装置20から送られたビデオ信号と表示ユニット1内部
で発生した画像信号を切り替えるためのスイッチであ
る。切り替え器105で選択された画像信号はディスプ
レイ11に送られて画像の表示を行う。
The switch 103 is a changeover switch for selecting a frame memory for storing image data sent from the data bus 30 connected to the system controller. The image synthesizing device 104 is a device for selecting and synthesizing the image signals output from the first frame memory 101 and the second frame memory 102, which will be described later in detail. The switch 105 is a switch for switching between the video signal sent from the video signal reproducing device 20 and the image signal generated inside the display unit 1. The image signal selected by the switch 105 is sent to the display 11 to display an image.

【0016】ROM106はCPU108を制御するた
めのプログラムを格納する読みだし専用のメモリ、RA
M107はCPU108が表示ユニット1を制御するの
に必要なデータを格納するための読みだし書込み可能な
メモリである。データラッチ109はCPU108から
の命令で信号の保持を行う。保持された信号はAND回
路110に入力され、システムコントローラ10からの
トリガ信号線50により送られてくるトリガ信号とのA
NDをとってCPU108に入力する。
ROM 106 is a read-only memory for storing programs for controlling CPU 108, RA
M107 is a readable / writable memory for storing data necessary for the CPU 108 to control the display unit 1. The data latch 109 holds a signal in response to an instruction from the CPU 108. The held signal is input to the AND circuit 110, and A with the trigger signal sent from the system controller 10 via the trigger signal line 50.
The ND is taken and input to the CPU 108.

【0017】ID記憶装置111は表示ユニットのID
情報を指定・格納する。ID記憶装置111を実現する
手段としては例えば機械的なスイッチを複数個並べてス
イッチのON/OFFの状態によりID情報を表現して
も良いし、電気的に消去書込みの可能なEEPROMも
しくは電池によりバックアップされたSRAMにより実
現しても良い。システムコントローラ10は制御する対
象の表示ユニットのIDをアドレスバスに出力して制御
を行う。比較器112はシステムコントローラ10から
アドレスバス40により指定されたID情報と表示ユニ
ットのID記憶装置111に格納されたID情報を比較
し、一致した場合はCPU108に信号を送ることによ
り自分の表示ユニットがシステムコントローラ10によ
り選択されたことを伝達する。
The ID storage device 111 is the ID of the display unit.
Specify and store information. As a means for realizing the ID storage device 111, for example, a plurality of mechanical switches may be arranged and the ID information may be expressed by the ON / OFF state of the switches. Alternatively, electrically erasable and writable EEPROM or a battery may be used for backup. It may also be realized by a built-in SRAM. The system controller 10 outputs the ID of the display unit to be controlled to the address bus for control. The comparator 112 compares the ID information designated by the address bus 40 from the system controller 10 with the ID information stored in the ID storage device 111 of the display unit, and if they match, sends a signal to the CPU 108 to display its own display unit. Is selected by the system controller 10.

【0018】マルチ画面表示装置の動作について説明す
る。まず、システムコントローラ10はアドレスバス4
0に各表示ユニットのID情報をのせて表示ユニットに
固定長の命令を送る。命令の与え方としては、例えば命
令を固定長の長さのデータ列で表現し、先頭のワードで
命令の種類を表し、その後にパラメータを送ることによ
り実現できる。比較器112はアドレスバス40で送ら
れたID情報とID記憶装置111の内容を比較して一
致した場合はデータバス30で送られた命令をRAM1
07に格納する。システムコントローラ10から送られ
る命令としてはデータバスからフレームメモリへのデー
タ転送命令、書込みフレームメモリの指定命令、表示フ
レームメモリの指定命令、画像合成装置の制御用命令、
データラッチへのデータ書込み命令、データバスからR
AM107へのプログラムデータ書込み命令などが有
る。
The operation of the multi-screen display device will be described. First, the system controller 10 sets the address bus 4
The ID information of each display unit is placed on 0, and a fixed length command is sent to the display unit. The instruction can be given by, for example, expressing the instruction with a data string of a fixed length, expressing the type of the instruction with the first word, and then sending a parameter. The comparator 112 compares the ID information sent by the address bus 40 with the contents of the ID storage device 111, and if the contents match, the instruction sent by the data bus 30 is sent to the RAM 1
It is stored in 07. The commands sent from the system controller 10 are a data transfer command from the data bus to the frame memory, a write frame memory designation command, a display frame memory designation command, an image synthesizing device control command,
Data write command to data latch, R from data bus
There is an instruction to write program data to the AM 107.

【0019】システムコントローラ10は書込みフレー
ムメモリの切り替え命令を表示ユニット1のCPU10
8に発行することによりスイッチ103を第1のフレー
ムメモリ101に切り替えることにより第1のフレーム
メモリ101を書込み用のフレームメモリに指定する。
次に、システムコントローラ10はCPU108にデー
タバスからフレームメモリへのデータ転送命令を発行し
た後に画像データをデータバス30から表示ユニット1
に送ることにより第1のフレームメモリ101に画像デ
ータを転送する。その後、同様にして第2のフレームメ
モリ102にも画像データを転送する。第1と第2のフ
レームメモリに異なる画像の画像データを転送すること
により一つの表示ユニットでも2面分の画像を持つこと
ができる。
The system controller 10 sends a write frame memory switching command to the CPU 10 of the display unit 1.
8 to switch the switch 103 to the first frame memory 101, thereby designating the first frame memory 101 as a write frame memory.
Next, the system controller 10 issues a data transfer command from the data bus to the frame memory to the CPU 108 and then sends the image data from the data bus 30 to the display unit 1.
To transfer the image data to the first frame memory 101. After that, the image data is similarly transferred to the second frame memory 102. By transferring image data of different images to the first and second frame memories, one display unit can have images for two planes.

【0020】画像データ転送後にシステムコントローラ
10はCPU108に表示フレームの指定命令を発行す
る。命令をうけたCPU108は画像合成装置104に
より第1のフレームメモリ101からの画像信号を取り
出して切り替え器105に送る。さらに、切り替え器1
05を画像合成装置104に接続することによりディス
プレイ11に第1のフレームメモリ101からの画像信
号を送る。その結果ディスプレイ11にはフレームメモ
リ101に記録された画像が表示される。
After the image data is transferred, the system controller 10 issues a display frame designation command to the CPU 108. Upon receiving the instruction, the CPU 108 takes out the image signal from the first frame memory 101 by the image synthesizing device 104 and sends it to the switch 105. Furthermore, the switching device 1
The image signal from the first frame memory 101 is sent to the display 11 by connecting 05 to the image synthesizing device 104. As a result, the image recorded in the frame memory 101 is displayed on the display 11.

【0021】RAM107にはCPU108がトリガ信
号を受け付けた場合に実行すべきプログラムを格納す
る。RAM107へのプログラムの転送はデータバスか
らRAMへのプログラム書込み命令により画像データの
フレームメモリへの転送と同様にシステムコントローラ
により行われる。トリガ信号を受け付けるか否かはデー
タラッチ109に格納されたデータの状態により制御さ
れる。
The RAM 107 stores a program to be executed when the CPU 108 receives a trigger signal. The transfer of the program to the RAM 107 is performed by the system controller in the same manner as the transfer of the image data to the frame memory by the program write command from the data bus to the RAM. Whether to accept the trigger signal is controlled by the state of the data stored in the data latch 109.

【0022】トリガ信号を正論理とした場合、データラ
ッチ109が負の場合はトリガ信号が正となってもAN
D回路110は負論理で有り続けるのでCPU108に
はトリガ信号が伝わらない。また、データラッチが正の
場合はトリガ信号が正になるとCPU108にも正信号
が伝わる。このようにCPU108はデータラッチ10
9によりトリガ信号を禁止もしくは許可することができ
る。
If the trigger signal is positive logic, and if the data latch 109 is negative, even if the trigger signal becomes positive, AN
Since the D circuit 110 continues to have the negative logic, the trigger signal is not transmitted to the CPU 108. When the data latch is positive, the positive signal is also transmitted to the CPU 108 when the trigger signal becomes positive. In this way, the CPU 108 uses the data latch 10
The trigger signal can be prohibited or permitted by 9.

【0023】複数の表示ユニットに表示された画像を同
時に切り替える場合は、システムコントローラ10は画
像の切り替えを行う表示ユニットの2つのフレームメモ
リに画像データを格納する。次に、画像の切り替えを行
う表示ユニットのRAMにトリガ入力により画像の切り
替えを行うことを指示したプログラムを格納してからデ
ータラッチに正論理の情報を保持することによりトリガ
入力を許可した状態に設定する。前記の状態においてシ
ステムコントローラ10が全ての表示ユニットに対して
トリガ信号を与えることにより、画面の切り替えを必要
とする表示ユニットは画面を切り替える。また、画面切
り替えの必要のない表示ユニットは画面の切り替えを行
わずに以前の画面を表示し続ける。このようにして、シ
ステムコントローラは画面の切り替えを必要とする表示
ユニットのみを同時に画面切り替えを実現することが可
能である。
When the images displayed on a plurality of display units are switched at the same time, the system controller 10 stores the image data in the two frame memories of the display unit for switching the images. Next, a program instructing to switch the image by trigger input is stored in the RAM of the display unit that switches the image, and then the information of positive logic is held in the data latch to enable the trigger input. Set. In the above state, the system controller 10 gives a trigger signal to all the display units, so that the display units requiring the screen switching switch the screens. Further, the display unit that does not require screen switching continues to display the previous screen without switching the screen. In this way, the system controller can simultaneously implement screen switching only for display units that require screen switching.

【0024】画面の切り替えを行う場合、瞬時に2つの
画面を切り替える以外にも、2つの画面を時間的に徐々
に切り替えるクロスフェードもしくはディゾルブと呼ば
れる手法がある。図4および図5はクロスフェードを実
現するための回路例である。第4図はデジタル処理によ
りクロスフェードを実現する回路の1例である。図中、
構成要素101及び102はフレームメモリであり格納
された画像図データをデジタルデ−タとして出力するも
のとする。201および202は乗算器、203は加算
器、204はD/A変換器である。構成要素201〜2
04が画像合成装置104に該当する。乗算器201お
よび202はフレームメモリ101および102から読
み出された画像情報にCPU108から与えられたデー
タを乗算することにより画像データを増減する。
When the screens are switched, there is a method called crossfade or dissolve in which the two screens are gradually switched in time in addition to the two screens being switched instantaneously. 4 and 5 are examples of circuits for realizing the crossfade. FIG. 4 shows an example of a circuit that realizes crossfade by digital processing. In the figure,
The components 101 and 102 are frame memories, and output the stored image drawing data as digital data. 201 and 202 are multipliers, 203 is an adder, and 204 is a D / A converter. Components 201-2
Reference numeral 04 corresponds to the image synthesizing device 104. The multipliers 201 and 202 increase or decrease the image data by multiplying the image information read from the frame memories 101 and 102 by the data given from the CPU 108.

【0025】クロスフェードを開始する段階では、乗算
器201では第1のフレームメモリ101からの画像デ
ータに対して1を乗算し、乗算器202は第2のフレー
ムメモリ102からの画像データに対して0を乗算す
る。加算器203は乗算器201および202からのデ
ータを加算し、D/A変換器204は画像信号をアナロ
グ変換してディスプレイに表示できる信号とする。クロ
スフェードを行う場合は、徐々に乗算器201で乗算す
る割合を小さくして行くと同時に乗算器202での乗算
の割合を大きくすることによりディスプレイ上の画像は
第1のフレームメモリ101の画像から第2のフレーム
メモリ102の画像に連続的に変化する。ここで、フレ
ームメモリにRGBの三原色のデータが別々に格納され
ている場合はRGBの各々の色ごとに画像合成装置10
4の回路が必要となる。
At the stage of starting the crossfade, the multiplier 201 multiplies the image data from the first frame memory 101 by 1, and the multiplier 202 multiplies the image data from the second frame memory 102. Multiply by 0. An adder 203 adds the data from the multipliers 201 and 202, and a D / A converter 204 converts the image signal into an analog signal which can be displayed on a display. When crossfading is performed, the image on the display is changed from the image in the first frame memory 101 by gradually decreasing the multiplication ratio in the multiplier 201 and increasing the multiplication ratio in the multiplier 202. The image in the second frame memory 102 changes continuously. Here, when the data of the three primary colors of RGB are separately stored in the frame memory, the image synthesizing device 10 for each of the RGB colors is stored.
4 circuits are required.

【0026】図5はアナログ処理によりクロスフェード
を実現する回路の1例である。図中、構成要素101及
び102はフレームメモリであり格納された画像デ−タ
をデジタルデータとして出力するものとする。211お
よび212はD/A変換器、213および214は減衰
回路、215はアナログ加算回路である。構成要素21
1〜215が画像合成装置104に該当する。フレーム
メモリ101および102から出力された画像データは
D/A変換器211および212によりアナログ信号に
変換される。減衰回路213および214はCPU10
8によりゲインのコントロールが可能なオペアンプによ
り構成されるが、D/A変換器211および212から
出力された画像信号の振幅を制御する。減衰回路213
および214から出力されたアナログ形式の画像信号は
加算回路215より加算されてディスプレイに表示され
る。
FIG. 5 shows an example of a circuit that realizes crossfade by analog processing. In the figure, the constituent elements 101 and 102 are frame memories and output the stored image data as digital data. Reference numerals 211 and 212 are D / A converters, 213 and 214 are attenuation circuits, and 215 is an analog addition circuit. Component 21
1 to 215 correspond to the image synthesizing device 104. The image data output from the frame memories 101 and 102 is converted into analog signals by the D / A converters 211 and 212. The attenuation circuits 213 and 214 are the CPU 10
Although it is composed of an operational amplifier whose gain can be controlled by 8, it controls the amplitude of the image signals output from the D / A converters 211 and 212. Attenuation circuit 213
The analog image signals output from the output signals 214 and 214 are added by the addition circuit 215 and displayed on the display.

【0027】クロスフェードを開始する段階では、減衰
回路213は第1のフレームメモリ101からの画像デ
ータに対して減衰を行わず、減衰回路214は第2のフ
レームメモリ102からの画像信号の全ての信号を減衰
させる。加算回路215は減衰回路213および214
からの情報を加算してディスプレイに表示するので第1
のフレームメモリに格納された画像が表示される。クロ
スフェードを行う場合は、徐々に減衰回路213で減衰
する割合を大きくして行くと同時に減衰回路214での
減衰の割合を小さくすることによりディスプレイ上の画
像は第1のフレームメモリ101の画像から第2のフレ
ームメモリ102の画像に連続的に変化するここで、フ
レームメモリにRGBの三原色のデータが別々に格納さ
れている場合はRGBの各々の色ごとに画像合成装置1
04の回路が必要となる。
At the stage of starting the crossfade, the attenuation circuit 213 does not attenuate the image data from the first frame memory 101, and the attenuation circuit 214 does not attenuate all the image signals from the second frame memory 102. Attenuate the signal. The adder circuit 215 is an attenuation circuit 213 and 214.
Because the information from is added and displayed on the display,
The image stored in the frame memory of is displayed. When crossfading is performed, the rate of attenuation in the attenuation circuit 213 is gradually increased, and at the same time the rate of attenuation in the attenuation circuit 214 is decreased, so that the image on the display is changed from the image in the first frame memory 101. The image of the second frame memory 102 changes continuously. Here, when the data of the three primary colors of RGB are separately stored in the frame memory, the image synthesizing device 1 for each color of RGB is used.
04 circuit is required.

【0028】なお、図4および図5において第1のフレ
ームメモリの内容を表示したまま第2のフレームメモリ
の内容を第1のフレームメモリに転送することによりワ
イプと呼ばれる効果を実現することができる。この場
合、画像データを転送するパターンを設定することによ
りさまざまなパターンのワイプを実現することが可能に
なる。
By transferring the contents of the second frame memory to the first frame memory while displaying the contents of the first frame memory in FIGS. 4 and 5, an effect called wipe can be realized. .. In this case, it is possible to realize various pattern wipes by setting the pattern for transferring the image data.

【0029】図6は本発明の1実施例の構成図である。
図中、図1の構成要素番号と同一の番号を有する構成要
素は図1と同一の内容を有する。図1と異なるのはトリ
ガ信号の処理手段である。本実施例ではトリガ信号はシ
ステムコントローラ10から各表示ユニットに直接独立
して伝達する。図中、トリガ信号線50は表示ユニット
1の内部のCPU108に直接入力される。また、トリ
ガ信号線51は表示ユニット2に入力され、さらにトリ
ガ信号線52〜55も他の表示ユニットに接続される。
システムコントローラ10は、表示画像の変更を行ない
たい表示ユニットに対してのみトリガ信号を送ることが
可能である。上記構成においては、表示ユニットの数だ
けトリガ信号線を用意する必要があるが、各表示ユニッ
トにおいてデータラッチを省くことができるというメリ
ットがある。
FIG. 6 is a block diagram of an embodiment of the present invention.
In the figure, components having the same numbers as the component numbers in FIG. 1 have the same contents as in FIG. What is different from FIG. 1 is a trigger signal processing means. In this embodiment, the trigger signal is directly transmitted from the system controller 10 to each display unit. In the figure, the trigger signal line 50 is directly input to the CPU 108 inside the display unit 1. The trigger signal line 51 is input to the display unit 2, and the trigger signal lines 52 to 55 are also connected to other display units.
The system controller 10 can send the trigger signal only to the display unit whose display image is desired to be changed. In the above configuration, it is necessary to prepare as many trigger signal lines as there are display units, but there is an advantage that the data latch can be omitted in each display unit.

【0030】図7はマルチ画面表示装置の動作フローを
示すフローチャートである。図中番号701〜710は
処理の内容を示す。711は画面切り替えの前における
マルチ画面の状態、712は画面切り替え後のマルチ画
面の状態を示す。本図においては表示ユニット1〜4は
各々第1のフレームメモリの内容をABCDとして表示
しており、システムコントローラからのトリガ信号によ
り全部もしくは一部の表示ユニットが同期して第2のフ
レームメモリの画面A’B’C’D’に表示画面を切り
替える場合のシーケンスを示す。
FIG. 7 is a flow chart showing the operation flow of the multi-screen display device. Numbers 701 to 710 in the figure show the contents of the processing. Reference numeral 711 indicates a multi-screen state before screen switching, and 712 indicates a multi-screen state after screen switching. In the figure, the display units 1 to 4 each display the contents of the first frame memory as ABCD, and all or some of the display units are synchronized with each other by a trigger signal from the system controller. The sequence at the time of switching a display screen to screen A'B'C'D 'is shown.

【0031】処理701においてシステムコントローラ
10は表示ユニット1に対して命令を送ることにより、
表示ユニット内部の第2のフレームメモリにA’の画像
データを送り込み、さらにトリガ信号を受け付けた場合
に表示画像を現在表示中の第1のフレムメモリから第2
のフレームメモリに瞬時にもしくはクロスフェードによ
り切り替えるためのプログラムをRAMに送り込んだ上
でトリガ信号を受け付けるように設定する。さらにシス
テムコントローラ10は処理702〜704において表
示ユニット2〜4に対しても同様の処理を行う。
In process 701, the system controller 10 sends a command to the display unit 1,
When the image data of A ′ is sent to the second frame memory inside the display unit and the trigger signal is further accepted, the display image is displayed from the first frame memory currently being displayed to the second frame memory.
A program for switching to the frame memory of is instantly or by crossfading is sent to the RAM, and then the trigger signal is set to be accepted. Further, the system controller 10 performs the same processing on the display units 2 to 4 in processing 702 to 704.

【0032】表示ユニットの設定が終った後に、画面の
切り替えが必要になった時点で処理705に示すように
システムコントローラは各表示ユニットに対して同時に
トリガ信号を送る。各表示ユニットは処理706〜70
9に示されるように表示の切り替えを行う。ここで、表
示画面はマルチ画面711からマルチ画面712に変化
する。画面の切り替えが終った後で各表示ユニットは処
理710に示されるように次の命令待ちの状態に入る。
After the setting of the display units is completed, the system controller sends a trigger signal to each of the display units at the same time when the screen needs to be switched, as shown in process 705. Each display unit processes 706-70
The display is switched as shown in 9. Here, the display screen changes from the multi screen 711 to the multi screen 712. After the screen switching is completed, each display unit enters the state of waiting for the next command as shown in process 710.

【0033】図8は各表示ユニットにおける動作フロー
を表すフローチャートである。図中番号801〜806
は処理内容を示す。初期状態において表示ユニットは命
令待ちの状態でありシステムコントローラからのトリガ
信号もしくは各種の命令を待つ。処理801ではトリガ
信号の検出を行いトリガ信号を検出した場合は処理80
2において予め設定されたトリガ信号の処理を行う。ト
リガ信号が検出されなかった場合は処理803において
命令の有無を調べる。命令が来ない場合は処理801に
戻ってループを続ける。命令が来た場合は処理804で
命令の内容を解釈し、もしもトリガ処理の設定命令の場
合は処理805においてトリガ処理の設定を行う。それ
以外の場合は送られた命令を実行する。
FIG. 8 is a flow chart showing an operation flow in each display unit. Numbers 801 to 806 in the figure
Indicates the processing content. In the initial state, the display unit waits for an instruction and waits for a trigger signal or various instructions from the system controller. In process 801, a trigger signal is detected. If a trigger signal is detected, process 80
In step 2, the preset trigger signal is processed. If no trigger signal is detected, the presence or absence of an instruction is checked in step 803. If no instruction comes, the process returns to step 801 to continue the loop. When an instruction arrives, the contents of the instruction are interpreted in a process 804, and if the instruction is a trigger process setting command, a trigger process is set in a process 805. Otherwise, execute the sent instruction.

【0034】図9は本発明の別の1実施例である。図中
構成要素1〜9は表示ユニットを示す。108はCP
U、109はデータラッチ、110はAND回路、11
1は5入力OR回路、901は表示ユニットへのトリガ
信号線、902は上のユニットへのトリガ信号線、90
3は上のユニットからのトリガ信号線、904は右のユ
ニットからのトリガ信号線、905は右のユニットへの
トリガ信号線、906は下のユニットへのトリガ信号
線、907は下のユニットからのトリガ信号線、908
は左のユニットからのトリガ信号線、909は左のユニ
ットへのトリガ信号線である。
FIG. 9 shows another embodiment of the present invention. In the figure, components 1 to 9 represent display units. 108 is CP
U, 109 are data latches, 110 is an AND circuit, 11
1 is a 5-input OR circuit, 901 is a trigger signal line to the display unit, 902 is a trigger signal line to the upper unit, 90
3 is a trigger signal line from the upper unit, 904 is a trigger signal line from the right unit, 905 is a trigger signal line to the right unit, 906 is a trigger signal line to the lower unit, and 907 is a lower unit. Trigger signal line, 908
Is a trigger signal line from the left unit, and 909 is a trigger signal line to the left unit.

【0035】各表示ユニットは3行3列に配置された9
台のディスプレイに各々画像信号を送るものとするが、
各ユニットは同一の構成からなるので中央の表示ユニッ
ト5について説明を行う。データラッチ109とAND
回路110は図1の実施例と同様の動作を行う。CPU
108は必要に応じて該表示ユニットにより表示される
ディスプレイの上下左右に配置されたディスプレイに接
続された表示ユニットに対してトリガ信号を送ることが
可能である。上下左右の各々の表示ユニットに対しては
トリガ信号線902・906・909・905を用いて
トリガ信号を伝える。また、上下左右の各ユニットから
はトリガ信号線903,907,908,904により
トリガ信号を入力される。入力されたトリガ信号はOR
回路111によりORをとられてCPU108に入力さ
れるので、上下左右のいずれの表示ユニットがトリガ信
号を発生した場合でもCPU108はトリガ信号を受け
付けることになる。各表示ユニットがトリガ信号を発生
する条件やトリガ信号を受け付けた場合の処理に関して
はシステムコントローラ10が設定する必要が有る。
Each display unit is arranged in 3 rows and 3 columns.
Image signals shall be sent to each display,
Since each unit has the same configuration, the central display unit 5 will be described. AND with data latch 109
Circuit 110 operates similarly to the embodiment of FIG. CPU
108 is capable of sending a trigger signal to a display unit connected to a display arranged on the upper, lower, left and right sides of the display displayed by the display unit, if necessary. Trigger signal lines 902, 906, 909, and 905 are used to transmit trigger signals to the upper, lower, left, and right display units. Trigger signal lines 903, 907, 908, and 904 input trigger signals from the upper, lower, left, and right units. The input trigger signal is OR
Since the signal is ORed by the circuit 111 and is input to the CPU 108, the CPU 108 will accept the trigger signal regardless of which of the display units on the top, bottom, left and right generates the trigger signal. It is necessary for the system controller 10 to set the conditions for each display unit to generate a trigger signal and the processing when the trigger signal is received.

【0036】これらのトリガ信号により例えば上の表示
ユニットがクロスフェードを行ってこれが終了した時点
でその下の表示ユニットが画面の切り替えを行うような
効果や上の画面のワイプが完了した時点で下のユニット
が同様のワイプを開始するなどの演出を行うことが可能
となる。
With these trigger signals, for example, when the upper display unit cross-fades and is finished, the lower display unit has the effect of switching the screen, and when the upper screen wipe is completed, It is possible for the unit to perform a similar wipe and the like.

【0037】[0037]

【発明の効果】表示ユニットを制御するシステムコント
ローラから任意の複数の表示ユニットに対して同時にト
リガ信号を与ることができるため、任意の複数の表示ユ
ニットに対して同時に指定した動作を行わせることがで
きる。そのため、マルチ画面表示装置全体として効果的
な特殊再生表示を行うことができる。
Since the system controller for controlling the display units can simultaneously apply the trigger signal to the arbitrary plural display units, the plural specified display units can be simultaneously made to perform the designated operation. You can Therefore, effective trick play display can be performed as the entire multi-screen display device.

【0038】また、各々の表示ユニットも表示ユニット
内部の複数のフレームメモリから再生された画像信号を
合成することにより画面の高速な切り替えやワイプやフ
ェードといった特殊効果再生を行うことができる。
Further, each display unit can also perform high-speed switching of screens and special effect reproduction such as wipe and fade by synthesizing image signals reproduced from a plurality of frame memories inside the display unit.

【0039】さらに、前記の特定の表示ユニットが該表
示ユニットに接する表示ユニットに対してトリガ信号を
伝達することにより各々のユニットがとなり合う表示ユ
ニットと同期して画面の表示を行うことによりマルチ画
面表示装置全体として効果的なワイプやフェードといっ
た特殊再生を可能とすることがきる。
Further, the specific display unit transmits a trigger signal to the display unit in contact with the display unit to display the screen in synchronization with the display units in which the units are adjacent to each other, thereby displaying a multi-screen. It is possible to enable special playback such as effective wipe and fade as the entire display device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】4面構成のマルチ画面の構成を示す構成図であ
る。
FIG. 2 is a configuration diagram showing a configuration of a multi-screen having a four-sided configuration.

【図3】6面構成のマルチ画面の構成を示す構成図であ
る。
FIG. 3 is a configuration diagram showing a configuration of a multi-screen having a six-sided configuration.

【図4】画面合成装置の構成を示す構成図である。FIG. 4 is a configuration diagram showing a configuration of a screen synthesis device.

【図5】画面合成装置の構成を示す構成図である。FIG. 5 is a configuration diagram showing a configuration of a screen synthesis device.

【図6】本発明の1実施例を示す構成図である。FIG. 6 is a configuration diagram showing an embodiment of the present invention.

【図7】マルチ画面表示装置の動作シーケンスを示すフ
ローチャートである。
FIG. 7 is a flowchart showing an operation sequence of the multi-screen display device.

【図8】表示ユニットの動作シーケンスを示すフローチ
ャートである。
FIG. 8 is a flowchart showing an operation sequence of the display unit.

【図9】本発明の1実施例を示す構成図である。FIG. 9 is a configuration diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1〜9…表示ユニット、10…システムコントローラ、
11〜16…ディスプレイ、20…ビデオ信号再生装
置、30…データバス、40…アドレスバス、50〜5
5…トリガ信号線、101…第1のフレームメモリ、1
02…第2のフレームメモリ、103…スイッチ、10
4…画像合成装置、105…切り替え器、106…RO
M、107…RAM、108…CPU、109…データ
ラッチ、110…AND回路、111…ID記憶装置、
112…比較器、201〜202…乗算器、203…加
算器、204…D/A変換器、211〜212…D/A
変換器、213〜214…減衰回路、215…加算回
路、701〜710…処理、711〜712…マルチ画
面、801〜806…処理、901〜909…トリガ信
号線、911…OR回路。
1 to 9 ... Display unit, 10 ... System controller,
11 to 16 ... Display, 20 ... Video signal reproducing device, 30 ... Data bus, 40 ... Address bus, 50-5
5 ... Trigger signal line, 101 ... First frame memory, 1
02 ... second frame memory, 103 ... switch, 10
4 ... Image synthesizing device, 105 ... Switching device, 106 ... RO
M, 107 ... RAM, 108 ... CPU, 109 ... Data latch, 110 ... AND circuit, 111 ... ID storage device,
112 ... Comparator, 201-202 ... Multiplier, 203 ... Adder, 204 ... D / A converter, 211-212 ... D / A
Converters, 213-214 ... Attenuation circuit, 215 ... Addition circuit, 701-710 ... Processing, 711-712 ... Multi-screen, 801-806 ... Processing, 901-909 ... Trigger signal line, 911 ... OR circuit.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】フレームメモリとフレームメモリに格納さ
れた画像情報を画像信号に変換する手段を有する表示ユ
ニットを複数配置することにより複数のディスプレイに
同時に画像を表示する画像表示装置において、前記表示
ユニットを制御するシステムコントローラとシステムコ
ントローラからそれぞれの表示ユニットに同時にトリガ
信号を伝達する手段と任意の表示ユニットに対するトリ
ガ信号を禁止する手段から構成されることを特徴とする
マルチ画面表示装置。
1. An image display device for displaying images simultaneously on a plurality of displays by arranging a plurality of display units each having a frame memory and means for converting image information stored in the frame memory into an image signal. A multi-screen display device, comprising: a system controller for controlling the control unit, means for simultaneously transmitting a trigger signal from the system controller to each display unit, and means for inhibiting a trigger signal for an arbitrary display unit.
【請求項2】複数のフレームメモリと前記フレームメモ
リに格納された画像情報を画像信号に変換する手段と複
数のフレームメモリから再生された画像信号を合成する
手段を有する表示ユニットを複数配置することにより複
数のディスプレイに同時に画像を表示する画像表示装置
において、前記表示ユニットを制御するシステムコント
ローラとシステムコントローラからそれぞれの表示ユニ
ットに同時にトリガ信号を伝達する手段と任意の表示ユ
ニットに対するトリガ信号を禁止する手段から構成され
ることを特徴とするマルチ画面表示装置。
2. Arranging a plurality of display units each having a plurality of frame memories, a unit for converting image information stored in the frame memories into an image signal, and a unit for synthesizing image signals reproduced from the plurality of frame memories. In an image display device that simultaneously displays images on a plurality of displays, a system controller that controls the display unit, a means for simultaneously transmitting a trigger signal from the system controller to each display unit, and a trigger signal for an arbitrary display unit are prohibited. A multi-screen display device comprising a means.
【請求項3】フレームメモリとフレームメモリに格納さ
れた画像情報を画像信号に変換する手段を有する表示ユ
ニットを複数配置することにより複数のディスプレイに
同時に画像を表示する画像表示装置において、前記の特
定の表示ユニットが該表示ユニットに接する表示ユニッ
トに対してトリガ信号を伝達する手段と、該表示ユニッ
トに接する表示ユニットからのトリガ信号を処理する手
段を設けたことを特徴とする請求項1または請求項2記
載のマルチ画面表示装置。
3. An image display device for displaying images on a plurality of displays at the same time by arranging a plurality of display units each having a frame memory and a means for converting image information stored in the frame memory into an image signal. 2. The display unit according to claim 1, further comprising means for transmitting a trigger signal to a display unit in contact with the display unit, and means for processing a trigger signal from the display unit in contact with the display unit. Item 2. A multi-screen display device according to item 2.
JP4014732A 1992-01-30 1992-01-30 Multi-screen display device Pending JPH05210371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014732A JPH05210371A (en) 1992-01-30 1992-01-30 Multi-screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014732A JPH05210371A (en) 1992-01-30 1992-01-30 Multi-screen display device

Publications (1)

Publication Number Publication Date
JPH05210371A true JPH05210371A (en) 1993-08-20

Family

ID=11869303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014732A Pending JPH05210371A (en) 1992-01-30 1992-01-30 Multi-screen display device

Country Status (1)

Country Link
JP (1) JPH05210371A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300845A (en) * 2004-04-09 2005-10-27 Mitsubishi Electric Corp Multi-screen image display apparatus and multi-screen image display method
JP2007101756A (en) * 2005-09-30 2007-04-19 Fujitsu Frontech Ltd Display device
JP2009093125A (en) * 2007-10-03 2009-04-30 Institute Of National Colleges Of Technology Japan Illumination using multi-color light emitting element, and information display system and display method
WO2013105347A1 (en) * 2012-01-10 2013-07-18 ソニー株式会社 Display device and display method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300845A (en) * 2004-04-09 2005-10-27 Mitsubishi Electric Corp Multi-screen image display apparatus and multi-screen image display method
JP2007101756A (en) * 2005-09-30 2007-04-19 Fujitsu Frontech Ltd Display device
JP2009093125A (en) * 2007-10-03 2009-04-30 Institute Of National Colleges Of Technology Japan Illumination using multi-color light emitting element, and information display system and display method
WO2013105347A1 (en) * 2012-01-10 2013-07-18 ソニー株式会社 Display device and display method
JPWO2013105347A1 (en) * 2012-01-10 2015-05-11 ソニー株式会社 Display device and display method

Similar Documents

Publication Publication Date Title
JP4341662B2 (en) Video composition device
EP0366871B1 (en) Apparatus for processing video signal
JP2781117B2 (en) Menu-based multi-channel editing device
US7476796B2 (en) Image controlling apparatus capable of controlling reproduction of image data in accordance with event
JPH05210371A (en) Multi-screen display device
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPH06214534A (en) Multi-screen display device
JP4016914B2 (en) Movie display control system
US5355173A (en) Image processing system with external storage of special effect data
JP2001282218A (en) Image processor
JPH05204350A (en) Image data processor
JP5003038B2 (en) Image switching apparatus and control method thereof
JPH02137070A (en) Picture processor
JP2000013737A (en) Edition device, its method and providing medium
JPH08328519A (en) Image output device for multidisplay
JP2556561B2 (en) Recorded image display device
JPH0633510Y2 (en) Display screen storage
JPH0784563A (en) Multi-screen display system
JP2611754B2 (en) Image printer
JP2684441B2 (en) Digital image processing equipment
JP2572420B2 (en) Video signal processing circuit
JPH02226973A (en) Video signal processing circuit
JPS63142793A (en) Magnetic recording and reproducing device with plural picture synthesizing function
JPS62220084A (en) Image display system
JPH10257450A (en) Method and device for multiplexing video signals