JPH05198716A - Manufacture of lead frame - Google Patents

Manufacture of lead frame

Info

Publication number
JPH05198716A
JPH05198716A JP2719892A JP2719892A JPH05198716A JP H05198716 A JPH05198716 A JP H05198716A JP 2719892 A JP2719892 A JP 2719892A JP 2719892 A JP2719892 A JP 2719892A JP H05198716 A JPH05198716 A JP H05198716A
Authority
JP
Japan
Prior art keywords
lead frame
insulating material
metal layer
lead
intermediate metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2719892A
Other languages
Japanese (ja)
Other versions
JP3028875B2 (en
Inventor
Kenji Osawa
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4027198A priority Critical patent/JP3028875B2/en
Publication of JPH05198716A publication Critical patent/JPH05198716A/en
Application granted granted Critical
Publication of JP3028875B2 publication Critical patent/JP3028875B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To reinforce an inner lead by insulating a semiconductor chip from leads through applying an insulating material to the position, which overlaps the semicondutor chip when bonded, of the surface at least on the semiconductor chip side on the inner lead. CONSTITUTION:In a state where the part to form a bump of an intermediate metal layer 2 is masked by a resist film 7, the intermediate metal layer 2 is etched while the resist film 7, inner lead 4 and outer lead 1 are used as masks so that unnecessary parts of the intermediate metal layer 2 are removed. An insulating material (e.g. polyimide paste) 5 is formed by a screen printing method from the side of a lead frame opposite to the side of a semiconductor device. In this case, the insulating material 5 is formed in the manner of overlapping the semiconductor device 8 when the semiconductor device is connected with the lead frame. The insulating material 5 prevents the short circuit of the semiconductor device 8 and lead frame. The insulating material 5 is preferably printed so as to go onto the part between respective adjacent inner leads 4. Thus, it is possible to also obtain a short circuit prevention effect.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リードフレームの製造
方法、特に、中間金属層の一方の面に薄い金属層からな
るインナーリードを他方の面に厚い金属層からなるアウ
ターリードを形成し、該アウターリード及び上記インナ
ーリードをマスクとして上記中間金属層をエッチングす
ることにより該中間金属層の不要部分を除去するリード
フレームの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a lead frame, and more particularly, to forming an inner lead made of a thin metal layer on one surface of an intermediate metal layer and an outer lead made of a thick metal layer on the other surface, The present invention relates to a method for manufacturing a lead frame, which removes unnecessary portions of the intermediate metal layer by etching the intermediate metal layer using the outer leads and the inner leads as masks.

【0002】[0002]

【従来の技術】リードフレームの製造方法として、エッ
チングストップ層となる中間金属層の両面に互いに厚さ
の異なる金属層を形成し、この両面の金属層に対して選
択的エッチングをすることにより厚いアウターリード
と、薄いインナーリードを形成し、その後、このアウタ
ーリード及びインナーリードをマスクとして上記中間金
属層をエッチングすることにより該中間金属層の不要部
分を除去する方法が特開平3−148856号公報によ
り紹介されている。
2. Description of the Related Art As a method of manufacturing a lead frame, metal layers having different thicknesses are formed on both sides of an intermediate metal layer which will be an etching stop layer, and the metal layers on both sides are selectively etched to increase the thickness. JP-A-3-148856 discloses a method of forming outer leads and thin inner leads, and then etching the intermediate metal layer using the outer leads and the inner leads as masks to remove unnecessary portions of the intermediate metal layers. Has been introduced by.

【0003】そして、上記公報にはインナーリード部に
例えば樹脂からなる補強材を形成することが紹介されて
いる。そして、その補強材の形成は、一般に、例えば厚
さ50μmのポリイミドフィルムの裏面に接着剤(厚さ
10μm)を塗布したものをプレスカットにより矩形枠
状に成形し、その後、それをリードフレームのインナー
リード部に熱プレス接着法により接着するという方法で
行われた。
Further, the above publication introduces the formation of a reinforcing material made of, for example, resin in the inner lead portion. The reinforcing material is generally formed by pressing a polyimide film having a thickness of 50 μm with an adhesive (thickness of 10 μm) on the back surface thereof into a rectangular frame shape by press cutting, and then forming the reinforcing material on the lead frame. It was performed by a method of bonding to the inner lead portion by a hot press bonding method.

【0004】[0004]

【発明が解決しようとする課題】ところで、樹脂封止型
半導体装置には薄型化の要求があり、それに応えるには
半導体チップと、リードフレームのインナーリードある
いはインナーリード及びアウターリードとの間の間隔を
小さくする必要がある。しかし、それに応えようとする
と半導体チップと、リードフレームのインナーリードあ
るいはインナーリード及びアウターリードとの間で電気
的にショートする可能性が生じてきた。
By the way, there is a demand for thinner resin-encapsulated semiconductor devices, and in order to meet the demand, the gap between the semiconductor chip and the inner leads of the lead frame or the inner leads and outer leads is required. Needs to be small. However, in order to respond to this, there is a possibility that an electrical short circuit occurs between the semiconductor chip and the inner lead of the lead frame or the inner lead and the outer lead.

【0005】本発明はこのような問題点を解決すべく為
されたものであり、一つの目的は半導体チップとの間で
電気的ショートの発生しない新規なリードフレームの製
造方法を提供することにあり、他の目的はインナーリー
ド間のショート事故の発生率をも少なくすることにあ
る。
The present invention has been made to solve the above problems, and one object thereof is to provide a novel method for manufacturing a lead frame in which an electrical short circuit with a semiconductor chip does not occur. Another purpose is to reduce the incidence of short-circuit accidents between inner leads.

【0006】[0006]

【課題を解決するための手段】請求項1のリードフレー
ムの製造方法は、インナーリード上の少なくとも半導体
チップ側の面であってボンディングされたとき半導体チ
ップとオーバーラップする位置に絶縁材を塗布する工程
を有することを特徴とする。請求項2のリードフレーム
の製造方法は、請求項1のリードフレームの製造方法に
おいて、絶縁材を各隣接インナーリード間に入り込むよ
うに形成することを特徴とする。
According to a first aspect of the present invention, there is provided a method for manufacturing a lead frame, wherein an insulating material is applied to at least a surface of the inner lead on the side of the semiconductor chip and at a position overlapping with the semiconductor chip when bonded. It is characterized by having a process. A lead frame manufacturing method according to a second aspect of the present invention is characterized in that, in the lead frame manufacturing method of the first aspect, an insulating material is formed so as to enter between adjacent inner leads.

【0007】[0007]

【作用】請求項1のリードフレームの製造方法によれ
ば、絶縁材が半導体チップ側の半導体チップとオーバー
ラップする部分に形成されているので、絶縁材によって
半導体チップとリードとの間を絶縁することができる。
そして、該絶縁材をインナーリードの補強にも用いるこ
とができる。請求項2のリードフレームの製造方法によ
れば、絶縁材が各隣接インナーリード間に入り込むよう
に形成されるので、各インナーリード間のショートをも
防止することができる。
According to the lead frame manufacturing method of the present invention, since the insulating material is formed in the portion of the semiconductor chip that overlaps the semiconductor chip, the insulating material insulates the semiconductor chip from the lead. be able to.
The insulating material can also be used to reinforce the inner leads. According to the manufacturing method of the lead frame of claim 2, since the insulating material is formed so as to enter between the adjacent inner leads, it is possible to prevent a short circuit between the inner leads.

【0008】[0008]

【実施例】以下、本発明リードフレームの製造方法を図
示実施例に従って詳細に説明する。図1(A)乃至
(H)は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図である。 (A)図1(A)に示すように、銅からなる金属層1と
アルミニウムからなる中間金属層2を積層したリードフ
レーム材を用意する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a lead frame of the present invention will be described in detail below with reference to the illustrated embodiments. 1A to 1H are cross-sectional views showing an embodiment of a method for manufacturing a lead frame of the present invention in the order of steps. (A) As shown in FIG. 1A, a lead frame material is prepared in which a metal layer 1 made of copper and an intermediate metal layer 2 made of aluminum are laminated.

【0009】(B)図1(B)に示すように、中間金属
層2の表面に選択的に、金属層1の表面に全面的にそれ
ぞれレジスト膜3を形成する。中間金属層2の表面のレ
ジスト膜3は形成すべきインナーリードのパターンとネ
ガのパターンに形成する。 (C)次に、硫酸Cuメッキ浴にて電解メッキ法により
中間金属層2の表面に銅メッキを施して図1(C)に示
すように銅からなるインナーリード4を形成する。
(B) As shown in FIG. 1B, a resist film 3 is selectively formed on the surface of the intermediate metal layer 2 and entirely on the surface of the metal layer 1. The resist film 3 on the surface of the intermediate metal layer 2 is formed into an inner lead pattern and a negative pattern to be formed. (C) Next, copper is plated on the surface of the intermediate metal layer 2 by electrolytic plating in a Cu sulfate plating bath to form inner leads 4 made of copper as shown in FIG. 1 (C).

【0010】(D)次に、図1(D)に示すようにイン
ナーリード4上に絶縁材(例えばポリイミドペースト)
5を図2に示すようなスクリーン印刷法により形成す
る。勿論、感光性の絶縁材料を用いて写真技術により絶
縁材5を形成するようにしても良いことはいうまでもな
い。このように、スクリーン印刷法あるいは写真技術に
より絶縁材5を形成するとそのパターン及び形成位置を
正確に制御できる。 (E)次に、リードフレームのインナーリード側の面に
全面的に、アウターリード側の面に選択的にレジスト膜
6を形成し、図1(E)に示すように、該レジスト膜6
をマスクとして金属層1をエッチングすることによりア
ウターリード1を形成する。
(D) Next, as shown in FIG. 1D, an insulating material (eg, polyimide paste) is formed on the inner leads 4.
5 is formed by a screen printing method as shown in FIG. Needless to say, the insulating material 5 may be formed by a photographic technique using a photosensitive insulating material. As described above, when the insulating material 5 is formed by the screen printing method or the photographic technique, its pattern and formation position can be accurately controlled. (E) Next, a resist film 6 is selectively formed on the inner lead side surface of the lead frame and on the outer lead side surface, and the resist film 6 is formed as shown in FIG.
The outer lead 1 is formed by etching the metal layer 1 using the as a mask.

【0011】(F)次に、図1(F)に示すように、中
間金属層2のバンプを形成すべき部分をレジスト膜7で
マスクした状態で該レジスト膜7、インナーリード4及
びアウターリード1をマスクとして中間金属層2をエッ
チングすることにより中間金属層2の不要部分を除去す
る。 (G)その後、図1(G)に示すようにリードフレーム
の反半導体素子側から絶縁材(例えばポリイミドペース
ト)5を図2に示すようなスクリーン印刷法によりす
る。勿論、写真技術により感光性材料からなる絶縁材を
選択的に形成するようにしても良い。
(F) Next, as shown in FIG. 1 (F), the resist film 7, the inner leads 4, and the outer leads are masked with the resist film 7 at the portions where the bumps of the intermediate metal layer 2 are to be formed. The unnecessary portion of the intermediate metal layer 2 is removed by etching the intermediate metal layer 2 using 1 as a mask. (G) Thereafter, as shown in FIG. 1 (G), an insulating material (for example, polyimide paste) 5 is applied from the side opposite to the semiconductor element of the lead frame by a screen printing method as shown in FIG. Of course, an insulating material made of a photosensitive material may be selectively formed by a photographic technique.

【0012】この場合、絶縁材5は半導体素子をリード
フレームに接続したときに半導体素子とオーバーラップ
するように形成することが必要である。なぜならば、絶
縁材5に半導体素子とリードフレームとの短絡を防止す
る役割を担わせるためである。また、絶縁材5は各隣接
インナーリード間上に入り込むように印刷するほうが良
い。というのは、絶縁材5により半導体素子とリードフ
レームとのショートを防止する効果及びインナーリード
補強効果のほか隣接インナーリード間の短絡防止効果も
得られるからである。尚、スクリーン印刷法あるいは写
真技術により絶縁材5を形成するとそのパターン及び形
成位置を正確に制御できることはいうまでもない。2a
はバンプである。
In this case, the insulating material 5 needs to be formed so as to overlap the semiconductor element when the semiconductor element is connected to the lead frame. This is because the insulating material 5 has a role of preventing a short circuit between the semiconductor element and the lead frame. Further, it is better to print the insulating material 5 so as to enter between the adjacent inner leads. This is because the insulating material 5 has an effect of preventing a short circuit between the semiconductor element and the lead frame, an effect of reinforcing the inner lead, and an effect of preventing a short circuit between the adjacent inner leads. Needless to say, if the insulating material 5 is formed by a screen printing method or a photographic technique, its pattern and formation position can be accurately controlled. 2a
Is a bump.

【0013】(H)その後、リードフレームの各インナ
ーリード4のバンプ2aと、それに対応する半導体素子
8の電極を接続し、しかる後、樹脂9で封止する。図3
は半導体装置の一部を樹脂の部分を切欠いて示す斜視図
である。
(H) After that, the bumps 2a of each inner lead 4 of the lead frame and the corresponding electrodes of the semiconductor element 8 are connected, and thereafter, the bumps 2a are sealed with a resin 9. Figure 3
FIG. 3 is a perspective view showing a part of the semiconductor device with a resin portion cut away.

【0014】本リードフレームの製造方法によれば、絶
縁材5が半導体素子9とリードフレームとの間に介在し
ているので、半導体素子9とリードフレームとの間の短
絡を防止することができ、延いてはリードフレームを半
導体素子9により近接して配置することができる。従っ
て、半導体装置の薄型化を図ることができる。
According to the method of manufacturing the lead frame of the present invention, since the insulating material 5 is interposed between the semiconductor element 9 and the lead frame, a short circuit between the semiconductor element 9 and the lead frame can be prevented. Further, the lead frame can be arranged closer to the semiconductor element 9. Therefore, it is possible to reduce the thickness of the semiconductor device.

【0015】そして、絶縁材5により、多ピン化のため
薄いことが要求され機械的強度が弱くなる傾向にあると
ころのインナーリードを補強する効果も得られ、更には
絶縁材をリード間に入り込むように形成することにより
各隣接インナーリード間の短絡、位置関係のズレの発生
を防止することもできる。
The insulating material 5 also has the effect of reinforcing the inner lead, which is required to be thin due to the increase in the number of pins and the mechanical strength tends to be weakened. Further, the insulating material is inserted between the leads. By forming such a structure, it is possible to prevent a short circuit between adjacent inner leads and a positional deviation.

【0016】図4(A)乃至(C)は図1に示したリー
ドフレームの製造方法の変形例を示すものである。本変
形例は、図4(A)に示すように、アルミニウムからな
る中間金属層2の両面に厚さの異なる銅からなる金属層
1、4を積層した三層構造のリードフレーム材を用意
し、その後、図4(B)に示すように、アウターリード
となる厚い金属層1の表面を全面的に、インナーリード
となる薄い金属層4の表面を選択的にそれぞれレジスト
膜6でマスクし、その状態でエッチングすることにより
インナーリード1を形成し、しかる後、インナーリード
4上の絶縁材5を形成する点で図1に示した実施例と異
なっている。
4A to 4C show a modification of the method for manufacturing the lead frame shown in FIG. In this modification, as shown in FIG. 4 (A), a lead frame material having a three-layer structure in which metal layers 1 and 4 made of copper having different thicknesses are laminated on both surfaces of an intermediate metal layer 2 made of aluminum is prepared. Then, as shown in FIG. 4 (B), the surface of the thick metal layer 1 serving as the outer lead is entirely masked, and the surface of the thin metal layer 4 serving as the inner lead is selectively masked with the resist film 6, respectively. The embodiment is different from the embodiment shown in FIG. 1 in that the inner lead 1 is formed by etching in that state, and then the insulating material 5 on the inner lead 4 is formed.

【0017】その後は、図1(D)〜(H)に示す工程
によりリードフレームの製造方法及び樹脂封止が行われ
る。図1に示す実施例には、このように、図4に示すよ
うなバリエーションもあるのである。尚、絶縁材5を形
成する方法、絶縁材5の形成によって得られる効果には
特に差異がない。
After that, the lead frame manufacturing method and resin sealing are performed by the steps shown in FIGS. As described above, the embodiment shown in FIG. 1 has variations as shown in FIG. There is no particular difference in the method of forming the insulating material 5 and the effect obtained by forming the insulating material 5.

【0018】図5(A)乃至(D)は本発明リードフレ
ームの製造方法の他の実施例を工程順に示す断面図であ
る。 (A)図5(A)に示すように、アルミニウムからなる
中間金属層2の両面に厚さの異なる銅からなる金属層
1、4を積層した三層構造のリードフレーム材を用意
し、レジスト膜6をマスクとするエッチングによりアウ
ターリードを形成する。
FIGS. 5A to 5D are cross-sectional views showing another embodiment of the method for manufacturing a lead frame of the present invention in the order of steps. (A) As shown in FIG. 5 (A), a lead frame material having a three-layer structure in which metal layers 1 and 4 made of copper having different thicknesses are laminated on both surfaces of an intermediate metal layer 2 made of aluminum is prepared, and a resist is prepared. Outer leads are formed by etching using the film 6 as a mask.

【0019】(B)次に、中間金属層1の半導体素子側
の面に絶縁層5を形成する。この絶縁層5は半導体素子
とリードフレームとを接続したときに半導体素子とオー
バーラップする位置に形成することが必要である。なぜ
ならば、前述のとおり、絶縁材5に半導体素子とリード
フレームとの間の電気的な短絡を防止する役割を担わせ
るためである。
(B) Next, the insulating layer 5 is formed on the surface of the intermediate metal layer 1 on the semiconductor element side. The insulating layer 5 needs to be formed at a position overlapping the semiconductor element when the semiconductor element and the lead frame are connected. This is because, as described above, the insulating material 5 plays a role of preventing an electrical short circuit between the semiconductor element and the lead frame.

【0020】(C)次に、図5(C)に示すようにレジ
スト膜6をマスクとして金属層4をエッチングすること
によりインナーリードを形成する。 (D)その後、図5(D)に示すように、インナーリー
ド4及びアウターリードをマスクとして中間金属層2を
エッチングすることにより中間金属層2の不要部分を除
去する。尚、この場合、中間金属層によりバンプ2aを
形成するときはその部分をレジスト膜でマスクしておく
ことが必要である。
(C) Next, as shown in FIG. 5C, the inner layer is formed by etching the metal layer 4 using the resist film 6 as a mask. (D) After that, as shown in FIG. 5D, the intermediate metal layer 2 is etched by using the inner leads 4 and the outer leads as a mask to remove unnecessary portions of the intermediate metal layer 2. In this case, when the bump 2a is formed by the intermediate metal layer, it is necessary to mask that portion with a resist film.

【0021】本実施例においては、絶縁材5は各隣接イ
ンナーリード間に入り込んでいないのでインナーリード
間に入り込んだ異物等によりショートする事故を防止す
る効果を発揮できないが、各インナーリード間及び半導
体素子・インナーリード間の短絡を防止する効果を奏す
ることはできる。本発明はこのような態様でも実施する
ことができるのである。
In the present embodiment, since the insulating material 5 is not inserted between the adjacent inner leads, it is not possible to prevent the effect of preventing a short circuit due to foreign matter or the like that has entered between the inner leads. The effect of preventing a short circuit between the element and the inner lead can be exerted. The present invention can be implemented in such an aspect.

【0022】尚、本発明リードフレームの製造方法はL
OC(Lead On Chip)型半導体装置用のリ
ードフレームにも適用できる。図6はその適用例を示す
ものである。LOC型半導体装置に適用するには、図6
に示すように、絶縁層5をリードフレーム10のインナ
ーリード部分からアウターリード部分に渡って幅広く形
成する必要があるが、絶縁層5によってリードフレーム
と半導体素子の間を電気的に絶縁することができるの
で、両者を近接させることが可能になり、従って、LO
C型半導体装置の薄型化を図ることができる。
The method of manufacturing the lead frame of the present invention is L
It can also be applied to a lead frame for an OC (Lead On Chip) type semiconductor device. FIG. 6 shows an example of its application. To apply to the LOC type semiconductor device, FIG.
As shown in FIG. 3, the insulating layer 5 needs to be formed widely from the inner lead portion to the outer lead portion of the lead frame 10. However, the insulating layer 5 can electrically insulate the lead frame and the semiconductor element. Since it is possible, it is possible to bring them close to each other, and therefore LO
It is possible to reduce the thickness of the C-type semiconductor device.

【0023】[0023]

【発明の効果】請求項1のリードフレームの製造方法
は、中間金属層の一方の面に薄い金属層からなるインナ
ーリードを他方の面に厚い金属層からなるアウターリー
ドを形成し、その後、中間金属層の不要部分を除去する
リードフレームの製造方法において、上記インナーリー
ド上の少なくとも半導体チップ側の面であってボンディ
ングされたとき半導体チップとオーバーラップする位置
に、絶縁材を塗布する工程を、少なくとも有することを
特徴とするものである。従って、請求項1のリードフレ
ームの製造方法によれば、絶縁材がリードフレームの半
導体チップ側の半導体チップとオーバーラップする部分
に形成されるので、絶縁材によって半導体チップとリー
ドとの間を絶縁することができる。そして、該絶縁材を
インナーリードの補強にも用いることができる。
According to the method of manufacturing a lead frame of claim 1, the inner lead made of a thin metal layer is formed on one surface of the intermediate metal layer, and the outer lead made of a thick metal layer is formed on the other surface of the intermediate metal layer. In a method of manufacturing a lead frame for removing an unnecessary portion of a metal layer, a step of applying an insulating material to at least a surface of the inner lead which is a surface of the semiconductor chip and overlaps with the semiconductor chip when bonded, It is characterized by having at least. Therefore, according to the lead frame manufacturing method of the first aspect, the insulating material is formed in the portion of the lead frame that overlaps the semiconductor chip on the semiconductor chip side, so that the insulating material insulates between the semiconductor chip and the lead. can do. The insulating material can also be used to reinforce the inner leads.

【0024】請求項2のリードフレームの製造方法は、
請求項1のリードフレームの製造方法において、絶縁材
を各隣接インナーリード間に入り込むように形成するこ
とを特徴とするものである。従って、請求項2のリード
フレームの製造方法によれば、絶縁材が各隣接インナー
リード間に入り込むように形成されるので、各隣接イン
ナーリード間のショートをも防止することができる。
A method for manufacturing a lead frame according to claim 2 is
The method of manufacturing a lead frame according to claim 1, wherein the insulating material is formed so as to enter between the adjacent inner leads. Therefore, according to the lead frame manufacturing method of the second aspect, since the insulating material is formed so as to enter between the adjacent inner leads, it is possible to prevent a short circuit between the adjacent inner leads.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)乃至(H)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
1A to 1H are cross-sectional views showing, in the order of steps, one embodiment of a method for manufacturing a lead frame according to the present invention.

【図2】絶縁材の形成方法の一例を示す斜視図である。FIG. 2 is a perspective view showing an example of a method of forming an insulating material.

【図3】半導体装置を樹脂を切欠いて示す斜視図であ
る。
FIG. 3 is a perspective view showing a semiconductor device with a resin cut out.

【図4】(A)乃至(C)は図1に示すリードフレーム
の製造方法の変形例を工程順に示す断面図である。
4A to 4C are cross-sectional views showing a modification of the method for manufacturing the lead frame shown in FIG. 1 in the order of steps.

【図5】(A)乃至(D)は本発明リードフレームの製
造方法の他の実施例を工程順に示す断面図である。
5A to 5D are sectional views showing another embodiment of the method for manufacturing a lead frame of the present invention in the order of steps.

【図6】本発明の適用に係るLOC型半導体装置の樹脂
封止前の状態を示す図である。
FIG. 6 is a diagram showing a state before resin-sealing of the LOC semiconductor device according to the application of the present invention.

【符号の説明】[Explanation of symbols]

1 厚い金属層(アウターリード) 2 中間金属層 4 薄い金属層(インナーリード) 5 絶縁材 8 半導体チップ 1 thick metal layer (outer lead) 2 intermediate metal layer 4 thin metal layer (inner lead) 5 insulating material 8 semiconductor chip

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 中間金属層の一方の面に薄い金属層から
なるインナーリードを他方の面に厚い金属層からなるア
ウターリードを形成し、その後、中間金属層の不要部分
を除去するリードフレームの製造方法において、 上記インナーリード上の少なくとも半導体チップ側の面
であってボンディングされたとき半導体チップとオーバ
ーラップする位置に、絶縁材を塗布する工程を、少なく
とも有することを特徴とするリードフレームの製造方法
1. A lead frame in which an inner lead made of a thin metal layer is formed on one surface of an intermediate metal layer and an outer lead made of a thick metal layer is formed on the other surface, and thereafter unnecessary portions of the intermediate metal layer are removed. The method for manufacturing a lead frame, which comprises at least a step of applying an insulating material to at least a surface of the inner lead on the side of the semiconductor chip, which overlaps the semiconductor chip when bonded. Method
【請求項2】 絶縁材を各隣接インナーリード間に入り
込むように形成することを特徴とする請求項1記載のリ
ードフレームの製造方法
2. The method of manufacturing a lead frame according to claim 1, wherein an insulating material is formed so as to be inserted between adjacent inner leads.
JP4027198A 1992-01-18 1992-01-18 Lead frame manufacturing method Expired - Fee Related JP3028875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027198A JP3028875B2 (en) 1992-01-18 1992-01-18 Lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027198A JP3028875B2 (en) 1992-01-18 1992-01-18 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JPH05198716A true JPH05198716A (en) 1993-08-06
JP3028875B2 JP3028875B2 (en) 2000-04-04

Family

ID=12214396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027198A Expired - Fee Related JP3028875B2 (en) 1992-01-18 1992-01-18 Lead frame manufacturing method

Country Status (1)

Country Link
JP (1) JP3028875B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241199B1 (en) * 1996-01-15 2000-02-01 니시무로 타이죠 Semiconductor device, method of the same, and tape carrier package for the same
KR100352519B1 (en) * 1994-01-19 2002-12-26 소니 가부시끼 가이샤 Lead frame and manufacturing method
US6616966B2 (en) 1998-12-02 2003-09-09 Formfactor, Inc. Method of making lithographic contact springs
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
JP2004186670A (en) * 1998-12-02 2004-07-02 Formfactor Inc Lithographic contact element
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6791176B2 (en) 1998-12-02 2004-09-14 Formfactor, Inc. Lithographic contact elements
US6811406B2 (en) 2001-04-12 2004-11-02 Formfactor, Inc. Microelectronic spring with additional protruding member
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6939474B2 (en) 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US7579269B2 (en) 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579269B2 (en) 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
KR100352519B1 (en) * 1994-01-19 2002-12-26 소니 가부시끼 가이샤 Lead frame and manufacturing method
KR100241199B1 (en) * 1996-01-15 2000-02-01 니시무로 타이죠 Semiconductor device, method of the same, and tape carrier package for the same
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6791176B2 (en) 1998-12-02 2004-09-14 Formfactor, Inc. Lithographic contact elements
US7555836B2 (en) 1998-12-02 2009-07-07 Formfactor, Inc. Method of making lithographic contact elements
JP2004186670A (en) * 1998-12-02 2004-07-02 Formfactor Inc Lithographic contact element
US6616966B2 (en) 1998-12-02 2003-09-09 Formfactor, Inc. Method of making lithographic contact springs
US7287322B2 (en) 1998-12-02 2007-10-30 Formfactor, Inc. Lithographic contact elements
US7675301B2 (en) 1999-07-30 2010-03-09 Formfactor, Inc. Electronic components with plurality of contoured microelectronic spring contacts
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6939474B2 (en) 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US7524194B2 (en) 1999-07-30 2009-04-28 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US7245137B2 (en) 2000-11-09 2007-07-17 Formfactor, Inc. Test head assembly having paired contact structures
US6811406B2 (en) 2001-04-12 2004-11-02 Formfactor, Inc. Microelectronic spring with additional protruding member

Also Published As

Publication number Publication date
JP3028875B2 (en) 2000-04-04

Similar Documents

Publication Publication Date Title
JP2797542B2 (en) Lead frame manufacturing method
US5349238A (en) Semiconductor device
JP3028875B2 (en) Lead frame manufacturing method
JPH08148530A (en) Lead frame and manufacture thereof
JP2861841B2 (en) Lead frame manufacturing method
KR100743231B1 (en) Making method of PCB
WO2017199473A1 (en) Wiring member for multi-row type semiconductor device, and production method therefor
JP2937111B2 (en) Semiconductor device and manufacturing method thereof
US5437764A (en) Lead frame and manufacturing method therefor
JPH03257854A (en) Semiconductor device
JPH0574862A (en) Structure of flexible substrate
JP3632719B2 (en) Lead frame and lead frame manufacturing method
KR101297662B1 (en) Manufacture method of lead frame
JP3016305B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
JP2958421B2 (en) TAB tape manufacturing method
JPH09139394A (en) Semiconductor device
JP2894267B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
JPH06291232A (en) Lead frame and manufacture thereof
JPH02232947A (en) Semiconductor integrated circuit device and mounting thereof
JPH05226385A (en) Packaging of semiconductor device
JPH10178141A (en) Composite lead frame and its manufacturing method
JP3356341B2 (en) TAB tape, method of manufacturing the same, and semiconductor device
JPH0269951A (en) Film carrier board
JPH0450760B2 (en)
JPH06168986A (en) Tab tape and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees