JPH05191803A - Moving image synthetic device and inter-multi spot conference equipment - Google Patents

Moving image synthetic device and inter-multi spot conference equipment

Info

Publication number
JPH05191803A
JPH05191803A JP4003678A JP367892A JPH05191803A JP H05191803 A JPH05191803 A JP H05191803A JP 4003678 A JP4003678 A JP 4003678A JP 367892 A JP367892 A JP 367892A JP H05191803 A JPH05191803 A JP H05191803A
Authority
JP
Japan
Prior art keywords
image
input
moving image
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4003678A
Other languages
Japanese (ja)
Inventor
Tatsuya Kameyama
達也 亀山
Yoshinori Miyamoto
宜則 宮本
Tomohisa Kohiyama
智久 小檜山
Masami Yamagishi
正巳 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4003678A priority Critical patent/JPH05191803A/en
Publication of JPH05191803A publication Critical patent/JPH05191803A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a picture processing method capable of dividing an input picture into plural pictures and displaying the divided pictures on an arbitrary place of a display device, respectively. CONSTITUTION:A control circuit 6 sets the location where a moving image 1 is synthesized to a background picture 7 in a synthetic circuit 4 to a location control circuit 3 and the moving image 1 to be inputted by a picture element unit is identified as the corresponding picture block by an identification circuit 2 in order of the input. Next, in accordance with the picture block identified by the identification circuit 2, the moving image inputted at the location showed by the location control circuit 3 is synthesized to the background picture 7 by the synthetic circuit 4. This processing is repeated till inputted moving image 1 for one frame is terminated. Subsequently, the synthetic picture synthesized by a synthetic circuit 4 is displayed on a display device 5. When the synthesized location is changed, the content of the location control circuit 3 is rewritten by the control circuit 6. Therefore, by this constitution, the division of at least a picture into plural blocks is possible and further the display of the divided blocks on an arbitrary location on the display screen is possible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ワークステーションや
パソコンなどの端末をネットワークを介して接続し、相
互にTV会議を行う多地点間会議システムにかかわり、
例えばそれぞれの端末においてTVカメラにより入力さ
れた動画像を1つの動画像として合成し、合成した動画
像を各端末の表示画面上に分割して任意の位置に表示す
る動画像の処理方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multipoint conferencing system in which terminals such as workstations and personal computers are connected via a network and video conferencing is carried out mutually.
For example, the present invention relates to a method for processing a moving image in which moving images input by a TV camera in each terminal are combined as one moving image and the combined moving image is divided on the display screen of each terminal and displayed at an arbitrary position. Is.

【0002】[0002]

【従来の技術】従来の動画像を表示する装置は、たとえ
ば特開平2−63288または特開平2−63289に
記載されている。公知例においては、複数の端末からの
動画像の入力を1つの動画像に合成し、入力された動画
像を1つの画像として表示する構成になっていた。ま
た、実施例では、複数の端末からの動画像の入力を順次
切り換え、入力された順番に出力を行う構成になってい
た。
2. Description of the Related Art A conventional apparatus for displaying a moving image is described in, for example, Japanese Patent Application Laid-Open No. 2-63288 or 2-63289. In a known example, moving image inputs from a plurality of terminals are combined into one moving image, and the input moving image is displayed as one image. In addition, in the embodiment, the input of moving images from a plurality of terminals is sequentially switched, and output is performed in the input order.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術は、入力
する動画像を分割する構成になっておらず、入力された
動画像を1つの画像として背景画像に合成して表示する
ため、たとえば複数の動画像を1つの動画像に合成した
画像は、もとの複数の動画像分割し、さらに分割した動
画像を任意の位置に並べることができなかった。
The above-mentioned prior art is not configured to divide an input moving image, and the input moving image is combined as a single image with a background image to be displayed. The image obtained by combining the moving images of 1 into one moving image cannot be divided into a plurality of original moving images, and the divided moving images cannot be arranged at arbitrary positions.

【0004】[0004]

【課題を解決するための手段】第1の発明は、動画像を
画素単位に入力し、入力された画素の対応する画像ブロ
ックを識別し、識別された画素をそれぞれ背景画像の指
定された位置に合成することを特徴としている。
According to a first aspect of the present invention, a moving image is input on a pixel-by-pixel basis, an image block corresponding to the input pixel is identified, and each identified pixel is assigned a designated position on a background image. It is characterized by combining.

【0005】第2の発明は、動画像を画素単位に入力
し、入力された画素の対応する画像ブロックを識別し、
識別された画素をそれぞれ指定された分割されたメモリ
に記憶し、上記分割されたメモリに記憶したそれぞれの
画像を指定した順番に背景画像の指定された位置に合成
することを特徴としている。
According to a second aspect of the present invention, a moving image is input pixel by pixel, an image block corresponding to the input pixel is identified,
It is characterized in that the identified pixels are stored in respective designated divided memories, and the respective images stored in the divided memories are combined in a designated position of the background image in a designated order.

【0006】第3の発明は、動画像を画素単位に入力
し、入力された画素を指定した条件で選択し、選択され
た画素の対応する画像ブロックを識別し、識別された画
像をそれぞれ背景画像の指定された位置に合成すること
を特徴としている。
According to a third aspect of the present invention, a moving image is input on a pixel-by-pixel basis, the input pixel is selected under specified conditions, the corresponding image block of the selected pixel is identified, and the identified image is backgrounded. The feature is that the image is combined at a specified position.

【0007】第4の発明は、動画像を画素単位に入力
し、入力された画素を1フレ−ムごとに4段の計数回路
でカウントし、カウントされた結果によって、順次入力
された画素の対応する画像ブロックを識別することを特
徴としている。
According to a fourth aspect of the present invention, a moving image is input pixel by pixel, the input pixels are counted by a four-stage counting circuit for each frame, and the sequentially input pixels are counted according to the counted result. The feature is that the corresponding image block is identified.

【0008】第5の発明は、複数の端末から送られた縮
小された動画像を1つの画像に合成し、合成された画像
を分割して表示することを特徴としている。
A fifth aspect of the present invention is characterized in that reduced moving images sent from a plurality of terminals are combined into one image and the combined image is divided and displayed.

【0009】[0009]

【作用】本発明で動画像の入力と合成の間に分割する手
段を設けることにより、1つの動画像を複数の分割され
た動画像にして表示することが可能になる。したがっ
て、使用者からの制御によって、自由な大きさに分割し
て、自由な位置に表示することが可能となる。
According to the present invention, by providing a dividing means during the inputting and combining of moving images, one moving image can be displayed as a plurality of divided moving images. Therefore, under the control of the user, it is possible to divide the image into any size and display it at any position.

【0010】また分割した動画像を別々のメモリに一時
記憶し、任意の順番に記憶した動画像を合成することが
可能になる。したがって、使用者からの制御により、表
示した動画像が指定した重ね合わせで表示することが可
能となる。
Further, it becomes possible to temporarily store the divided moving images in separate memories and combine the moving images stored in any order. Therefore, under the control of the user, it is possible to display the displayed moving image in a designated overlap.

【0011】また動画像の入力を画素単位で出力を選択
できることが可能になる。したがって、使用者からの制
御により、任意の形状で動画像を表示することが可能と
なる。 動画像の分割において、4つのカウンタを用い
て画像の分割を制御することは、高速動作が可能にな
る。したがって、動画像をリアルタイムに処理すること
が可能となる。
Further, it becomes possible to select the input of the moving image for each pixel. Therefore, the moving image can be displayed in an arbitrary shape under the control of the user. In the division of a moving image, controlling the division of an image using four counters enables high speed operation. Therefore, the moving image can be processed in real time.

【0012】[0012]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。以下の実施例では、入力される動画像の1フ
レ−ムは横×縦が100×100画素であり、出力装置
に出力される1フレ−ムの出力画像は200×200画
素であり、入力される動画像の1フレ−ムは4つの画像
ブロックに分割される。なお、入力および出力の1フレ
−ムの画像の画素数は任意の値にすることも可能であ
り、1フレ−ムの分割される画像ブロックは任意の大き
さ、数でも可能である。
Embodiments of the present invention will be described in detail below with reference to the drawings. In the following embodiments, one frame of a moving image that is input has 100 × 100 pixels in the horizontal and vertical directions, and the output image of one frame that is output to the output device has 200 × 200 pixels. One frame of the moving image is divided into four image blocks. The number of pixels of the input and output images of one frame can be set to any value, and the divided image blocks of one frame can be set to any size and number.

【0013】図1は、本発明の第1の実施例を示すブロ
ック図であり、図6は、第1の実施例での表示画面の表
示例である。
FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIG. 6 is a display example of a display screen in the first embodiment.

【0014】図1において、1は画素単位に順次入力さ
れる動画像、7は背景画像、2は入力された動画像1を
画素単位に識別する識別回路、4は背景画像7に入力さ
れる画素を指定の位置に合成する合成回路、3は識別回
路2により識別された画素を合成回路4で合成する位置
を制御する位置制御回路、6は合成する位置を設定する
制御回路、5は合成回路4で合成された画像をディスプ
レイなどに表示するための表示装置である。
In FIG. 1, 1 is a moving image sequentially input in pixel units, 7 is a background image, 2 is an identification circuit for identifying the input moving image 1 in pixel units, and 4 is an input in the background image 7. A synthesizing circuit for synthesizing pixels at a specified position, 3 is a position control circuit for controlling the position for synthesizing the pixels identified by the identifying circuit 2 by the synthesizing circuit 4, 6 is a control circuit for setting the synthesizing position, and 5 is a synthesizing device. It is a display device for displaying the image combined by the circuit 4 on a display or the like.

【0015】図6において、51は入力される1フレ−
ムの入力画像の例、53−1〜4は入力画像51を4つ
の画像に分割した画像ブロック、52は出力画像の例、
54−1〜4は、画像ブロック53−1〜4に対応して
分割された合成された画像ブロックの例である。画像ブ
ロック54−1〜4はもちろん自由な位置に配置可能で
ある。
In FIG. 6, reference numeral 51 designates one input frame.
Of the input image of the image, 53-1 to 4-4 are image blocks obtained by dividing the input image 51 into four images, and 52 is an example of the output image.
54-1 to 54-4 are examples of combined image blocks divided corresponding to the image blocks 53-1 to 5-4. Of course, the image blocks 54-1 to 54-4 can be arranged at arbitrary positions.

【0016】次に図6の表示画面を例として、図7のフ
ローチャートに基いて図1の各部の動作を説明する。
Next, the operation of each part of FIG. 1 will be described based on the flowchart of FIG. 7 by taking the display screen of FIG. 6 as an example.

【0017】まず、制御回路6は、位置制御回路3に画
像ブロック53−1〜4を合成回路4に合成する位置を
設定(201)し、動画像1は画素単位に入力(20
2)され、入力された順に識別回路2により対応する画
像ブロック53−1〜4に識別(203)され、識別回
路2により識別された入力された画素は位置制御回路3
により合成回路4により背景画像7の指定した位置に合
成される(204)。この処理は入力される動画像1が
1フレ−ム分終了されるまで繰り返される(205)。
この後、合成回路4により合成された画像は表示装置5
によって出力(206)され出力画像52の例のように
表示される。書き込む位置が変化した場合(207)
は、制御回路6により位置制御回路3の設定を修正する
(201)。
First, the control circuit 6 sets in the position control circuit 3 the position where the image blocks 53-1 to 5-4 are combined with the combining circuit 4 (201), and the moving image 1 is input in pixel units (20).
2), and the input pixels identified by the identification circuit 2 into corresponding image blocks 53-1 to 5-4 in the input order (203), and the input pixels identified by the identification circuit 2 are the position control circuit 3.
Then, the synthesizing circuit 4 synthesizes the background image 7 at the designated position (204). This process is repeated until the input moving image 1 is completed for one frame (205).
After that, the image synthesized by the synthesizing circuit 4 is displayed on the display device 5.
Is output (206) by and is displayed as an example of the output image 52. When the writing position has changed (207)
Controls the setting of the position control circuit 3 by the control circuit 6 (201).

【0018】図2は、本発明の第2の実施例を示すブロ
ック図である。
FIG. 2 is a block diagram showing a second embodiment of the present invention.

【0019】図2において、21は画素単位に順次入力
される動画像、32は背景画像、22は入力された動画
像21を画素単位に識別する識別回路、29は背景画像
32と入力される画像を合成する合成回路、25−1〜
4は分割された画像をそれぞれ記憶するブロック記憶回
路、24は画素単位に順次入力される動画像21を順次
識別回路22により選択されるブロック記憶回路25−
1〜4に出力する分割回路、27はブロック記憶回路2
5−1〜4の出力を選択するスイッチ、26はスイッチ
27の切り換える順番を制御する順序制御回路、28は
ブロック記憶回路25−1〜4に記憶されたそれぞれの
画像を合成回路29で背景画像と合成する位置を制御す
る位置制御回路、31は位置制御回路および順序制御回
路26の内容を設定する制御回路、30は合成回路29
で合成された画像をディスプレイなどに表示するための
表示装置である。
In FIG. 2, 21 is a moving image sequentially input in pixel units, 32 is a background image, 22 is an identification circuit for identifying the input moving image 21 in pixel units, and 29 is a background image 32. Synthesis circuit for synthesizing images, 25-1 to 25-1
Reference numeral 4 denotes a block storage circuit that stores each divided image, and 24 denotes a block storage circuit 25 that sequentially selects moving images 21 that are sequentially input in pixel units by a discrimination circuit 22.
1 to 4, a dividing circuit, 27 is a block storage circuit 2
Switches for selecting the outputs of 5-1 to 4-4, 26 is a sequence control circuit for controlling the switching order of the switch 27, and 28 is a background image by a synthesizing circuit 29 of the respective images stored in the block storage circuits 25-1 to 25-4. A position control circuit for controlling the position to be combined with 31, a control circuit for setting the contents of the position control circuit and the sequence control circuit 26, and 30 for a combining circuit 29.
It is a display device for displaying the image combined in (1) on a display or the like.

【0020】次に図6の表示画面を例として、図8のフ
ローチャートに基いて図2の各部の動作を説明する。
Next, taking the display screen of FIG. 6 as an example, the operation of each part of FIG. 2 will be described based on the flowchart of FIG.

【0021】制御回路31は分割された画像を読みだす
順序を順序制御回路26に設定し、また各分割された画
像を合成回路29で合成する位置を位置制御回路28に
設定(221)する。動画像21を画素単位で入力(2
22)し、識別回路22により画素単位に識別(22
3)され、分割回路24により画像ブロック53−1〜
4に分割され、それぞれ指定のブロック記憶回路25−
1〜4に記憶(224)される。分割回路24による分
割は1フレ−ム分繰り返される(225)。
The control circuit 31 sets the order of reading the divided images in the order control circuit 26, and sets the position where the divided images are combined by the combining circuit 29 in the position control circuit 28 (221). Input the moving image 21 pixel by pixel (2
22), and the discrimination circuit 22 discriminates pixel by pixel (22
3) and the dividing circuit 24 causes the image blocks 53-1 to
Is divided into four blocks and designated block storage circuits 25-
It is stored (224) in 1 to 4. The division by the division circuit 24 is repeated for one frame (225).

【0022】ブロック記憶回路25−1〜4に記憶され
た画像は、順序制御回路に設定された順番にスイッチ2
7により出力され、合成回路29により位置制御回路2
8が指定する背景画像32の位置に合成(226)され
る。ブロック記憶回路25−1〜4の内容の合成が終了
(227)した後、表示装置30により表示(228)
される。書き込む位置および順番が変化した場合(22
9)は、制御回路31により順序制御回路26および位
置制御回路28の設定を修正する(221)。
The images stored in the block storage circuits 25-1 to 25-4 are switched by the switch 2 in the order set by the order control circuit.
7 and the combining circuit 29 outputs the position control circuit 2
8 is combined (226) at the position of the background image 32 designated by 8. After the composition of the contents of the block storage circuits 25-1 to 25-4 is completed (227), the display device 30 displays (228).
To be done. When the writing position and order change (22
In 9), the control circuit 31 corrects the settings of the sequence control circuit 26 and the position control circuit 28 (221).

【0023】図3は、本発明の第3の実施例を示すブロ
ック図である。
FIG. 3 is a block diagram showing a third embodiment of the present invention.

【0024】図3において、11は動画像、19は背景
画像、12は入力された動画像11を画素単位に識別す
る識別回路、16は背景画像19と入力される画素を合
成する合成回路15は合成回路16により背景画像19
に識別回路12により識別された画素を合成する位置を
制御する位置制御回路、14は画素単位に順次入力され
る動画像11選択して出力するスイッチ、13はスイッ
チ14により選択され出力される画素を指定する選択制
御回路、17は合成回路16により合成された画像をデ
ィスプレイなどに表示するための表示装置、18は選択
制御回路12および位置制御回路の設定内容を設定する
制御回路である。
In FIG. 3, 11 is a moving image, 19 is a background image, 12 is an identification circuit for identifying the input moving image 11 in pixel units, and 16 is a synthesizing circuit 15 for synthesizing the background image 19 and input pixels. Is a background image 19 by the synthesizing circuit 16.
The position control circuit that controls the position where the pixels identified by the identification circuit 12 are combined, 14 is a switch that selects and outputs the moving image 11 that is sequentially input in pixel units, and 13 is the pixel that is selected and output by the switch 14. Reference numeral 17 designates a selection control circuit, 17 is a display device for displaying the image synthesized by the synthesis circuit 16 on a display, and 18 is a control circuit for setting the setting contents of the selection control circuit 12 and the position control circuit.

【0025】次に図6の表示画面を例として、図9のフ
ローチャートに基いて図3の各部の動作を説明する。
Next, taking the display screen of FIG. 6 as an example, the operation of each part of FIG. 3 will be described based on the flowchart of FIG.

【0026】まず、制御回路18は、位置制御回路15
に合成回路16において背景画像19に入力する動画像
11を合成する位置を設定し、選択制御回路13にスイ
ッチ14によって入力される動画像11を画素単位に出
力を選択する制御情報を設定(211)する。
First, the control circuit 18 includes the position control circuit 15
In the synthesizing circuit 16, a position for synthesizing the moving image 11 input to the background image 19 is set, and control information for selecting the output of the moving image 11 input by the switch 14 in units of pixels is set in the selection control circuit 13 (211). ) Do.

【0027】動画像11は画素単位に入力(212)さ
れ、スイッチ14は、選択制御回路13の制御にしたが
って入力される動画像11を画素単位に選択して出力
(213)する。識別回路12は、入力された画像を順
に対応する画像ブロックに識別(214)し、識別回路
12により識別された入力された画素は位置制御回路1
5により合成回路16により背景画像19の指定した位
置に合成される(215)。この処理は入力される動画
像11が1フレ−ム分終了されるまで繰り返される(2
16)。この後、合成回路16により合成された画像は
表示装置17によって出力(217)され出力画像52
の例のように表示される。書き込む位置が変化した場合
(218)は、制御回路18により位置制御回路15お
よび選択制御回路13の設定を修正(211)する。
The moving image 11 is input in pixel units (212), and the switch 14 selects the moving image 11 input in pixel units according to the control of the selection control circuit 13 and outputs (213). The discriminating circuit 12 discriminates (214) the inputted images into corresponding image blocks in order, and the inputted pixels discriminated by the discriminating circuit 12 are detected by the position control circuit 1.
5, the composition circuit 16 combines the background image 19 with the designated position (215). This process is repeated until the input moving image 11 is completed for one frame (2
16). After that, the image combined by the combining circuit 16 is output (217) by the display device 17 and output image 52
Is displayed as in the example. When the writing position is changed (218), the control circuit 18 corrects the settings of the position control circuit 15 and the selection control circuit 13 (211).

【0028】図4は、本発明の第4の実施例を示すブロ
ック図であり、図10は第4の実施例の動作を示すタイ
ムチャートである。
FIG. 4 is a block diagram showing a fourth embodiment of the present invention, and FIG. 10 is a time chart showing the operation of the fourth embodiment.

【0029】図4において、100は画素単位に入力さ
れる動画像、114は出力される画像を記憶する記憶回
路、115は記憶回路114に記憶された画像を表示す
る表示装置、101は順次入力される動画像の画素ごと
に100までカウントする第1のカウンタ、102は第
1のカウンタ101の桁上げで2までカウントする第2
のカウンタ、103は第2のカウンタ102の桁上げで
100までカウントする第3のカウンタ、104は第3
のカウンタ103の桁上げで2までカウントする第4の
カウンタ、105は第4のカウンタ104の出力を2倍
する乗算回路、106は第2のカウンタ102と乗算回
路105の出力を加算し、加算した結果を分割する画像
ブロックの番号とする第1の加算回路、107は第1の
加算回路106の出力をアドレスとする画像ブロックの
番号ごとの合成する原点座標を記憶した位置情報記憶回
路、108は位置情報記憶回路107より出力されるX
原点座標、109は位置情報記憶回路107より出力さ
れるY原点座標、110は第1のカウンタ101の出力
とX原点座標108を加算する第2の加算回路、112
は第2の加算回路110より出力される、画素単位で入
力された動画像100を書き込むX座標、111は第3
のカウンタ103の出力とY原点座標109を加算する
第3の加算回路、113は第3の加算回路111より出
力される、画素単位で入力された動画像100を書き込
むY座標、116は動画像100の1フレ−ムを示すフ
レ−ム信号である。
In FIG. 4, 100 is a moving image input in pixel units, 114 is a storage circuit for storing the output image, 115 is a display device for displaying the images stored in the storage circuit 114, and 101 is a sequential input. A first counter that counts up to 100 for each pixel of a moving image that is generated, and a second counter that counts up to 2 by carrying the carry of the first counter 101.
Counter, 103 is a third counter that counts up to 100 by carrying the second counter 102, and 104 is a third counter.
Of the counter 103, which counts up to 2 by carry, 105 is a multiplication circuit which doubles the output of the fourth counter 104, and 106 adds the outputs of the second counter 102 and the multiplication circuit 105 and adds them. A first addition circuit 107 that sets the result to the number of the image block to be divided, and 107 is a position information storage circuit that stores the origin coordinates to be combined for each image block number whose output is the output of the first addition circuit 106. Is X output from the position information storage circuit 107
Origin coordinates, 109 is the Y origin coordinates output from the position information storage circuit 107, 110 is a second addition circuit that adds the output of the first counter 101 and the X origin coordinates 108, 112
Is the X coordinate for writing the moving image 100 input in pixel units, which is output from the second adding circuit 110, and 111 is the third
Of the counter 103 and a Y addition coordinate for adding the Y origin coordinate 109, 113 is a Y coordinate for writing the moving image 100 input in pixel units, which is output from the third adding circuit 111, and 116 is a moving image. It is a frame signal indicating one frame of 100.

【0030】図10において、116はフレ−ム信号、
120は第1のカウンタ101の出力、121は第2の
カウンタ102の出力、122は第3のカウンタ103
の出力、123は第4のカウンタ104の出力、124
は位置情報記憶回路107のアドレスである。
In FIG. 10, reference numeral 116 is a frame signal,
120 is the output of the first counter 101, 121 is the output of the second counter 102, and 122 is the third counter 103.
, 123 is the output of the fourth counter 104, 124
Is an address of the position information storage circuit 107.

【0031】次に図10のタイムチャートを用いて、図
4の各部の動作を説明する。
Next, the operation of each part in FIG. 4 will be described with reference to the time chart in FIG.

【0032】フレ−ム信号116により第1〜4のカウ
ンタ101、102、103、104をリセットし、動
画像100の入力により、画素単位に第1〜4のカウン
タ101、102、103、104の動作が開始する。
第2のカウンタ102の出力121と第4のカウンタ1
04の出力123により位置情報記憶回路107のアド
レス124が決まり、X原点座標108とY原点座標1
09が出力され、第1のカウンタ101の出力120と
X原点座標108との加算により入力された動画像10
0の画素を記憶回路114に書き込むX座標110が決
定され、第3のカウンタ103の出力122とY原点座
標109との加算によりY座標111が決定され、記憶
回路114に動画像100が順次書き込まれる。1フレ
−ム繰り返され、記憶回路114に記憶された画像は表
示装置115により出力される。
The first to fourth counters 101, 102, 103, 104 are reset by the frame signal 116, and the moving image 100 is input, whereby the first to fourth counters 101, 102, 103, 104 of the pixel units are input. The operation starts.
Output 121 of second counter 102 and fourth counter 1
The output 124 of 04 determines the address 124 of the position information storage circuit 107, and the X origin coordinate 108 and the Y origin coordinate 1
09 is output, and the moving image 10 input by adding the output 120 of the first counter 101 and the X origin coordinate 108
The X coordinate 110 for writing the 0 pixel in the storage circuit 114 is determined, the Y coordinate 111 is determined by adding the output 122 of the third counter 103 and the Y origin coordinate 109, and the moving image 100 is sequentially written in the storage circuit 114. Be done. The image stored in the storage circuit 114 after repeating one frame is output by the display device 115.

【0033】図5は、本発明の第5の実施例を示すブロ
ック図である。本実施例では、端末数を4台としている
が端末数はもちろん自由である。
FIG. 5 is a block diagram showing a fifth embodiment of the present invention. In this embodiment, the number of terminals is four, but the number of terminals is of course free.

【0034】図5において、69は、各端末をつなぐ通
信経路、61は端末Aの送信部、70は動画像を入力す
る入力回路、71は入力回路70で入力された動画像を
縮小する縮小回路、72は縮小回路71で縮小された動
画像を通信経路69を介して他の端末に送信する送信回
路である。
In FIG. 5, 69 is a communication path connecting the terminals, 61 is a transmitter of the terminal A, 70 is an input circuit for inputting a moving image, and 71 is a reduction for reducing the moving image input by the input circuit 70. A circuit 72 is a transmission circuit for transmitting the moving image reduced by the reduction circuit 71 to another terminal via the communication path 69.

【0035】端末Bの送信部62、端末Cの送信部6
3、および端末Dの送信部64は、端末Aの送信部61
と同様な構成である。
The transmitter 62 of the terminal B and the transmitter 6 of the terminal C
3, and the transmission unit 64 of the terminal D is the transmission unit 61 of the terminal A.
It has the same configuration as.

【0036】65は端末Aの受信部、73は通信経路6
9を介して送られた各端末からの縮小された動画像を受
信する受信回路、74は受信回路73により受信された
各端末から送られた縮小された画像を1つの動画像に合
成する合成回路、75は合成回路74により合成された
動画像を分割して表示画面上の任意の場所に表示する表
示回路である。
Reference numeral 65 is a receiver of the terminal A, and 73 is a communication path 6.
A receiving circuit for receiving the reduced moving image sent from each terminal sent via 9; and 74, a composition for synthesizing the reduced image sent from each terminal received by the receiving circuit 73 into one moving image. A circuit, 75 is a display circuit for dividing the moving image synthesized by the synthesizing circuit 74 and displaying it at an arbitrary position on the display screen.

【0037】端末Bの受信部66、端末Cの受信部6
7、および端末Dの受信部68は、端末Aの受信部65
と同様な構成である。
Reception unit 66 of terminal B, reception unit 6 of terminal C
7, and the receiving unit 68 of the terminal D is the receiving unit 65 of the terminal A.
It has the same configuration as.

【0038】次に図6の例を用いて図5の各部の動作を
説明する。
Next, the operation of each section of FIG. 5 will be described using the example of FIG.

【0039】端末A、B、C、Dそれぞれの入力回路7
0より入力された動画像は、縮小回路71により縮小さ
れ、送信回路72により、通信経路69を介して各端末
の受信部の受信回路73にそれぞれ受信される。受信回
路73により受信された各端末からの縮小された動画像
は、合成回路74により入力画像51のように1つの動
画像に合成される。合成回路74により1つの動画像と
して合成された動画像は、表示回路75によって、実施
例1、2、3、4の示す構成で、元の縮小された動画像
に分割され、出力画像52に示すように表示装置の任意
の位置に表示される。
Input circuit 7 for each of terminals A, B, C, D
The moving image input from 0 is reduced by the reduction circuit 71, and is received by the transmission circuit 72 via the communication path 69 to the reception circuit 73 of the reception unit of each terminal. The reduced moving image received from each terminal by the receiving circuit 73 is combined into one moving image like the input image 51 by the combining circuit 74. The moving image synthesized as one moving image by the synthesizing circuit 74 is divided by the display circuit 75 into the original reduced moving image by the configuration shown in the first, second, third, and fourth, and is output to the output image 52. It is displayed at an arbitrary position on the display device as shown.

【0040】この実施例では縮小された画像を合成する
回路は、受信回路に含まれたが、通信経路の途中に上記
合成する回路を設けることももちろん可能である。
Although the circuit for synthesizing the reduced images is included in the receiving circuit in this embodiment, it is of course possible to provide the circuit for synthesizing the image in the middle of the communication path.

【0041】[0041]

【発明の効果】第1の発明によると、1つの画像入力を
任意に分割して表示画面上の任意の位置に分割して表示
することができる。
According to the first aspect of the invention, one image input can be arbitrarily divided and displayed at arbitrary positions on the display screen.

【0042】第2の発明によると、1つの画像入力を任
意に分割して表示画面上の任意の位置に分割して表示す
ることができるとともに、分割された画像を合成する順
序を指定することにより指定した上下関係で重ね合わせ
ることができる。
According to the second invention, one image input can be arbitrarily divided and displayed at arbitrary positions on the display screen, and the order of synthesizing the divided images can be designated. Can be overlaid in the specified hierarchical relationship by.

【0043】第3の発明によると、画像入力を任意の形
状で表示画面上に表示することができる。
According to the third invention, the image input can be displayed on the display screen in an arbitrary shape.

【0044】第4の発明によると、入力画像が動画像な
どのように高速であっても1つの画像入力を任意に分割
し、さらに表示画面上の任意の位置に分割して表示する
ことができる。
According to the fourth invention, even if the input image is a high speed image such as a moving image, one image input can be arbitrarily divided and further divided into arbitrary positions on the display screen for display. it can.

【0045】第5の発明によると、各端末から送られる
動画像のフォーマットがどのような条件でも1つの画像
に合成する手段を設けることにより動画像のフォーマッ
トの統一を図ることができる。
According to the fifth aspect of the invention, it is possible to unify the moving image formats by providing means for combining the moving images sent from the respective terminals into one image under any condition.

【0046】[0046]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すブロック図FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示すブロック図FIG. 2 is a block diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示すブロック図FIG. 3 is a block diagram showing a third embodiment of the present invention.

【図4】本発明の第4の実施例を示すブロック図FIG. 4 is a block diagram showing a fourth embodiment of the present invention.

【図5】本発明の第5の実施例を示すブロック図FIG. 5 is a block diagram showing a fifth embodiment of the present invention.

【図6】実施例における入力画像と出力画像の例FIG. 6 is an example of an input image and an output image in the embodiment.

【図7】本発明の第1の実施例のフローチャート図FIG. 7 is a flowchart of the first embodiment of the present invention.

【図8】本発明の第2の実施例のフローチャート図FIG. 8 is a flowchart of the second embodiment of the present invention.

【図9】本発明の第3の実施例のフローチャート図FIG. 9 is a flowchart of the third embodiment of the present invention.

【図10】第4の実施例の動作を示すタイムチャートFIG. 10 is a time chart showing the operation of the fourth embodiment.

【符号の説明】[Explanation of symbols]

1…動画像、 2…識別回路、 3…位置制御回路、 4…合成回路、 5…表示装置、 6…制御回路、 7…背景画像 DESCRIPTION OF SYMBOLS 1 ... Moving image, 2 ... Identification circuit, 3 ... Position control circuit, 4 ... Compositing circuit, 5 ... Display device, 6 ... Control circuit, 7 ... Background image

フロントページの続き (72)発明者 小檜山 智久 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 山岸 正巳 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内Front page continuation (72) Inventor Tomohisa Kobinoyama 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi, Ltd. Microelectronics Equipment Development Laboratory (72) Inventor Masami Yamagishi 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Bunch Co., Ltd. Hitachi, Ltd. Microelectronics Equipment Development Laboratory

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】1つまたは複数の動画像の入力と、1つの
背景画像の入力と上記入力手段により入力された動画像
を背景画像に合成する合成手段と、上記合成する手段で
上記入力手段より入力された動画像を合成する位置を制
御する制御手段と、 上記合成手段により合成された画像を表示する出力手段
より構成される画像表示装置において、 上記入力手段と合成手段との経路に、 上記入力手段により入力される動画像を1フレ−ムごと
で画素単位で入力し、入力した画素を画素ごとに対応す
る画像ブロックに識別する識別手段を設け、上記制御手
段は、上記合成手段における、上記識別手段により識別
された画素を背景画像に合成する位置を制御することを
特徴とする動画像の合成装置。
1. Inputting one or a plurality of moving images, inputting one background image, and combining means for combining the moving image input by the input means with the background image, and the input means by the combining means. In an image display device comprising control means for controlling a position for combining the input moving images and output means for displaying the image combined by the combining means, in the path between the input means and the combining means, The moving image input by the input means is input pixel by pixel on a frame-by-frame basis, and an identifying means for identifying the input pixel into an image block corresponding to each pixel is provided. A moving image synthesizing device, characterized in that it controls a position at which the pixel identified by the identifying means is synthesized with a background image.
【請求項2】1つまたは複数の動画像の入力と、1つの
背景画像の入力と、 上記入力手段により入力された画像を背景画像に合成す
る合成手段と、上記合成手段で上記入力手段より入力さ
れた動画像を合成する位置を制御する合成制御手段と、 上記合成手段により合成された画像を表示する出力手段
より構成される画像表示装置において、 上記入力手段と合成手段との経路に、 上記入力手段により入力される動画像を1フレ−ムごと
で画素単位で入力し、入力した画素を画素ごとに対応す
る画像ブロックに識別する識別手段と、 上記入力した画素を上記識別手段により識別された結果
にもとずいて複数の画像ブロックに分割する分割手段
と、上記分割手段により分割された画像を記憶する画像
ブロック記憶手段と、上記画像ブロック記憶手段に記憶
された画像を出力する順序を制御する順序制御手段と上
記順序制御手段により順次上記画像ブロック記憶手段に
記憶した画像を出力する切り換え手段を設け、 上記合成制御手段は、上記合成手段における、上記切り
換え手段より出力される画像を背景画像に合成する位置
を制御することを特徴とする動画像の合成装置。
2. Inputting one or a plurality of moving images, inputting one background image, synthesizing means for synthesizing the image input by the input means with the background image, and the synthesizing means by the input means. In an image display device composed of a combination control means for controlling a position for combining input moving images and an output means for displaying an image combined by the combining means, in a path between the input means and the combining means, A moving image input by the input means is input pixel by pixel on a frame-by-frame basis, and the input pixel is identified by the image block corresponding to each pixel, and the input pixel is identified by the identification means. Dividing means for dividing into a plurality of image blocks based on the result obtained, image block storing means for storing the images divided by the dividing means, and the image block storing An order control means for controlling the order of outputting the images stored in the stages and a switching means for outputting the images sequentially stored in the image block storage means by the order control means are provided, and the combining control means is provided in the combining means. A composite apparatus for a moving image, characterized in that it controls a position where an image output from the switching means is combined with a background image.
【請求項3】請求項1および請求項2記載の動画像の処
理方法において、識別手段の前段に上記入力手段により
入力された動画像を画素ごとに選択して出力する選択手
段と、上記選択手段により出力される画素を指定する選
択制御手段を設けることを特徴とする動画像の合成装
置。
3. The moving image processing method according to claim 1 or 2, further comprising: selecting means for selecting, for each pixel, the moving image input by the input means before the identifying means, and the selecting means. A device for synthesizing a moving image, comprising selection control means for designating pixels output by the means.
【請求項4】請求項1および請求項2に記載の識別手段
において、 入力される画像を1フレ−ムごとに画素単位で点順次に
入力し、上記入力される画素の順に、1フレ−ムにおけ
る分割する画像ブロックの横方向の画素数をカウントす
る第1の計数手段と、 分割する画像ブロックの横方向のブロック数をカウント
する第2の計数手段と、分割する画像ブロックの縦方向
の画素数をカウントする第3の計数手段と、 分割する画像ブロックの縦方向のブロック数をカウント
する第4の計数手段を設けることにより、 第2と第4の計数手段により求める値を入力される画素
が対応する画像ブロックとすることを特徴とする動画像
の合成装置。
4. The identifying means according to claim 1 or 2, wherein an input image is dot-sequentially input pixel by pixel for each frame, and one frame is input in the order of the input pixels. First counting means for counting the number of pixels in the horizontal direction of the image block to be divided, second counting means for counting the number of blocks in the horizontal direction of the image block to be divided, and By providing a third counting means for counting the number of pixels and a fourth counting means for counting the number of vertical blocks of the image block to be divided, the values obtained by the second and fourth counting means are inputted. An apparatus for synthesizing moving images, characterized in that pixels are corresponding image blocks.
【請求項5】通信経路に接続された複数の端末から構成
される会議装置において、 各端末は動画像を入力する入力手段と上記動画像を縮小
する縮小手段と上記縮小手段により縮小された上記動画
像の出力を他の端末に通信経路を使用して送信する送信
手段と、 各端末の上記送信手段により送信された上記縮小された
動画像を受信する受信手段と受信された各端末の上記縮
小された動画像を1つの動画像に合成する合成手段と上
記合成手段により合成された上記1つの動画像を請求項
1記載の動画像の合成装置を使用して表示する表示手段
より構成されることを特徴とする多地点会議装置。
5. A conference apparatus comprising a plurality of terminals connected to a communication path, wherein each terminal has an input means for inputting a moving image, a reducing means for reducing the moving image, and the reducing means for reducing the moving image. Transmitting means for transmitting the output of the moving image to another terminal using a communication path, receiving means for receiving the reduced moving image transmitted by the transmitting means of each terminal, and the above-mentioned receiving of each terminal It is composed of a synthesizing unit for synthesizing the reduced moving image into one moving image and a display unit for displaying the one moving image synthesized by the synthesizing unit by using the moving image synthesizing apparatus according to claim 1. A multipoint conference device characterized by the following.
JP4003678A 1992-01-13 1992-01-13 Moving image synthetic device and inter-multi spot conference equipment Pending JPH05191803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4003678A JPH05191803A (en) 1992-01-13 1992-01-13 Moving image synthetic device and inter-multi spot conference equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4003678A JPH05191803A (en) 1992-01-13 1992-01-13 Moving image synthetic device and inter-multi spot conference equipment

Publications (1)

Publication Number Publication Date
JPH05191803A true JPH05191803A (en) 1993-07-30

Family

ID=11564077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003678A Pending JPH05191803A (en) 1992-01-13 1992-01-13 Moving image synthetic device and inter-multi spot conference equipment

Country Status (1)

Country Link
JP (1) JPH05191803A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745711A (en) * 1991-10-23 1998-04-28 Hitachi, Ltd. Display control method and apparatus for an electronic conference
KR20030005101A (en) * 2002-11-26 2003-01-15 주식회사 포토제니 SDK for Visionary Image Making System
KR100676672B1 (en) * 2004-11-25 2007-01-31 한국전자통신연구원 Method for authoring majority view contents or panorama contents, system and apparatus and method for interactive multi-view contents using its
JPWO2013021656A1 (en) * 2011-08-11 2015-03-05 パナソニック株式会社 REPRODUCTION DEVICE, REPRODUCTION METHOD, INTEGRATED CIRCUIT, BROADCAST SYSTEM, AND BROADCAST METHOD

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745711A (en) * 1991-10-23 1998-04-28 Hitachi, Ltd. Display control method and apparatus for an electronic conference
US5995096A (en) * 1991-10-23 1999-11-30 Hitachi, Ltd. Conference display control method and apparatus for an electronic conference for displaying either shared or local data and transferring local data
KR20030005101A (en) * 2002-11-26 2003-01-15 주식회사 포토제니 SDK for Visionary Image Making System
KR100676672B1 (en) * 2004-11-25 2007-01-31 한국전자통신연구원 Method for authoring majority view contents or panorama contents, system and apparatus and method for interactive multi-view contents using its
JPWO2013021656A1 (en) * 2011-08-11 2015-03-05 パナソニック株式会社 REPRODUCTION DEVICE, REPRODUCTION METHOD, INTEGRATED CIRCUIT, BROADCAST SYSTEM, AND BROADCAST METHOD

Similar Documents

Publication Publication Date Title
EP0304236B1 (en) Video signal processing apparatus
US5644364A (en) Media pipeline with multichannel video processing and playback
EP0762325B1 (en) Video magnification apparatus
US5717415A (en) Display system with 2D/3D image conversion where left and right eye images have a delay and luminance difference base upon a horizontal component of a motion vector
US5446866A (en) Architecture for transferring pixel streams, without control information, in a plurality of formats utilizing addressable source and destination channels associated with the source and destination components
EP0463719A1 (en) Multiple video preview
US5673079A (en) Image communication apparatus with interactive operator display
JPH087567B2 (en) Image display device
JPH05103324A (en) Multi-point video conference controlling device
JPH04365278A (en) Multi-screen display circuit
EP0499462B1 (en) Method and apparatus for controlling image display
KR0181671B1 (en) Image processing apparatus
JPH05191803A (en) Moving image synthetic device and inter-multi spot conference equipment
EP0705517B1 (en) Media pipeline with multichannel video processing and playback
EP0762331B1 (en) Apparatus using memory control tables related to video graphics processing for TV receivers
JPH03204283A (en) Slave pattern information storage circuit
EP0802672A2 (en) Digital image processor
JP3391786B2 (en) Image display control method and apparatus
JP2919000B2 (en) Image transmission receiver
JPH07154688A (en) Video image compositing device
JPH09139865A (en) Gamma correction circuit
JPH05292498A (en) Image synthesizing system and intermulti-spot video conference equipment using same
JPH03278793A (en) Check device for picture signal decoder
JPH06205293A (en) Picture processing unit
JPH07143474A (en) Picture receiver and video conference system