JPH0518119B2 - - Google Patents

Info

Publication number
JPH0518119B2
JPH0518119B2 JP57219908A JP21990882A JPH0518119B2 JP H0518119 B2 JPH0518119 B2 JP H0518119B2 JP 57219908 A JP57219908 A JP 57219908A JP 21990882 A JP21990882 A JP 21990882A JP H0518119 B2 JPH0518119 B2 JP H0518119B2
Authority
JP
Japan
Prior art keywords
signal
circuit
marking
block
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57219908A
Other languages
Japanese (ja)
Other versions
JPS59110013A (en
Inventor
Kenji Kamya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Elemex Corp
Original Assignee
Ricoh Elemex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Elemex Corp filed Critical Ricoh Elemex Corp
Priority to JP57219908A priority Critical patent/JPS59110013A/en
Publication of JPS59110013A publication Critical patent/JPS59110013A/en
Publication of JPH0518119B2 publication Critical patent/JPH0518119B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements

Abstract

PURPOSE:To eliminate the phase disorder of an acoustic signal generated by DPCM (differential pulse code modulation) at a concatenation point and to obtain a playback signal which provides good sensation of heating without any noise by marking data so that bracketing points of respective blocks which sections the acoustic signal are in phase when the acoustic signal is written in a memory. CONSTITUTION:A zero-cross detecting circuit 12 which inputs a peak detection signal (b) outputs a marking command signal (c) to a marking circuit 13 simultaneously with the input of the peak signal. When time-axis compression is carried out during a read of data from an RAM7, marks added to the encoded data are addressed to skip every other block of the data which is read out block by block. On the other hand, when time-axis expansion is performed, a bracketing point of the signal for every block which is obtained in time-axis conversion is given at the time of the peak of the acoustic signal and in phase. Therefore, acoustic signals in respective blocks are concatenated in phase and the signal reproduced by decoding has no large phase shift.

Description

【発明の詳細な説明】 本発明は、DPCM(Differential Pulse Code
Modulation差分パルス符号化変調)符号化音響
信号処理装置、特に時間軸変換を行なうDPCM
符号化音響信号処理装置における信号ブロツク切
分用マーキング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides DPCM (Differential Pulse Code)
Modulation (differential pulse coding modulation) coded acoustic signal processing equipment, especially DPCM that performs time axis conversion
The present invention relates to a marking circuit for signal block separation in a coded audio signal processing device.

従来、楽音信号や音声信号などの音響信号を
PCM(パルス符号化変調)符号化処理すると共に
信号の時間軸変換を行なつて、再生音の音程を変
えずに再生速度を変えたり、再生速度を変えて音
程を微妙に変化させることが行なわれている。
Conventionally, acoustic signals such as musical tone signals and audio signals
PCM (Pulse Coding Modulation) encodes the signal and converts the time axis of the signal, allowing you to change the playback speed without changing the pitch of the playback sound, or change the playback speed to subtly change the pitch. It is.

このような時間軸変換を行なう場合、PCM符
号化信号を予め定めた間隔でブロツク毎に切分
し、そのブロツク毎の信号の相関の強い部分や無
音部分を検出し、圧縮の場合には、相関の強い部
分や無音部分においてそのブロツクの数周期分を
削除し、一方、伸長する場合には、相関の強い部
分の数周期分を挿入する処理が行なわれる。
When performing such time axis conversion, the PCM encoded signal is divided into blocks at predetermined intervals, and highly correlated parts and silent parts of the signals in each block are detected.In the case of compression, Several cycles of the block are deleted in strongly correlated parts or silent parts, while when expanding, several cycles of the strongly correlated parts are inserted.

しかし、従来のPCM符号化による音響信号の
時間軸変換では、音響信号をブロツク毎に切分す
る際、音響信号の位相などにかかわらず、予め定
められた時間間隔で音響信号がブロツク毎に切分
されていた。したがつて、メモリから信号を読み
出す際、位相の異なつた信号のブロツクが前後し
て読み出され、再生された音響信号に位相の相違
した接続箇所が発生して、雑音を発生させる原因
となつたり、再生音の聴感を悪化させる問題があ
つた。
However, in the time-base conversion of an audio signal using conventional PCM encoding, when the audio signal is divided into blocks, the audio signal is divided into blocks at predetermined time intervals, regardless of the phase of the audio signal. It was divided. Therefore, when reading signals from memory, blocks of signals with different phases are read out one after the other, and connections with different phases occur in the reproduced acoustic signal, causing noise. There was a problem that the hearing quality of the reproduced sound deteriorated.

本発明は、上記の問題点を解決するためになさ
れたもので、DPCM(差分パルス符号変調)符号
化よる音響信号をメモリに書き込む際、音響信号
を区分けする各ブロツクの切分点の位相が同一に
なるようにマーキングを施し、これらのマークに
基づいてメモリからブロツク毎に読み出された音
響信号の接続箇所における位相の乱れをなくし
て、時間軸変換処理の後、雑音のない良好な聴感
の再生音を得ることができる時間軸変換を行なう
DPCM符号化音響信号処理装置における信号ブ
ロツク切分用マーキング回路を提供することを目
的とする。
The present invention was made to solve the above problem, and when writing an audio signal encoded by DPCM (Differential Pulse Code Modulation) into a memory, the phase of the cutting point of each block that divides the audio signal is By marking them so that they are the same, and eliminating phase disturbances at the connection points of the acoustic signals read out from memory block by block based on these marks, a good hearing experience without noise is achieved after time axis conversion processing. Performs time axis conversion that allows you to obtain the playback sound of
The object of the present invention is to provide a marking circuit for signal block separation in a DPCM encoded audio signal processing device.

このために本発明は、一つはDPCM符号化音
響信号処理装置における符号化データとされた音
響信号をブロツク毎にメモリから読み出すため
に、DPCM符号化データのメモリへの書き込み
時にブロツク切分点のマークを施すブロツク切分
用マーキング回路であつて、入力された音響信号
波形のピークを検出するピーク検出回路と、予め
設定された時間だけ前記ピーク検出回路から出力
されるピーク検出信号をマスキングするタイマ回
路と、該DPCM符号化データのゼロクロスを検
出すると共に当該ゼロクロス検出と前記マスキン
グ後のピーク検出信号に基づいてマーキング指令
信号を出力するゼロクロス検出回路と、該マーキ
ング指令信号を入力して前記メモリへのDPCM
符号化データの書き込み時、該データにブロツク
切分用のマークを施すマーキング回路とを備えた
ことを特徴とするDPCM符号化音響信号処理装
置における信号ブロツク切分用マーキング回路
と、更に第2の発明は前記タイマ回路のマスク設
定時間経過後、予め設定された時間が経過するま
でにゼロクロス検出回路からのマーキング指令信
号が出力されないとき、前記ゼロクロス検出回路
に信号を送つて強制的にマーキング指令信号を出
力させる第2タイマ回路とを備えたDPCM符号
化音響信号処理装置における信号ブロツク切分用
マーキング回路を要旨とする。
For this purpose, the present invention has one feature that, in order to read the audio signal that is encoded data in the DPCM encoded audio signal processing device from the memory block by block, a block separation point is set when writing the DPCM encoded data to the memory. A marking circuit for marking blocks, which includes a peak detection circuit that detects the peak of an input acoustic signal waveform, and masks a peak detection signal output from the peak detection circuit for a preset time. a timer circuit; a zero-cross detection circuit that detects a zero-cross of the DPCM encoded data and outputs a marking command signal based on the zero-cross detection and the masked peak detection signal; DPCM to
A marking circuit for signal block division in a DPCM encoded audio signal processing apparatus, characterized in that the marking circuit for applying a mark for block division to the data when writing the encoded data; The invention provides that when the marking command signal is not output from the zero-cross detection circuit by the time a preset time elapses after the mask setting time of the timer circuit has elapsed, a signal is sent to the zero-cross detection circuit to forcibly output the marking command signal. The gist of the present invention is a marking circuit for signal block separation in a DPCM encoded audio signal processing apparatus, which is equipped with a second timer circuit that outputs a second timer circuit.

以下、本発明の実施例を図面に基づいて説明す
る。
Embodiments of the present invention will be described below based on the drawings.

第1図は時間軸変換を行なうDPCM符号化音
響信号処理装置の符号化回路と、DPCM符号を
メモリに書き込む時、ブロツク切分用のマーク、
つまり、DPCM符号化された音響信号のメモリ
からの読み出し速度を変えて時間軸変換を行なう
ために、メモリからDPCM符号化信号を圧縮又
は伸長してブロツク毎に読み出す際、読み出し記
号として使用するマークを付す信号ブロツク切分
用マーキング回路を示している。2は入力端子1
から入力された音声信号や楽音信号等のアナログ
音響信号を入力してフイルタリングを行なう入力
フイルタであり、音響信号処理に不要な周波数成
分や雑音を除去し帯域の設定を行なう。3は入力
フイルタ2から送られる入力信号の振幅圧縮を行
なうコンプレツサであり、ノイズリダクシヨン動
作のために信号振幅の圧縮を行ない、図示しない
DPCM信号の復号化回路ではエキスパンダによ
り信号の増幅が行なわれる。4はコンプレツサ3
から送られるアナログの音響信号を標本化するサ
ンプル・ホールド回路であり、タイミングコント
ローラ8から送られるサンプリングパルスの時間
間隔により連続的な音響信号波形の瞬間、瞬間の
振幅値がサンプル値として取り出される。5はサ
ンプル・ホールド回路4により標本化された信号
を量子化して2進数の符号に変換するA/D変換
器であり、特にここでは、入力信号と予測信号
(1サンプル前の復号値のα倍)との差分をとつ
てこれを量子化及び符号化する差分符号化のA/
D変換器となつている。6はA/D変換器5から
送られる符号化された音響信号のデータを、読み
書き可能メモリ(RAM)7内に設けられた音響
信号の数ブロツク分の記憶容量を持つレジスタに
順次記憶するためにラツチする書き込み用ラツチ
であり、タイミングコントローラ8から供給され
るラツチ信号によりデータを一時記憶し、RAM
7に書き込み許可信号が送られた時、データバス
を通してRAM7に符号化データが送られ、
RAM7の指定されたアドレスに符号化データが
順次書き込まれる。一方、RAM7への符号化デ
ータの書き込みを行なう際、例えばその最下位ビ
ツト(LSB)に、信号の圧縮や伸長による時間
軸変換を行なう時のRAM7からの読み出しブロ
ツクの切分点を指定するマーク(例えば論理
「1」の符号)が付されるが、このような動作を
行なうブロツク切分用マーキング回路は次のよう
に構成される。11はコンプレツサ3からのアナ
ログ音響信号を入力し、そのピークを検出するピ
ーク検出回路であつて、コンデンサの充放電を利
用して音響信号の正のピーク又は負のピーク時に
パルス状のピーク検出信号を出力する。14は予
め設定された時間だけピーク検出回路11から出
力されるピーク検出信号をマスクしてその信号の
出力を中止させるタイマ回路であり、後述するゼ
ロクロス検出回路12から出力されるマーキング
指令信号の立上り時から所定のマスク時間だけ高
レベルのマスク用信号をピーク検出回路11に繰
り返し出力する。ゼロクロス検出回路12はA/
D変換器5から書き込み用ラツチ6に出力される
DPCM符号化信号の最上位ビツト(MSB)の情
報、すなわち符号化データの正負符号をチエツク
すると共にピーク検出回路11からのピーク検出
信号を入力し、ピーク検出信号を入力すると同時
にDPCM符号化データが負から正に移行するゼ
ロクロス、即ち差分が負から正に移る差分「0」
の点を検出した時、パルス状のマーキング指令信
号をマーキング回路13に出力するように構成さ
れる。なお、ゼロクロス検出がピーク検出信号と
ほぼ同時に得られるのはA/D変換器5から出力
された符号化信号が差分信号であるからである。
よつてピーク検出回路11がアナログ音響信号の
正のピークを検出するようにした場合には、その
ピークはA/D変換器5から出力されるDPCM
符号化信号において正から負に移行するゼロクロ
スとして表われるから、ゼロクロス検出回路12
は正から負に変わるゼロクロスを最上位ビツトを
チエツクしながら検出することになる。マーキン
グ回路13はゼロクロス検出回路12から出力さ
れるマーキング指令信号を受けて、A/D変換器
5から出力される符号化データにおける例えば最
下位ビツト(LSB)にブロツクの切分点を示す
マーク、例えば論理「1」の符号を付与するよう
に動作する。15は、無音入力時に作動する第2
タイマ回路であり、無音入力信号が続く場合、即
ちブロツクを指定する切分点のマーキングが、メ
モリを一循するような長い時間にわたつてできな
い場合、RAM7内レジスタの数ブロツク分のメ
モリは切分点を示すマークが付されないまま無音
状態を表わす符号化データが記憶されることにな
る。その場合、復号化の為に切分点を示すマーク
を検出し、そのマークの位置からデータを読み出
すことから、無音状態を示すデータが無視され、
再生時の音に連続性がなく違和感を生ずることと
なり、また聴感上信号が遅れて聞こえることとな
る。このような現象の発生を防止するために、タ
イマ回路14のマスク信号終了から所定の時間経
過してもゼロクロス検出回路12からマーキング
指令信号が出力されない場合、高レベル信号をゼ
ロクロス検出回路12に送つて強制的にマーキン
グ指令信号を出力させるように構成される。
Figure 1 shows the encoding circuit of a DPCM encoded audio signal processing device that performs time axis conversion, and marks for dividing blocks when writing DPCM codes into memory.
In other words, marks are used as read symbols when compressing or decompressing a DPCM encoded signal from memory and reading it block by block in order to change the read speed of the DPCM encoded acoustic signal from memory and perform time axis conversion. This figure shows a marking circuit for separating signal blocks. 2 is input terminal 1
This is an input filter that performs filtering by inputting and filtering analog audio signals such as audio signals and musical tone signals input from an audio signal, and sets a band by removing frequency components and noise that are unnecessary for audio signal processing. 3 is a compressor that compresses the amplitude of the input signal sent from the input filter 2; it compresses the signal amplitude for noise reduction operation;
In the DPCM signal decoding circuit, the signal is amplified by an expander. 4 is compressor 3
This is a sample-and-hold circuit that samples analog audio signals sent from the timing controller 8, and instantaneous amplitude values of continuous audio signal waveforms are taken out as sample values at the time intervals of sampling pulses sent from the timing controller 8. Reference numeral 5 denotes an A/D converter that quantizes the signal sampled by the sample-and-hold circuit 4 and converts it into a binary code. A/A of differential encoding that takes the difference between the
It is a D converter. 6 is for sequentially storing the encoded audio signal data sent from the A/D converter 5 in a register provided in a read/write memory (RAM) 7 and having a storage capacity for several blocks of audio signals. This is a write latch that latches on the RAM.
When a write permission signal is sent to RAM 7, encoded data is sent to RAM 7 through the data bus.
Encoded data is sequentially written to designated addresses in RAM 7. On the other hand, when writing encoded data to RAM 7, for example, a mark is placed in the least significant bit (LSB) to specify the cutting point of the block read from RAM 7 when performing time axis conversion by signal compression or expansion. (for example, a code of logic "1"), the block division marking circuit that performs such an operation is constructed as follows. Reference numeral 11 is a peak detection circuit that inputs the analog audio signal from the compressor 3 and detects its peak, and uses charging and discharging of a capacitor to generate a pulse-like peak detection signal at the positive peak or negative peak of the audio signal. Output. 14 is a timer circuit which masks the peak detection signal outputted from the peak detection circuit 11 for a preset time and stops outputting the signal, and when the marking command signal outputted from the zero-cross detection circuit 12, which will be described later, rises. A high-level masking signal is repeatedly output to the peak detection circuit 11 for a predetermined masking time from the time. The zero cross detection circuit 12 is A/
Output from D converter 5 to writing latch 6
The information of the most significant bit (MSB) of the DPCM encoded signal, that is, the sign of the encoded data is checked, and the peak detection signal from the peak detection circuit 11 is inputted, and the DPCM encoded data is input at the same time as the peak detection signal is inputted. Zero crossing where the difference goes from negative to positive, that is, the difference “0” where the difference goes from negative to positive.
The marking circuit 13 is configured to output a pulsed marking command signal to the marking circuit 13 when the point is detected. Note that the reason why the zero cross detection is obtained almost simultaneously with the peak detection signal is because the encoded signal output from the A/D converter 5 is a differential signal.
Therefore, when the peak detection circuit 11 detects a positive peak of the analog acoustic signal, the peak is detected by the DPCM output from the A/D converter 5.
Since it appears as a zero cross transition from positive to negative in the encoded signal, the zero cross detection circuit 12
The zero crossing that changes from positive to negative is detected while checking the most significant bit. The marking circuit 13 receives the marking command signal output from the zero-cross detection circuit 12, and marks, for example, the least significant bit (LSB) of the encoded data output from the A/D converter 5, indicating the cutting point of the block. For example, it operates to assign a logic "1" sign. 15 is the second one that operates when there is no sound input.
This is a timer circuit, and if the silent input signal continues, that is, if the marking of the cutting point that specifies the block cannot be done for a long time as it takes to go around the memory, the memory for several blocks of registers in RAM 7 will be cut off. Encoded data representing a silent state is stored without markings indicating equinoxes. In that case, the mark indicating the cutting point is detected for decoding, and data is read from the position of that mark, so data indicating silence is ignored.
There is no continuity in the sound during playback, creating a sense of discomfort, and the signal is perceived to be delayed. In order to prevent such a phenomenon from occurring, if a marking command signal is not output from the zero-cross detection circuit 12 even after a predetermined period of time has elapsed from the end of the mask signal from the timer circuit 14, a high-level signal is sent to the zero-cross detection circuit 12. Accordingly, the marking command signal is forcibly output.

次に、先ず第2図の波形図を参照して有音の音
響信号が入力された時のブロツク切分用のマーキ
ング回路の動作を説明する。
Next, first, the operation of the marking circuit for block separation when a sound signal is inputted will be explained with reference to the waveform diagram of FIG.

楽音信号や音声信号等の音響信号は、入力端子
1から入力され、入力フイルタ2を通ることによ
つて信号処理に不要な周波数成分や雑音が信号か
ら除去され、コンプレツサ3に送られる。コンプ
レツサ3ではノイズリダクシヨン等のために音響
信号の振幅圧縮が行なわれ、振幅圧縮されたアナ
ログ音響信号はDPCM符号化処理回路へ送られ、
先ず、サンプル・ホールド回路4に入力されてサ
ンプリングが行なわれる。サンプリングはタイミ
ングコントローラ8から送られるサンプリングパ
ルスの時間間隔で行なわれ、各振幅値がサンプル
値として保持される。サンプル・ホールド回路4
により標本化された信号は、次にA/D変換器5
に送られ、それら各信号の差分が量子化され2進
数の符号に変換される。即ち、ここでは、連続し
て入力される標本化信号の入力信号と予測信号の
差分をとつてこれが量子化され、量子化された信
号データは2進数に符号化される。A/D変換器
5でDPCM符号となつた音響信号の符号化デー
タは、次に書き込み用ラツチ6に送られ、タイミ
ングコントローラ8から供給されるラツチ信号に
よつてラツチされる。そして、書き込み用ラツチ
6でラツチされた符号化データは、順次RAM7
に送られ、図示しない書き込み用カウンタから供
給されるアドレス信号に基づいてアドレスされな
がらRAM7内に一定の速度で書き込まれてい
く。
An acoustic signal such as a musical tone signal or a voice signal is input from an input terminal 1, passes through an input filter 2 to remove frequency components and noise unnecessary for signal processing, and is sent to a compressor 3. The compressor 3 compresses the amplitude of the audio signal for noise reduction, etc., and sends the amplitude-compressed analog audio signal to the DPCM encoding processing circuit.
First, the signal is input to the sample/hold circuit 4 and sampling is performed. Sampling is performed at time intervals of sampling pulses sent from the timing controller 8, and each amplitude value is held as a sample value. Sample/hold circuit 4
The signal sampled by
The difference between these signals is quantized and converted into a binary code. That is, here, the difference between the input signal and the predicted signal of the continuously input sampled signal is quantized, and the quantized signal data is encoded into a binary number. The encoded data of the audio signal converted into a DPCM code by the A/D converter 5 is then sent to a write latch 6, where it is latched by a latch signal supplied from a timing controller 8. Then, the encoded data latched by the write latch 6 is sequentially transferred to the RAM 7.
The data is written into the RAM 7 at a constant speed while being addressed based on an address signal supplied from a writing counter (not shown).

一方、A/D変換器5から符号化データが書き
込み用ラツチ6に送られ一時記憶される際、その
符号化データの最下位ビツトに、信号のブロツク
切分点を示すマークが音響信号の所定のピーク位
置において次のように付与される。
On the other hand, when the encoded data is sent from the A/D converter 5 to the write latch 6 and temporarily stored, a mark indicating the block division point of the signal is placed in the least significant bit of the encoded data at a predetermined point of the audio signal. It is given as follows at the peak position of .

すなわち、コンプレツサ3から出力されたアナ
ログの音響信号aはピーク検出回路11に入力さ
れ、コンデンサの充放電を利用して音響信号aの
負のピークが検出され、このピーク位置を示すピ
ーク検出信号bがピーク検出回路11から出力さ
れる。この時、タイマ回路14からは、前のマー
キング信号cがゼロクロス検出回路12から出力
された後、予め設定された時間、例えば時間TM
だけピーク検出信号をマスクする出力信号dがピ
ーク検出回路11に出されているから、この間の
ピーク検出はキヤンセルされる。したがつて、タ
イマ回路14の設定時間によつておよそのマーキ
ングの時間間隔つまりブロツクの長さが決められ
ることになる。このようなピーク検出信号bを入
力するゼロクロス検出回路12は、そのピーク信
号入力と同時に、書き込み用ラツチ6にラツチさ
れる符号化データの正、負符号が付された最上位
ビツトをチエツクする間、各データの正負信号が
負から正に変わるゼロクロス点を検出した時、マ
ーキング指令信号cをマーキング回路13に出力
する。そして、マーキング指令信号cを入力した
マーキング回路13では、書き込み用ラツチ6に
ラツチされる符号化データにおける例えば最下位
ビツトにブロツクの切分点を示すマークが例えば
論理「1」の符号で付される。
That is, the analog acoustic signal a output from the compressor 3 is input to the peak detection circuit 11, and the negative peak of the acoustic signal a is detected using charging and discharging of the capacitor, and a peak detection signal b indicating the position of this peak is generated. is output from the peak detection circuit 11. At this time, the timer circuit 14 outputs a preset time after the previous marking signal c is output from the zero cross detection circuit 12, for example, the time T M
Since the output signal d for masking the peak detection signal by the amount of time is output to the peak detection circuit 11, the peak detection during this period is canceled. Therefore, the approximate marking time interval, that is, the length of the block, is determined by the set time of the timer circuit 14. The zero-cross detection circuit 12 inputting such a peak detection signal b checks the most significant bit with a positive or negative sign of the encoded data latched in the write latch 6 simultaneously with the input of the peak signal b. , when detecting a zero crossing point where the positive/negative signal of each data changes from negative to positive, outputs a marking command signal c to the marking circuit 13. Then, in the marking circuit 13 to which the marking command signal c is input, a mark indicating the cutting point of the block is attached, for example, to the least significant bit of the encoded data latched in the write latch 6, with a code of logic "1". Ru.

このようにして、ブロツク切分点を示すマーク
を施された符号化データはRAM7に記憶される
が、ここからの読み出し時に信号の圧縮や伸長に
よる時間軸変換が行なわれる。すなわち、RAM
7からのデータ読み出し時に時間軸の圧縮が行な
われる場合、符号化データに付されたマークをア
ドレス指定してデータがブロツク毎に読み出され
る際にブロツクを一部飛ばして読み出す操作が行
なわれる。一方、時間軸の伸長を行なう場合に
は、同一のデータブロツクがマーク情報によつて
複数回繰り返されて読み出され、新たにブロツク
の挿入が行なわれるが、時間軸変換に伴うブロツ
ク毎の信号の切分点は、上述のように、音響信号
のピーク時に付けられ、同一位相の点となつてい
る。したがつて、各ブロツク毎の音響信号は位相
をそろえて接続されることになり、復号化され再
生された信号に大きな位相のずれなどが生じない
ことから、接続ノイズや聴感の悪化は発生せず、
良好な再生音をつくり出すことができる。
In this way, the encoded data with marks indicating the block division points are stored in the RAM 7, and when read from there, time axis conversion is performed by signal compression and expansion. i.e. RAM
When compression of the time axis is performed when reading data from 7, an operation is performed in which a mark attached to encoded data is specified as an address and when data is read out block by block, some blocks are skipped and read out. On the other hand, when expanding the time axis, the same data block is read out multiple times based on mark information, and a new block is inserted. As described above, the cutting point is set at the peak of the acoustic signal and is a point of the same phase. Therefore, the audio signals of each block are connected with the same phase, and there is no large phase shift in the decoded and reproduced signal, so no connection noise or deterioration of hearing sensation occurs. figure,
It can produce good playback sound.

一方、無音信号が継続するような場合、第2図
の実施例ではピーク検出をできず、マーキングを
行なうことができないことから、時間軸変換の処
理に支障をきたす。
On the other hand, if the silent signal continues, the embodiment shown in FIG. 2 cannot detect a peak and cannot perform marking, which causes problems in time axis conversion processing.

したがつて、第3図に示すように、無音の音響
信号a1が入力された場合には、第2タイマ回路1
5が、ゼロクロス検出回路12から所定のマーキ
ング信号が出力されない場合、タイマ回路14か
ら出力されるマスク信号d1の立下り時から予め設
定されたデイレイ時間TDの後、出力信号eをゼ
ロクロス検出回路12に出力する。この第2タイ
マ回路15からの出力信号eを入力したゼロクロ
ス検出回路12はこの時無条件にマーキング指令
信号c1をマーキング回路13に出力し、上記と同
様にブロツクの切分点を示すマークが符号化デー
タの一部に付与される。
Therefore, as shown in FIG. 3, when the silent acoustic signal a1 is input, the second timer circuit 1
5, when a predetermined marking signal is not output from the zero cross detection circuit 12, the output signal e is detected as a zero cross after a preset delay time T D from the falling edge of the mask signal d1 output from the timer circuit 14. Output to circuit 12. The zero cross detection circuit 12, which has input the output signal e from the second timer circuit 15, unconditionally outputs the marking command signal c1 to the marking circuit 13 at this time, and similarly to the above, the mark indicating the cutting point of the block is Added to part of encoded data.

このように、無音入力時にも所定の間隔でブロ
ツクの切分点を示すマークが付与されることによ
り、例えば無音状態の後に急激なアタツク部をも
つ音響信号が入力された場合にも、再生音が大き
く遅れるといつたことを防止し、もとの入力信号
に追随して立上りにすることができる。
In this way, marks are added at predetermined intervals to indicate the block cutting points even when there is no sound input, so that even when an acoustic signal with a sudden attack part is input after a period of silence, the reproduced sound It is possible to prevent the input signal from occurring with a large delay, and to follow the original input signal and make it rise.

以上説明したように、本発明の時間軸変換を行
なうDPCM符号化音響信号処理装置の信号ブロ
ツク切分用マーキング回路によれば、音響信号の
ピーク位置でその符号化データにマークを付ける
ことから、音響信号における同一位相の点をブロ
ツクの切分点とすることができ、時間軸変換を行
なうためのメモリからブロツク毎に音響信号の符
号化データを読み出す際、圧縮や伸長を行なつて
各ブロツクを削除又は繰り返し挿入しても各ブロ
ツクの接続箇所の位相に乱れを生じさせず、この
ためノイズの発生や聴感の悪化を防止することが
できる。また、無音入力信号時にも所定の時間間
隔で符号化データにマークを付けることができる
から、メモリからの読み出し時に、マークがある
期間においてないことによる再生音の遅れなどの
不具合を発生させない。
As explained above, according to the marking circuit for signal block division of the DPCM encoded audio signal processing device that performs time axis conversion of the present invention, since the encoded data is marked at the peak position of the audio signal, Points of the same phase in the acoustic signal can be used as the cutting points of the blocks, and when reading the encoded data of the acoustic signal for each block from the memory for time axis conversion, compression and expansion are performed to separate each block. Even if the block is deleted or repeatedly inserted, the phase at the connection point of each block is not disturbed, and therefore noise generation and deterioration of hearing sensation can be prevented. Further, since marks can be added to the encoded data at predetermined time intervals even when a silent input signal is being input, problems such as delays in reproduced sound due to the absence of marks during a certain period when reading from the memory are not caused.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例を示し、第1図はDPCM
符号化音響信号処理装置の符号化回路と、その信
号ブロツク切分用マーキング回路を示すブロツク
図、第2図は音響信号及び各回路の出力信号波形
図、第3図は無音入力音響信号と各回路の出力信
号波形図である。 6……書き込み用ラツチ、7……RAM(メモ
リ)、11……ピーク検出回路、12……ゼロク
ロス検出回路、13……マーキング回路、14…
…タイマ回路、15……第2タイマ回路。
The figure shows an embodiment of the present invention, and Figure 1 is a DPCM
A block diagram showing the encoding circuit of the encoded audio signal processing device and its marking circuit for signal block division, FIG. 2 is a waveform diagram of the audio signal and the output signal of each circuit, and FIG. FIG. 3 is an output signal waveform diagram of the circuit. 6...Latch for writing, 7...RAM (memory), 11...Peak detection circuit, 12...Zero cross detection circuit, 13...Marking circuit, 14...
...Timer circuit, 15...Second timer circuit.

Claims (1)

【特許請求の範囲】 1 DPCM符号化音響信号処理装置における符
号化データとされた音響信号をブロツク毎にメモ
リから読み出すために、DPCM符号化データの
メモリへの書き込み時にブロツク切分点のマーク
を施すブロツク切分用マーキング回路であつて、
入力された音響信号波形のピークを検出するピー
ク検出回路と、予め設定された時間だけ前記ピー
ク検出回路から出力されるピーク検出信号をマス
キングするタイマ回路と、該DPCM符号化デー
タのゼロクロスを検出すると共に当該ゼロクロス
検出と前記マスキング後のピーク検出信号に基づ
いてマーキング指令信号を出力するゼロクロス検
出回路と、該マーキング指令信号を入力して前記
メモリへのDPCM符号化データの書き込み時、
該データにブロツク切分用のマークを施すマーキ
ング回路とを備えたことを特徴とするDPCM符
号化音響信号処理装置における信号ブロツク切分
用マーキング回路。 2 DPCM符号化音響信号処理装置における符
号化データとされた音響信号をブロツク毎にメモ
リから読み出すために、DPCM符号化データの
メモリへの書き込み時にブロツク切分点のマーク
を施すブロツク切分用マーキング回路であつて、
入力された音響信号波形のピークを検出するピー
ク検出回路と、予め設定された時間だけ前記ピー
ク検出回路から出力されるピーク検出信号をマス
キングするタイマ回路と、該DPCM符号化デー
タのゼロクロスを検出すると共に、当該ゼロクロ
ス検出と前記マスキング後のピーク検出信号に基
づいてマーキング指令信号を出力するゼロクロス
検出回路と、該マーキング指令信号を入力して前
記メモリへのDPCM符号化データの書き込み時、
該データにブロツク切分用のマークを施すマーキ
ング回路と、前記タイマ回路のマスク設定時間経
過後、予め設定された時間が経過するまでに前記
ゼロクロス検出回路からのマーキング指令信号が
出力されない時、前記ゼロクロス検出回路に指令
信号を出力して強制的にマーキング指令信号を出
力させる第2タイマ回路とを備えたことを特徴と
するDPCM符号化音響信号処理装置の信号ブロ
ツク切分用マーキング回路。
[Scope of Claims] 1. In order to read the audio signal that is encoded data in the DPCM encoded audio signal processing device from the memory block by block, marks of block division points are set when writing the DPCM encoded data to the memory. A marking circuit for dividing blocks,
A peak detection circuit that detects the peak of an input acoustic signal waveform, a timer circuit that masks the peak detection signal output from the peak detection circuit for a preset time, and a zero cross of the DPCM encoded data. and a zero-cross detection circuit that outputs a marking command signal based on the zero-cross detection and the peak detection signal after the masking, and when writing the DPCM encoded data to the memory by inputting the marking command signal;
1. A marking circuit for signal block division in a DPCM encoded audio signal processing apparatus, comprising a marking circuit for applying marks for block division to the data. 2. Marking for block division that marks the block division point when writing DPCM encoded data into memory in order to read the audio signal that is encoded data in the DPCM encoded audio signal processing device from the memory block by block. It is a circuit,
A peak detection circuit that detects the peak of an input acoustic signal waveform, a timer circuit that masks the peak detection signal output from the peak detection circuit for a preset time, and a zero cross of the DPCM encoded data. and a zero-cross detection circuit that outputs a marking command signal based on the zero-cross detection and the peak detection signal after the masking, and when writing the DPCM encoded data to the memory by inputting the marking command signal;
When a marking command signal is not outputted from the zero-cross detection circuit until a preset time elapses after the mask setting time of the marking circuit and the timer circuit has elapsed, which applies a mark for dividing the block to the data, A marking circuit for signal block separation of a DPCM encoded acoustic signal processing device, comprising a second timer circuit that outputs a command signal to a zero-cross detection circuit to forcibly output a marking command signal.
JP57219908A 1982-12-14 1982-12-14 Marking circuit for signal block bracketing of dpcm-coded acoustic signal processor Granted JPS59110013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57219908A JPS59110013A (en) 1982-12-14 1982-12-14 Marking circuit for signal block bracketing of dpcm-coded acoustic signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57219908A JPS59110013A (en) 1982-12-14 1982-12-14 Marking circuit for signal block bracketing of dpcm-coded acoustic signal processor

Publications (2)

Publication Number Publication Date
JPS59110013A JPS59110013A (en) 1984-06-25
JPH0518119B2 true JPH0518119B2 (en) 1993-03-11

Family

ID=16742906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57219908A Granted JPS59110013A (en) 1982-12-14 1982-12-14 Marking circuit for signal block bracketing of dpcm-coded acoustic signal processor

Country Status (1)

Country Link
JP (1) JPS59110013A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722917Y2 (en) * 1988-01-09 1995-05-24 株式会社ナムコ Voice conversion phone
JPH01219890A (en) * 1988-02-29 1989-09-01 Namuko:Kk Musical interval modulating circuit

Also Published As

Publication number Publication date
JPS59110013A (en) 1984-06-25

Similar Documents

Publication Publication Date Title
US4121058A (en) Voice processor
US4382160A (en) Methods and apparatus for encoding and constructing signals
US4271332A (en) Speech signal A/D converter using an instantaneously-variable bandwidth filter
KR960027378A (en) High efficiency coding method and apparatus
JPH0518119B2 (en)
JP2811692B2 (en) Multi-channel signal compression method
JP3227929B2 (en) Speech encoding apparatus and decoding apparatus for encoded signal
JPH0516101B2 (en)
JPH06167978A (en) Sound source device of electronic musical instrument
JP2005122034A (en) Audio data compression method
JPS6122370B2 (en)
JPS604997A (en) Time base converter for acoustic signal
JPH0430600B2 (en)
JPS60256987A (en) Time axis converter of acoustic signal
KR0133395B1 (en) Autoreapeat reproducing apparatus
JPS60263375A (en) Time axis converter of acoustic signal
JPH0467200B2 (en)
JPH0431120B2 (en)
KR0130875B1 (en) Audio signal reproducing apparatus for pcm and mpeg signal
JP2650242B2 (en) Voice recording device
JPH07101360B2 (en) Voice recording / playback device
GB2084433A (en) Methods and apparatus or encoding and constructing signals
JPH0145919B2 (en)
JPS61202531A (en) Receiver
JPS5821799A (en) Voice reproducer