JPH0513049Y2 - - Google Patents

Info

Publication number
JPH0513049Y2
JPH0513049Y2 JP13115186U JP13115186U JPH0513049Y2 JP H0513049 Y2 JPH0513049 Y2 JP H0513049Y2 JP 13115186 U JP13115186 U JP 13115186U JP 13115186 U JP13115186 U JP 13115186U JP H0513049 Y2 JPH0513049 Y2 JP H0513049Y2
Authority
JP
Japan
Prior art keywords
circuit
emphasis
terminal
capacitor
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13115186U
Other languages
Japanese (ja)
Other versions
JPS6338414U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13115186U priority Critical patent/JPH0513049Y2/ja
Publication of JPS6338414U publication Critical patent/JPS6338414U/ja
Application granted granted Critical
Publication of JPH0513049Y2 publication Critical patent/JPH0513049Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はFM伝送に使用されるエンフアシス回
路のうち受信側で使用されるデイエンフアシス回
路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a de-emphasis circuit used on the receiving side among emphasis circuits used in FM transmission.

〔従来の技術〕[Conventional technology]

エンフアシス回路はFM伝送における、信号対
雑音比の改善のために使用される。一般にエンフ
アシス回路の特性はTマイクロセカンドという表
し方で規定される。更に、衛星を使用した国際間
通信においてはCCITT勧告(J.17)で規定され
たエンフアシス回路が使用されている。近年、衛
星通信は国際間通信のみならず、地域通信にも使
用されてきている。このために種々のエンフアシ
ス特性に簡単に変更できることが望まれる。
Emphasis circuits are used to improve the signal-to-noise ratio in FM transmission. Generally, the characteristics of an emphasis circuit are defined in terms of T microseconds. Furthermore, in international communications using satellites, emphasis circuits specified by the CCITT Recommendation (J.17) are used. In recent years, satellite communications have been used not only for international communications but also for regional communications. For this reason, it is desirable to be able to easily change the emphasis characteristics to various types.

このTマイクロセカンド、及びCCITT勧告
J.17の夫々のエンフアシスの特性を第2図及び第
3図により説明する。
This T microsecond and CCITT recommendation
The characteristics of each emphasis of J.17 will be explained with reference to FIGS. 2 and 3.

第2図は1個の演算増幅器11、2個の抵抗器
R1,R2及び1個のコンデンサCにより構成した
Tマイクロセカンドのデイエンフアシス回路であ
る。この回路の利得周波数特性は下式で表され
る。
Figure 2 shows one operational amplifier 11 and two resistors.
This is a T microsecond de-emphasis circuit composed of R 1 , R 2 and one capacitor C. The gain frequency characteristic of this circuit is expressed by the following formula.

クロスオーバ周波数(X)にて、|G|=1で
あるから、 R2/R1=√1+(X2 (ωX=2πX 第3図は1個の演算増幅器11,3個の抵抗器
R1,R2,R4及び1個のコンデンサCで構成され
たCCITT勧告J.17による特性のデイエンフアシ
ス回路である。この回路の利得周波数特性は下式
で表される。
At the crossover frequency ( X ), |G|=1, so R 2 /R 1 =√1+( X ) 2 ( ωX = 2πX ) Figure 3 shows one operational amplifier 11 and three resistors.
This is a de-emphasis circuit consisting of R 1 , R 2 , R 4 and one capacitor C and having characteristics according to CCITT Recommendation J.17. The gain frequency characteristic of this circuit is expressed by the following formula.

一方、CCITT勧告J.17によるデイエンフアシ
ス特性は、次式で規定されている。なお、クロス
オーバ周波数は1.42KHzである。
On the other hand, the de-emphasis characteristic according to CCITT Recommendation J.17 is defined by the following equation. Note that the crossover frequency is 1.42KHz.

したがつて、 C(R2+R4)=1/3000 (R2+R4)/R4=√75 R2/R1×R4/R2+R4=1/2.9174 上の3式より、 R1=9.932×10-5/C R2=2.948×10-4/C R4=3.849×10-5/C したがつて、これらを第4図及び第5図に示す
従来の回路例に適用した場合を示す。なお、ここ
では3種類のデイエンフアシス特性に設定するこ
とができる例を示している。
Therefore, C (R 2 + R 4 ) = 1/3000 (R 2 + R 4 )/R 4 = √75 R 2 / R 1 × R 4 / R 2 + R 4 = 1/2.9174 From the above three equations, R 1 =9.932×10 -5 /C R 2 =2.948×10 -4 /C R 4 =3.849×10 -5 /C Therefore, these can be converted into the conventional circuit examples shown in FIGS. 4 and 5. Shows the case where it is applied. Note that here, an example is shown in which three types of de-emphasis characteristics can be set.

先ず第4図の回路例について説明する。 First, the circuit example shown in FIG. 4 will be explained.

この回路例では、演算増幅器11に対して抵抗
R1,R2,R5,R7,R9、及びコンデンサC1,C2
C3を切替接続できるように構成している。そし
て、端子3,4間を接続した時はT1マイクロセ
カンド、端子5,6間を接続した時はCCITT勧
告J.17のデイエンフアシス特性が得られる。ま
た、端子9,10間を接続した時はエンフアシ
ス・オフになる。
In this circuit example, a resistor is connected to the operational amplifier 11.
R 1 , R 2 , R 5 , R 7 , R 9 and capacitors C 1 , C 2 ,
It is configured so that C 3 can be switched and connected. When terminals 3 and 4 are connected, a de-emphasis characteristic of T 1 microsecond is obtained, and when terminals 5 and 6 are connected, a de-emphasis characteristic of CCITT Recommendation J.17 is obtained. Furthermore, when terminals 9 and 10 are connected, emphasis is turned off.

したがつて、上述した計算式を第4図に適用す
ると、各定数は1つの定数を適当に定めると順次
算出できる。例えば、コンデンサC1の静電容量
を適当な値に決めると、各定数は以下の式で求め
ることができる。
Therefore, when the above-mentioned calculation formula is applied to FIG. 4, each constant can be calculated sequentially by appropriately determining one constant. For example, if the capacitance of capacitor C1 is set to an appropriate value, each constant can be calculated using the following formula.

R1=9.932×10-5/C1 R4=3.849×10-5/C1 R7=2.948×10-4/C1 R5=T2/C2 R2=T1/C3 R9=R1 これらの式から判るようにクロスオーバ周波数
における各デイエンフアシスの利得を1に揃える
には、各抵抗の抵抗値は勿論、各コンデンサの静
電容量も夫々異なる値に設定する必要がある。デ
イエンフアシス特性は、送信側の変調信号を忠実
に復元させるために高い精度が要求される。した
がつて、各抵抗器、コンデンサは抵抗値、静電容
量値が計算値を同一となるよう高い精度のものが
要求される。精度の高いコンデンサは高価であ
る。しかも、各コンデンサの静電容量は互いに関
連した値であるため、夫々1個のコンデンサで希
望の値に設定できずに複数のコンデンサが必要と
なる可能性が高い。
R 1 =9.932×10 -5 /C 1 R 4 =3.849×10 -5 /C 1 R 7 =2.948×10 -4 /C 1 R5 = T2 / C2 R 2 = T 1 / C 3 R 9 = R 1As can be seen from these equations, in order to make the gains of each de-emphasis equal to 1 at the crossover frequency, not only the resistance value of each resistor but also the capacitance of each capacitor is required. Each must be set to a different value. The de-emphasis characteristic requires high accuracy in order to faithfully restore the modulated signal on the transmitting side. Therefore, each resistor and capacitor are required to have high precision so that the calculated resistance and capacitance values are the same. High precision capacitors are expensive. Furthermore, since the capacitances of the capacitors have values that are related to each other, it is highly likely that a desired value cannot be set with a single capacitor, and that a plurality of capacitors will be required.

次に、第5図の回路例について説明する。この
回路例では、演算増幅器11に対して抵抗R2
R4,R5,R7,R9,R10,R11,R12,R13及びコン
デンサCをスイツチ21a〜21cで切替接続で
きるように構成している。そして、ここでは、基
本となる第2図並びに第3図のデイエンフアシス
回路のコンデンサの静電容量は一定値に固定し、
各抵抗器の抵抗値を切替スイツチにより変化して
各種デイエンフアシス特性を切替えるようにして
いる。この場合の各定数はコンデンサCの静電容
量を適当に定めれば各抵抗器の抵抗値は、以下の
式で求めることができる。
Next, the circuit example shown in FIG. 5 will be explained. In this circuit example, resistors R 2 ,
R 4 , R 5 , R 7 , R 9 , R 10 , R 11 , R 12 , R 13 and the capacitor C are configured so that they can be switched and connected by switches 21a to 21c. Here, the capacitance of the capacitor of the basic de-emphasis circuit shown in FIGS. 2 and 3 is fixed to a constant value,
The resistance value of each resistor is changed by a changeover switch to switch various de-emphasis characteristics. In this case, each constant can be determined by appropriately determining the capacitance of the capacitor C, and the resistance value of each resistor can be determined by the following formula.

R2=T1/C R4=3.849×10-5/C R5=T2/C R7=2.948×10-4/C R9=R13 R10=9.932×105/C このデイエンフアシス回路は、1個のコンデン
サで実現でき、かつコンデンサの静電容量を任意
に設定できる。しかしながら、デイエンフアシス
特性を切替える時には各抵抗器の抵抗値を全て変
化しなければならないため、多連の切替スイツチ
を必要とする。
R 2 =T 1 /C R 4 =3.849×10 -5 /C R 5 =T 2 /C R 7 =2.948×10 -4 /C R 9 =R 13 R 10 =9.932×10 5 /C This de-emphasis circuit can be realized with one capacitor, and the capacitance of the capacitor can be set arbitrarily. However, when changing the de-emphasis characteristic, all the resistance values of each resistor must be changed, so multiple changeover switches are required.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

上述した従来のデイエンフアシス回路は、各デ
イエンフアシスを構成するコンデンサの静電容量
値が互いに関連するので複数の高価な精度の高い
コンデンサを必要としたり、或いはコンデンサ1
個で各種のデイアンフアシス特性を実現するには
各デイエンフアシス回路を構成する各抵抗器の抵
抗値を変化させる必要があるので切替が複雑にな
るという問題がある。
In the conventional de-emphasis circuit described above, the capacitance values of the capacitors constituting each de-emphasis are related to each other.
In order to realize various de-emphasis characteristics individually, it is necessary to change the resistance value of each resistor constituting each de-emphasis circuit, which poses a problem in that switching becomes complicated.

〔問題点を解決するための手段〕[Means for solving problems]

本考案のデイエンフアシス回路は、容易にデイ
エンフアシス特性を変更でき、しかも高価な精度
の高いコンデンサの数を減らして安価に構成する
ことを可能とするものである。
The de-emphasis circuit of the present invention allows the de-emphasis characteristics to be easily changed and can be constructed at low cost by reducing the number of expensive high-precision capacitors.

本考案のデイエンフアシス回路は、反転入力端
子を有する演算増幅器と、回路の入力端子と前記
演算増幅器の反転入力端子間に接続された抵抗器
と、この反転入力端子に一方の端子を接続された
コンデンサと、このコンデンサの他方の端子と前
記演算増幅器の出力端子間に接続された抵抗器
と、前記反転入力端子と回路の出力端子間を接続
する直列接続された複数個の抵抗器と、これら複
数個の抵抗器の夫々の接続点及び回路の出力端子
にそれぞれ一方の端子を接続された別の複数個の
抵抗器とを備え、後者の複数個の抵抗器の他方の
端子のうちいずれか1つと、前記演算増幅器の出
力端子或いはこの端子に接続された前記抵抗器と
コンデンサとの接続点のいずれかとを接続するこ
とによつて複数種類のデイエンフアシス特性を得
るように構成している。
The de-emphasis circuit of the present invention includes an operational amplifier having an inverting input terminal, a resistor connected between the input terminal of the circuit and the inverting input terminal of the operational amplifier, and a capacitor having one terminal connected to the inverting input terminal. a resistor connected between the other terminal of the capacitor and the output terminal of the operational amplifier; a plurality of resistors connected in series between the inverting input terminal and the output terminal of the circuit; and another plurality of resistors each having one terminal connected to the connection point of each of the plurality of resistors and the output terminal of the circuit, and one of the other terminals of the latter plurality of resistors. Furthermore, a plurality of types of de-emphasis characteristics are obtained by connecting either the output terminal of the operational amplifier or the connection point between the resistor and the capacitor connected to this terminal.

〔実施例〕〔Example〕

次に、本考案を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本考案の一実施例のデイエンフアシス
回路の回路図であり、ここでは3種類のデイエン
フアシス特性が得られる例を示している。
FIG. 1 is a circuit diagram of a de-emphasis circuit according to an embodiment of the present invention, and shows an example in which three types of de-emphasis characteristics can be obtained.

即ち、非反転入力端子をグランドに接続した演
算増幅器11を有しており、この演算増幅器11
の反転入力端子には、回路の入力端子1との間に
抵抗R1に接続している。また、この演算増幅器
11の反転入力端子にはコンデンサCの一端を接
続している。そして、このコンデンサCの他端に
は前記演算増幅器11の出力端子に一端を接続し
た抵抗R4の他端を接続している。
That is, it has an operational amplifier 11 whose non-inverting input terminal is connected to ground, and this operational amplifier 11
A resistor R 1 is connected between the inverting input terminal of the circuit and the input terminal 1 of the circuit. Further, one end of a capacitor C is connected to the inverting input terminal of the operational amplifier 11. The other end of this capacitor C is connected to the other end of a resistor R4 , one end of which is connected to the output terminal of the operational amplifier 11.

また、前記演算増幅器11の反転入力端子と、
回路出力端子2との間には3個の抵抗R2,R5
R7を直列に接続している。そして、この抵抗R2
とR5及びR5とR7との各接続点及び回路出力端子
2には夫々抵抗R3,R6,R8の各一端を接続して
いる。これら各抵抗R3,R6,R8の他端は端子3,
5,7として構成され、これら端子には前記コン
デンサCと抵抗R4との接続点に設けた端子4,
6及び演算増幅器11の出力端子に接続した端子
8を夫々対向させ、これらを選択的に相互接続で
きるようにしている。
Further, an inverting input terminal of the operational amplifier 11,
Three resistors R 2 , R 5 ,
R 7 are connected in series. And this resistance R 2
and R 5 and each connection point between R 5 and R 7 and the circuit output terminal 2 are connected to one end of each of resistors R 3 , R 6 , and R 8 , respectively. The other end of each of these resistors R 3 , R 6 , R 8 is terminal 3,
5 and 7, and these terminals have terminals 4 and 7 provided at the connection point between the capacitor C and the resistor R4.
6 and the terminal 8 connected to the output terminal of the operational amplifier 11 are arranged to face each other so that they can be selectively connected to each other.

また、前記回路の入力端子1と出力端子2との
間には、これらを短絡させる端子9,10を配設
している。
Furthermore, terminals 9 and 10 are provided between the input terminal 1 and the output terminal 2 of the circuit to short-circuit them.

この構成によれば、デイエンフアシス特性は前
記した端子の相互接続位置により決定される。
According to this configuration, the de-emphasis characteristics are determined by the interconnection positions of the terminals.

先ず、端子9,10間を接続した場合、入力端
子1の入力信号はそのまま出力端子2に導かれ
る。すなわち、デイエンフアシス特性オフに設定
される。
First, when terminals 9 and 10 are connected, the input signal at input terminal 1 is directly guided to output terminal 2. That is, the de-emphasis characteristic is set to OFF.

次に、端子3,4間を接続した場合、この回路
は抵抗器R1,R2,R3,R4とコンデンサCと演算
増幅器11とで構成された反転増幅器として動作
する。この反転増幅器の利得G1は下の式で表さ
れる。すなわちT1マイクロセカンドのデイエン
フアシス特性を示す。
Next, when terminals 3 and 4 are connected, this circuit operates as an inverting amplifier composed of resistors R 1 , R 2 , R 3 , R 4 , capacitor C, and operational amplifier 11 . The gain G 1 of this inverting amplifier is expressed by the formula below. That is, it exhibits a de-emphasis characteristic of T 1 microseconds.

G1=−R2/R1×1/1+jωC(R2+R3) =−R2/R1×1/1+jωT1 (T1=C(R2+R3)) クロスオーバー周波数(X1)の時|G|=1
であるから R2/R1=√1+(X1 12 (ωX1=2πX1) ∴R2=R√1+(X1 12 R3=T1/C−R2 更に、端子5,6間を接続した時、この回路
は、抵抗器R1,R2,R4,R5,R6とコンデンサC
と演算増幅器11とで構成された反転増幅器とし
て動作する。この増幅器の利得(G2)は、下の
式で表される。すなわちT2マイクロセカンドの
デイエンフアシス特性を示す。
G 1 = −R 2 /R 1 × 1/1 + jωC (R 2 + R 3 ) = −R 2 /R 1 × 1/1 + jωT 1 (T 1 = C (R 2 + R 3 )) At crossover frequency ( X1 ) |G|=1
Therefore, R 2 / R 1 = √1 + ( X1 1 ) 2X1 = 2π X1 ) ∴R 2 = R√1 + ( When connected between 6 and 6, this circuit consists of resistors R 1 , R 2 , R 4 , R 5 , R 6 and capacitor C
and an operational amplifier 11. The gain (G 2 ) of this amplifier is expressed by the formula below. That is, it shows the de-emphasis characteristic of T 2 microseconds.

G2=−R2+R5/R1×1/1+jωC(R2+R5+R6) =−R2+R5/R1×1/1+jωT2 (T2=C(R2 +R5+R6)) クロスオーバ周波数(X2)の時|G2|=1で
あるから、 R2+R5/R1=√1+(X2 22 ∴R5=R√1+(X2 22−R2 R6=T2/C−(R2+R5) また、端子7,8間を接続した時、この回路は
抵抗器R1,R2,R4,R5,R7,R8とコンデンサC
と演算増幅器11とで構成された反転増幅器とし
て動作する。この時の増幅器の利得(G3)は下
式で表される。
G 2 = −R 2 +R 5 /R 1 × 1/1 + jωC (R 2 + R 5 + R 6 ) = −R 2 + R 5 /R 1 × 1/1 + jωT 2 (T 2 = C (R 2 + R 5 + R 6 ) ) Since |G 2 |=1 at the crossover frequency ( X2 ), R 2 +R 5 /R 1 =√1+( X2 2 ) 2 ∴R 5 =R√1+( X2 2 ) 2 −R 2 R 6 = T 2 /C - (R 2 + R 5 ) Also, when terminals 7 and 8 are connected, this circuit consists of resistors R 1 , R 2 , R 4 , R 5 , R 7 , R 8 and capacitor C
and an operational amplifier 11. The gain (G 3 ) of the amplifier at this time is expressed by the following formula.

一方、CCITT勧告J.17によるデイエンフアシ
ス特性の理論式は、下式のとおりである。
On the other hand, the theoretical formula for the de-emphasis characteristic according to CCITT Recommendation J.17 is as shown below.

よつて、 (R2+R4+R5+R7+R8)/R4=√75 C(R2+R4+R5+R7+R8)=1/3000 R1/R4×R2+R4+R5+R7+R8/R2+R5+R7=2.9174 上の3式より、 R4=1/(3000√75C) R7=(√75R1/2.9174)−(R2+R5) R8=1−1/√75/3000C−√75R1/2.9174 このように、コンデンサCの静電容量を適当な
値に設定し、抵抗器R1の抵抗値を下式の条件を
満足するように選定すれば、種々のデイエンフア
シス特性を実現できる。
Therefore, (R 2 +R 4 +R 5 +R 7 +R 8 )/R 4 =√75 C(R 2 +R 4 +R 5 +R 7 +R 8 )=1/3000 R 1 /R 4 ×R 2 +R 4 +R 5 +R 7 +R 8 /R 2 +R 5 +R 7 =2.9174 From the three equations above, R 4 = 1/(3000√75C) R 7 = (√75R 1 /2.9174) − ( R 2 +R 5 ) R 8 = 1 −1/√75/3000C−√75R 1 /2.9174 In this way, set the capacitance of capacitor C to an appropriate value, and select the resistance value of resistor R1 to satisfy the conditions of the formula below. For example, various de-emphasis characteristics can be realized.

T1<T2 ここで、前記実施例は本考案の一実施例に過ぎ
ず、接続する抵抗の個数を適宜変更することによ
りデイエンフアシス特性をこれよりも少なく或い
は多い数に切替える構成にできるのは言うまでも
ない。
T 1 < T 2 Here, the above embodiment is only one embodiment of the present invention, and the de-emphasis characteristic can be changed to a smaller or larger number by appropriately changing the number of connected resistors. Needless to say.

〔考案の効果〕[Effect of idea]

以上説明したように本考案は、演算増幅器の反
転入力端子と回路出力端子との間に直列接続した
複数個の抵抗器の接続点及びこの回路出力端子に
夫々一端を接続した複数個の抵抗の他端子のうち
いずれか1つと、前記演算増幅器の出力端子或い
はこの端子に接続された前記抵抗器とコンデンサ
との接続点のいずれかとを接続することによつて
複数種類のデイエンフアシス特性を得るように構
成しているので、端子間の接続箇所を変更するだ
けで容易にデイエンフアシス特性を変更でき、し
かも高価な精度の高いコンデンサの使用数も1個
ですみ安価に構成できる効果がある。
As explained above, the present invention provides the connection point of a plurality of resistors connected in series between the inverting input terminal and the circuit output terminal of an operational amplifier, and the connection point of a plurality of resistors each having one end connected to the circuit output terminal. A plurality of types of de-emphasis characteristics are obtained by connecting any one of the other terminals to either the output terminal of the operational amplifier or the connection point between the resistor and the capacitor connected to this terminal. Because of this structure, the de-emphasis characteristics can be easily changed by simply changing the connection points between the terminals, and moreover, only one expensive high-precision capacitor is required, resulting in an inexpensive structure.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例の回路図、第2図及
び第3図はデイエンフアシス回路の基本回路の一
例の回路図、第4図及び第5図は従来例の回路図
である。 1……回路入力端子、2……回路出力端子、3
〜10……端子、11……演算増幅器、R1〜R13
……抵抗器、C……コンデンサ、C1〜C3……コ
ンデンサ、21a〜21c……切替スイツチ。
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIGS. 2 and 3 are circuit diagrams of an example of a basic circuit of a de-emphasis circuit, and FIGS. 4 and 5 are circuit diagrams of a conventional example. 1...Circuit input terminal, 2...Circuit output terminal, 3
~10... terminal, 11... operational amplifier, R 1 ~ R 13
...Resistor, C...Capacitor, C1 - C3 ...Capacitor, 21a-21c...Selector switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 反転入力端子を有する演算増幅器と、回路の入
力端子と前記演算増幅器の反転入力端子間に接続
された抵抗器と、この反転入力端子に一方の端子
を接続されたコンデンサと、このコンデンサの他
方の端子と前記演算増幅器の出力端子間に接続さ
れた抵抗器と、前記反転入力端子と回路の出力端
子間を接続する直列接続された複数個の抵抗器
と、これら複数個の抵抗器の夫々の接続点及び回
路の出力端子にそれぞれ一方の端子を接続された
別の複数個の抵抗器とを備え、後者の複数個の抵
抗器の他方の端子のうちいずれか1つと、前記演
算増幅器の出力端子或いはこの出力端子に接続さ
れた前記抵抗器とコンデンサとの接続点のいずれ
かとを接続することによつて複数種類のデイエン
フアシス特性を得るように構成したことを特徴と
するデイエンフアシス回路。
an operational amplifier having an inverting input terminal; a resistor connected between the input terminal of the circuit and the inverting input terminal of the operational amplifier; a capacitor having one terminal connected to the inverting input terminal; a resistor connected between the terminal and the output terminal of the operational amplifier; a plurality of series-connected resistors connected between the inverting input terminal and the output terminal of the circuit; and a resistor for each of the plurality of resistors. and another plurality of resistors each having one terminal connected to the connection point and the output terminal of the circuit, and one of the other terminals of the latter plurality of resistors and the output of the operational amplifier. A de-emphasis circuit characterized in that it is configured to obtain a plurality of types of de-emphasis characteristics by connecting either a terminal or a connection point between the resistor and the capacitor connected to the output terminal.
JP13115186U 1986-08-29 1986-08-29 Expired - Lifetime JPH0513049Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13115186U JPH0513049Y2 (en) 1986-08-29 1986-08-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13115186U JPH0513049Y2 (en) 1986-08-29 1986-08-29

Publications (2)

Publication Number Publication Date
JPS6338414U JPS6338414U (en) 1988-03-12
JPH0513049Y2 true JPH0513049Y2 (en) 1993-04-06

Family

ID=31029325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13115186U Expired - Lifetime JPH0513049Y2 (en) 1986-08-29 1986-08-29

Country Status (1)

Country Link
JP (1) JPH0513049Y2 (en)

Also Published As

Publication number Publication date
JPS6338414U (en) 1988-03-12

Similar Documents

Publication Publication Date Title
JPH0511450B2 (en)
AU604797B2 (en) Filter adjustment apparatus and method
JPH0513049Y2 (en)
CA1149478A (en) Bandstop filters
JPH0548362A (en) Limiter use amplifier
JPH0352045Y2 (en)
US4456885A (en) Filter circuit suitable for being fabricated into integrated circuit
JPH0633703Y2 (en) De-emphasis circuit
JP2712923B2 (en) SAT phase shift circuit
JPH0626297B2 (en) Second-order active phase equalizer
JP2666860B2 (en) Negative impedance circuit
JPH0141230Y2 (en)
CA1204177A (en) Symmetrical polyphase networks
JPH0114726B2 (en)
JPS6123860Y2 (en)
SU849106A1 (en) Symmetrical component filter
JPS6056326B2 (en) Tone control circuit
JPS6121184U (en) Active low pass filter of satellite broadcast receiver
SU664276A1 (en) Active rc-phase circuit
JP2806527B2 (en) Double balance mixer
JPH03195109A (en) Differential amplifier circuit
RU2033688C1 (en) Active piezoelectric band filter
JPH0744420B2 (en) Active filter circuit
JPS6117371B2 (en)
JPS63299610A (en) Phase-shifting circuit