JPH05128042A - Input/output control system - Google Patents

Input/output control system

Info

Publication number
JPH05128042A
JPH05128042A JP31319791A JP31319791A JPH05128042A JP H05128042 A JPH05128042 A JP H05128042A JP 31319791 A JP31319791 A JP 31319791A JP 31319791 A JP31319791 A JP 31319791A JP H05128042 A JPH05128042 A JP H05128042A
Authority
JP
Japan
Prior art keywords
input
program
output control
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31319791A
Other languages
Japanese (ja)
Other versions
JP3227520B2 (en
Inventor
Koichi Haniyuda
貢一 羽入田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31319791A priority Critical patent/JP3227520B2/en
Publication of JPH05128042A publication Critical patent/JPH05128042A/en
Application granted granted Critical
Publication of JP3227520B2 publication Critical patent/JP3227520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide an I/O control system unnecessecitating an area storing the connection existence information of respective I/O controllers and the judgement for the loading of a control program for each I/O controller in each execution of the program. CONSTITUTION:A pseudo program storage area 114 for artificially controlling I/O devices 115 to 117 is provided in a 2nd program storing means ROM106 storing a control program for controlling a channel device 102. When respective I/O controllers 103 to 105 are not connected yet, the pseudo program is transferred to corresponding transfer program storing means (RAMs) 108 to 110 to use it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は入出力装置の制御を行う
入出力制御システムにかかり、詳しくは制御用プログラ
ムの格納に特徴を持つ入出力制御システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output control system for controlling an input / output device, and more particularly to an input / output control system characterized by storing a control program.

【0002】[0002]

【従来技術】一般に計算機システムにおいては、プロセ
ッサや主記憶装置の処理速度とフロッピ−ディスクドラ
イブ、ハ−ドディスクドライブあるいはプリンタ等の入
出力装置の処理速度とには著しい差がある。したがって
この処理速度の差を考慮して効率的にシステムを稼働さ
せるため、入出力装置の制御をチャネルに委ねる計算機
システムが知られている。このようなシステムでは、入
出力装置に係わるデ−タ転送はプロセッサの制御ではな
くチャネルの制御によってその処理がなされる。
2. Description of the Related Art Generally, in a computer system, there is a significant difference between the processing speed of a processor or main storage device and the processing speed of an input / output device such as a floppy disk drive, hard disk drive or printer. Therefore, in order to operate the system efficiently in consideration of this difference in processing speed, there is known a computer system that entrusts control of input / output devices to channels. In such a system, the data transfer related to the input / output device is processed by the channel control rather than the processor control.

【0003】図3はチャネルにより入出力装置の制御を
行う従来の入出力制御システムの一例を示したブロック
図である。チャネル装置102には各入出力制御装置1
03、104、105を介して入出力装置115、11
6、117が接続されている。これらの各入出力制御装
置103、104、105は、それぞれ各入出力装置1
15、116、117を制御する。
FIG. 3 is a block diagram showing an example of a conventional input / output control system for controlling an input / output device by a channel. Each input / output control device 1 is provided in the channel device 102.
I / O devices 115, 11 via 03, 104, 105
6, 117 are connected. Each of these input / output control devices 103, 104, 105 is connected to each input / output device 1
15, 116, 117 are controlled.

【0004】またチャネル装置102はシステムバス1
01を介して図示しない外部機構に接続されており、こ
の外部装置より制御される。チャネル装置102内には
装置全体を制御する制御プロセッサ307が内蔵されて
おり、この制御プロセッサ307の制御用プログラムは
ROM306内に格納されている。
The channel device 102 is the system bus 1
It is connected to an external mechanism (not shown) via 01 and is controlled by this external device. A control processor 307 for controlling the entire device is built in the channel device 102, and a control program for this control processor 307 is stored in the ROM 306.

【0005】制御プロセッサ307は初期化時に各入出
力制御装置103、104、105の接続を検出し、接
続の有無の結果を内部レジスタ314に格納する。接続
されている場合には各入出力制御装置103、104、
105内の制御プログラムが格納されているROM11
1、112、113からそれぞれの制御用プログラムを
読みだし、各々の入出力制御装置103、104、10
5に対応したチャネル装置102内のRAM108、1
09、110にそれぞれ転送して格納する。
The control processor 307 detects the connection of each of the input / output control devices 103, 104 and 105 at the time of initialization, and stores the result of connection / non-connection in the internal register 314. When connected, each input / output control device 103, 104,
ROM 11 in which the control program in 105 is stored
Each of the input / output control devices 103, 104, 10 is read out from each of the control programs 1, 112, 113.
RAM 108, 1 in the channel device 102 corresponding to 5
09 and 110 respectively and store.

【0006】各入出力制御装置103、104、105
が接続されていない場合には、内部レジスタ314に未
接続の情報を格納し、制御用プログラムの転送は行わな
い。
Each input / output control device 103, 104, 105
If is not connected, the unconnected information is stored in the internal register 314 and the control program is not transferred.

【0007】図4は制御プロセッサ307内の内部レジ
スタ314を使用した接続情報記憶レジスタの一例を示
したものである。レジスタ401をビットごとに使用
し、ビットのそれぞれに各入出力制御装置103、10
4、105の接続の有無を格納する。ビット402は入
出力制御装置103が接続されているときに1になり、
未接続時には0となる。同様にビット403は入出力制
御装置104に、ビット404は入出力制御装置105
にそれぞれ対応している。
FIG. 4 shows an example of a connection information storage register using the internal register 314 in the control processor 307. The register 401 is used for each bit, and each input / output control device 103, 10 is connected to each bit.
The presence / absence of connections 4 and 105 is stored. Bit 402 becomes 1 when the input / output control device 103 is connected,
It becomes 0 when not connected. Similarly, bit 403 is input / output control device 104, and bit 404 is input / output control device 105.
It corresponds to each.

【0008】チャネル装置102のメインル−チンはす
べてROM306に格納されており、各入出力制御装置
103、104、105の制御用プログラムを実行する
場合には、各入出力制御装置103、104、105に
対応するRAM108、109、110内にあらかじめ
転送されて格納されている制御用プログラムをサブル−
チンとして呼び出して制御を行う。
The main routine of the channel device 102 is all stored in the ROM 306, and when executing the control program of each input / output control device 103, 104, 105, each input / output control device 103, 104, 105. Control programs stored in advance and stored in the RAMs 108, 109, 110 corresponding to
Call it as a chin and control it.

【0009】図5はチャネル装置102の制御プロセッ
サ307の動作時のフロ−チャ−トを示したものであ
る。ここで便宜上各入出力制御装置103、104、1
05をそれぞれポート1、ポート2、ポート3と呼ぶこ
とにする。
FIG. 5 shows a flow chart when the control processor 307 of the channel device 102 is in operation. Here, for convenience, each input / output control device 103, 104, 1
05 will be referred to as port 1, port 2 and port 3, respectively.

【0010】制御プロセッサ307は、内部レジスタ3
14によりポート1の有無を判断し(ステップ50
1)、ポート1が実装されていれば対応するRAM10
8内の制御用プログラムをサブル−チンコ−ルする(ス
テップ502)。実装されていない場合には次の処理に
進む(ステップ507)。
The control processor 307 has internal registers 3
The presence or absence of port 1 is determined by 14 (step 50
1), the corresponding RAM 10 if port 1 is installed
The control program in 8 is subroutine-called (step 502). If it is not installed, the process proceeds to the next process (step 507).

【0011】次にポート2の有無を判断し(ステップ5
03)、実装されていればサブル−チンコ−ルを行い
(ステツプ504)、実装されていなければ次の処理に
進む(ステップ508)。ポート3についても同様に実
装されていればサブル−チンコ−ルを行い(ステップ5
05)、実装されていなければ次の処理に進む(ステッ
プ509)。制御プロセッサ307は上述の処理を繰り
返すことにより、各入出力制御装置103、104、1
05の動作制御を行う。
Next, the presence or absence of port 2 is determined (step 5
03), if it is mounted, a subroutine call is executed (step 504), and if it is not mounted, the process proceeds to the next processing (step 508). If port 3 is also implemented in the same way, a subroutine call is performed (step 5).
05), if not mounted, the process proceeds to the next process (step 509). The control processor 307 repeats the above-mentioned processing, whereby the input / output control devices 103, 104, 1
05 operation control is performed.

【0012】[0012]

【発明が解決しようとする課題】しかし上述した従来の
入出力制御システムは、各入出力制御装置がチャネル装
置に接続されているか否かの情報を記憶する領域が制御
プロセッサ内に必要となる。さらにチャネル装置が、制
御用プログラム動作時に各入出力制御装置の制御用プロ
グラムを実行するたびに毎回その実装の有無を判定する
プログラムステップが必要であった。
However, the above-mentioned conventional input / output control system requires an area in the control processor for storing information as to whether or not each input / output control device is connected to the channel device. In addition, each time the channel device executes the control program of each input / output control device during the operation of the control program, it is necessary to have a program step for determining whether or not the control program is mounted.

【0013】本発明は上述した問題点を解消するために
なされたもので、各入出力制御装置の接続の有無情報を
記憶する領域を必要とせず、かつ各入出力制御装置の制
御用プログラムを実行するたびに毎回実装の有無を判定
する必要の無い入出力制御システムを提供することを目
的とする。
The present invention has been made to solve the above-mentioned problems, and does not require an area for storing the presence / absence information of the connection of each input / output control device, and provides a control program for each input / output control device. It is an object of the present invention to provide an input / output control system in which it is not necessary to determine the presence or absence of mounting each time it is executed.

【0014】[0014]

【課題を解決するための手段】本発明の入出力制御シス
テムは、チャネル装置を制御するための制御用プログラ
ムを格納した第2のプログラムの格納手段内に入出力装
置を疑似制御するための疑似プログラムの格納領域を設
け、各入出力制御装置が未接続の場合には、この疑似プ
ログラムを対応する転送プログラム格納手段に転送して
使用するようにしたものである。
According to the input / output control system of the present invention, a pseudo program for pseudo-controlling an input / output device is provided in a storage means of a second program storing a control program for controlling a channel device. A program storage area is provided, and when each input / output control device is not connected, this pseudo program is transferred to the corresponding transfer program storage means for use.

【0015】[0015]

【作用】本発明の入出力制御システムでは、接続確認手
段が各入出力制御装置の接続を検出したときには、第1
のプログラム格納手段からの制御用プログラムを対応す
る転送プログラム格納手段に転送し、未接続を検出した
ときには第2のプログラムと格納手段内の疑似プログラ
ム格納領域の疑似プログラムを対応する転送プログラム
格納手段に転送する。したがって入出力制御装置の接続
の有無を記憶する領域を必要とせず、かつチャネルの制
御用プログラム装置に各入出力制御装置の制御用プログ
ラムを実行するたびに毎回実装の有無を判定するプログ
ラムステップが必要でなくなる。
In the input / output control system of the present invention, when the connection confirmation means detects the connection of each input / output control device, the first
The control program from the program storage means is transferred to the corresponding transfer program storage means, and when the non-connection is detected, the second program and the pseudo program in the pseudo program storage area in the storage means are transferred to the corresponding transfer program storage means. Forward. Therefore, there is no need for an area for storing the presence / absence of the connection of the input / output control device, and there is a program step for determining the presence / absence of the installation each time the control program of the input / output control device is executed in the channel control program device. No longer needed.

【0016】[0016]

【実施例】図1は本発明の一実施例にかかる入出力制御
システムの構成ブロック図を示したものである。図3に
示す従来のシステムの構成部分と同一部分には同一符号
を付しその詳細な説明は省略する。
1 is a block diagram showing the configuration of an input / output control system according to an embodiment of the present invention. The same parts as those of the conventional system shown in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0017】本発明ではチャネル装置102の制御用プ
ログラムが格納されるROM106内に後述する疑似プ
ログラムを格納する疑似プログラム格納領域114を設
けている。チャネル装置102は制御プロセッサ107
に制御され、この制御用プログラムはROM106内に
格納されている。制御プロセッサ107は初期化時に各
入出力制御装置103、104、105の接続の有無を
判断し、接続されていれば各入出力制御装置103、1
04、105内の制御プログラムが格納されているRO
M111、112、113から制御プログラムを読みだ
し、各入出力制御装置103、104、105に対応し
たチャネル装置102内のRAM108、109、11
0に転送する。
In the present invention, a pseudo program storage area 114 for storing a pseudo program to be described later is provided in the ROM 106 in which the control program for the channel device 102 is stored. The channel device 102 is a control processor 107
The control program is stored in the ROM 106. The control processor 107 determines whether or not each input / output control device 103, 104, 105 is connected at the time of initialization, and if connected, each input / output control device 103, 1
RO in which the control programs in 04 and 105 are stored
The control programs are read from the M111, 112, 113, and the RAMs 108, 109, 11 in the channel device 102 corresponding to the respective input / output control devices 103, 104, 105.
Transfer to 0.

【0018】ここで各入出力制御装置103、104、
105が接続されていない場合には、ROM106内の
疑似プログラム格納領域114に格納された入出力制御
装置制御用疑似プログラムを各入出力制御装置103、
104、105に対応するRAM108、109、11
0に転送する。
Here, each input / output control device 103, 104,
When 105 is not connected, the pseudo program for controlling the input / output control device stored in the pseudo program storage area 114 in the ROM 106 is input to each input / output control device 103,
RAMs 108, 109, 11 corresponding to 104, 105
Transfer to 0.

【0019】なお、ここで入出力制御装置制御用疑似プ
ログラムの内容はサブル−チン形式で構成されており、
メインル−チンに復帰する命令が格納されているだけで
ある。チャネル装置102のメインル−チンはすべてR
OM106に格納されており、各入出力制御装置10
3、104、105の制御用プログラムを実行する場合
には、各入出力制御装置103、104、105に対応
するROM108、109、110内に格納されている
プログラムをサブル−チンとして呼ぶことにより制御を
行う。
The contents of the pseudo program for controlling the input / output control device are constructed in a subroutine format.
Only the instruction to return to the main routine is stored. The main routine of the channel device 102 is all R
Each input / output control device 10 stored in the OM 106
When executing the control programs of 3, 104, and 105, the programs stored in the ROMs 108, 109, and 110 corresponding to the input / output control devices 103, 104, and 105 are called as subroutines. I do.

【0020】図2はチャネル装置102の制御プロセッ
サ107の動作時のフロ−チャ−トを示したものであ
る。ここで便宜上各入出力制御装置103、104、1
05をそれぞれポ−ト1、ポ−ト2、ポ−ト3と呼ぶこ
とにする。チャネル装置102の制御プロセッサ107
はポ−ト1が実装されているか否かにかかわらずポ−ト
1のサブル−チンコ−ルを行なう(ステップ201)。
ポ−ト1が実装されていればRAM108内に転送され
ている制御用プログラムが実行される。
FIG. 2 shows a flow chart when the control processor 107 of the channel device 102 is in operation. Here, for convenience, each input / output control device 103, 104, 1
05 will be referred to as port 1, port 2 and port 3, respectively. Control processor 107 of channel device 102
Performs the subroutine call of port 1 regardless of whether port 1 is mounted (step 201).
If the port 1 is installed, the control program transferred to the RAM 108 is executed.

【0021】ポ−ト1が実装されていない場合において
は、疑似プログラムがRAM108内に転送されている
ため、サブル−チン呼出し後直ちにメインル−チンに戻
る。チャネル装置102はポ−ト2とポ−ト3の制御プ
ログラムについても同様の処理を行う(ステップ20
2、203)。制御プロセッサ107は以上の処理を繰
り返すことにより、各入出力制御装置103、104、
105の動作制御を行う。
When the port 1 is not mounted, the pseudo program has been transferred into the RAM 108, so that the main routine is immediately returned after calling the subroutine. The channel device 102 also performs the same processing for the control programs of the ports 2 and 3 (step 20).
2, 203). The control processor 107 repeats the above-mentioned processing, whereby each of the input / output control devices 103, 104,
The operation control of 105 is performed.

【0022】[0022]

【発明の効果】以上、実施例に基づいて詳細に説明した
ように、本発明では入出力制御装置の接続の有無情報を
記憶する領域を制御プロセッサ内に設けることが不要と
なるため、ハ−ドウェア資源の削減が可能となる。また
チャネル装置が制御用プログラムの実行のたびに毎回各
入出力制御装置の実装の有無を判定するステツプが必要
無くなる。このため制御プロセッサ実行時のプログラム
ステップが短縮され、高速に動作する入出力制御システ
ムを提供することが可能となる。
As described above in detail based on the embodiments, in the present invention, it is not necessary to provide an area for storing the presence / absence information of the input / output control device in the control processor. Hardware resources can be reduced. In addition, the step of determining whether or not each input / output control device is mounted each time the channel device executes the control program becomes unnecessary. Therefore, the program steps when executing the control processor are shortened, and it is possible to provide an input / output control system that operates at high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例にかかる入出力制御システム
の構成を示すブロック図。
FIG. 1 is a block diagram showing the configuration of an input / output control system according to an embodiment of the present invention.

【図2】本発明によるチャネル装置の制御プロセッサの
動作時のフロ−チャ−ト。
FIG. 2 is a flow chart during operation of a control processor of a channel device according to the present invention.

【図3】従来の入出力制御システムの構成を示すブロッ
ク図。
FIG. 3 is a block diagram showing a configuration of a conventional input / output control system.

【図4】従来の制御システムにおける制御プロセッサ内
の内部レジスタの記憶状態を示す図。
FIG. 4 is a diagram showing a storage state of an internal register in a control processor in a conventional control system.

【図5】従来のシステムにおけるチャネル装置の制御プ
ロセッサの動作時のフロ−チャ−ト。
FIG. 5 is a flowchart in the operation of the control processor of the channel device in the conventional system.

【符号の説明】[Explanation of symbols]

102 チャネル装置 103、104、105 入出力制御装置 106 ROM 107 制御プロセッサ 108、109、110 RAM 111、112、113 ROM 114 疑似プログラム格納領域 115、116、117 入出力装置 102 channel device 103, 104, 105 input / output control device 106 ROM 107 control processor 108, 109, 110 RAM 111, 112, 113 ROM 114 pseudo program storage area 115, 116, 117 input / output device

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】複数の入出力装置と、 前記各入出力装置に対応して設けられ、前記各入出力装
置を制御する複数の入出力制御装置と、 前記入出力制御装置を介して前記入出力装置を制御する
チャネル装置とから構成され、 前記入出力制御装置には対応する前記各入出力装置を制
御するための制御用プログラムを格納する第1のプログ
ラム格納手段が設けられ、 前記チャネル装置には、前記第1のプログラム格納手段
に格納された前記制御用プログラムを転送して格納する
転送プログラム格納手段と、前記チャネル装置と前記入
出力制御装置との接続の有無を検出する接続確認手段
と、 前記チャネル装置を制御するための制御用プログラムを
格納した第2のプログラム格納手段とが設けられた入出
力制御システムにおいて、 前記第2のプログラム格納手段内に前記入出力装置を疑
似制御する疑似プログラムの格納領域を設け、 前記接続確認手段が前記各入出力制御装置の接続を検出
した時には前記第1のプログラム格納手段からの前記制
御用プログラムを対応する前記転送プログラム格納手段
に転送し、 未接続を検出した時には前記第2のプログラム格納手段
内の前記疑似プログラム格納領域の前記疑似プログラム
を対応する前記転送プログラム格納手段に転送すること
を特徴とする入出力制御システム。
1. A plurality of input / output devices, a plurality of input / output control devices which are provided corresponding to the respective input / output devices and control the respective input / output devices, and the input / output devices via the input / output control devices. A channel device for controlling an output device, wherein the input / output control device is provided with a first program storage means for storing a control program for controlling each of the corresponding input / output devices. The transfer program storage means for transferring and storing the control program stored in the first program storage means, and the connection confirmation means for detecting the presence / absence of connection between the channel device and the input / output control device. And a second program storage means for storing a control program for controlling the channel device, wherein the second program is provided. A storage area for a pseudo program for pseudo controlling the input / output device is provided in the system storage means, and when the connection confirmation means detects the connection of each input / output control device, the control program from the first program storage means is used. Transferring a program to the corresponding transfer program storing means, and transferring the pseudo program in the pseudo program storing area in the second program storing means to the corresponding transfer program storing means when a non-connection is detected. Characteristic input / output control system.
【請求項2】 前記第1および第2のプログラム格納手
段がROMで構成され、前記転送プログラム格納手段が
RAMで構成された請求項1記載の入出力制御システ
ム。
2. The input / output control system according to claim 1, wherein the first and second program storage means are constituted by a ROM, and the transfer program storage means is constituted by a RAM.
JP31319791A 1991-11-01 1991-11-01 I / O control system Expired - Fee Related JP3227520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31319791A JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31319791A JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Publications (2)

Publication Number Publication Date
JPH05128042A true JPH05128042A (en) 1993-05-25
JP3227520B2 JP3227520B2 (en) 2001-11-12

Family

ID=18038275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31319791A Expired - Fee Related JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Country Status (1)

Country Link
JP (1) JP3227520B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078635B2 (en) 2007-08-17 2011-12-13 Sony Corporation Information processing apparatus, information processing method, and information processing program
WO2015189877A1 (en) * 2014-06-13 2015-12-17 三菱電機株式会社 Vehicle-mounted control hub device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078635B2 (en) 2007-08-17 2011-12-13 Sony Corporation Information processing apparatus, information processing method, and information processing program
WO2015189877A1 (en) * 2014-06-13 2015-12-17 三菱電機株式会社 Vehicle-mounted control hub device

Also Published As

Publication number Publication date
JP3227520B2 (en) 2001-11-12

Similar Documents

Publication Publication Date Title
JP2829091B2 (en) Data processing system
KR100196333B1 (en) Dma data transferring method using free loading of dma instruction
JPH10187359A (en) System for storing data and method for transferring data applied to the same system
JPH05128042A (en) Input/output control system
EP0660229B1 (en) Method and apparatus for modifying the contents of a register
US6084943A (en) Diagnostic device for a telephone system
JP2568017B2 (en) Microprocessor and data processing system using the same
JPH05189232A (en) Automated apparatus and operating method thereof
JPS63184147A (en) Method for initializing channel controller
JPS61134863A (en) Data processor
JP2728591B2 (en) Information processing device
JP2687716B2 (en) Information processing device
JP2879854B2 (en) Address conversion value setting processing method
JPH0656611B2 (en) Vector processor
JPH05242009A (en) Direct memory access device
JPH064469A (en) Input/output device control system
JPS6127784B2 (en)
JPH05324587A (en) High speed pipeline processor
JPH02232727A (en) Information processor
JPH0713920A (en) Dma transferring method
JPH10312354A (en) Interruption processing system
JPH03122744A (en) Computer system
JPS5918733B2 (en) Data transmission/reception control device
JPH03269752A (en) Information processing system and input/output controller used for the same
JP2006309320A (en) Data transfer device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees