JPH0498228A - Optical computing element - Google Patents

Optical computing element

Info

Publication number
JPH0498228A
JPH0498228A JP21765790A JP21765790A JPH0498228A JP H0498228 A JPH0498228 A JP H0498228A JP 21765790 A JP21765790 A JP 21765790A JP 21765790 A JP21765790 A JP 21765790A JP H0498228 A JPH0498228 A JP H0498228A
Authority
JP
Japan
Prior art keywords
light
matrix
optical
emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21765790A
Other languages
Japanese (ja)
Inventor
Tadao Iwaki
忠雄 岩城
Yasuyuki Mitsuoka
靖幸 光岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP21765790A priority Critical patent/JPH0498228A/en
Publication of JPH0498228A publication Critical patent/JPH0498228A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an laminated optical computing element provided with a high density, large capacity and rapid spatial light modulating element by processing respective components values of a vector outputted from a photodiode array by respective thresholds. CONSTITUTION:All the column components of light outputted from an optical valve 2 are converged into corresponding light receiving elements in a photodiode array 3 and matrix-vector products can be obtained from the output of the array 3. Since operation can be completely optically executed, extremely rapid processing can be executed in parallel. An output signal photoelectrically converted by the array 3 is threshold-processed by a comparator 4 and fed back to an LED array 1. Even when an input vector includes incomplete information, the most similar information is selected from plural complete information stored in the matrix of the optical valve 2 and an complete output vi<(infinity)> is obtained. When the optical valve 2 using a monocrystal thin film layer is utilized, a large capacity matrix can be attained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は積層構造を有する集積チップ型の光演算素子に
関し、特に光学的にベクトルとマトリクスの乗算を行な
う乗算器に関する。この種の光演算器は生物の神経回路
網を模倣したニューラルネットワークの構成部品として
用いられ、連想機能や画像認識機能等を行なう事ができ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an integrated chip-type optical arithmetic element having a laminated structure, and particularly to a multiplier that optically performs vector and matrix multiplication. This type of optical arithmetic unit is used as a component of a neural network that imitates the neural network of living organisms, and is capable of performing associative functions, image recognition functions, etc.

〔従来の技術〕[Conventional technology]

第8図に、従来のフィードバック型ニューラルネットワ
ークを構成する光演算装置の例を示す。
FIG. 8 shows an example of an optical arithmetic unit constituting a conventional feedback neural network.

図において、81は発光ダイオードアレイ、82はマト
リクス光学マスク、83は受光素子アレイ、及び84は
閾値処理器である。
In the figure, 81 is a light emitting diode array, 82 is a matrix optical mask, 83 is a light receiving element array, and 84 is a threshold processor.

次に上述した従来の光演算装置の動作を簡単に説明する
。発光ダイオードアレイ81から扇状の光をマトリクス
光学マスク82へ照射する。発光ダイオードアレイ81
は個々の発光素か点灯するかあるいは消灯するかに対応
して、1かOかの状態を示す一種のベクトル v −(v t 、V 2 、・・・、vj・・・、v
n)を表わしている。又、マトリクス光学マスク82は
nXnの要素に分割されており、各要素の光透過率が異
なっている一種のマトリクス T= CT、、) J を表わしている。発光ダイオード81のj番目の発光素
を用いてマトリクス光学マスク82のj行目を照射する
とともに、該光学マスク82のi列目を透過した光を受
光素子アレイ83のi番目の受光素子で受けると、 となるベクトルとマトリクスの乗算が行なえる。
Next, the operation of the above-mentioned conventional optical arithmetic device will be briefly explained. A fan-shaped light is irradiated from the light emitting diode array 81 onto the matrix optical mask 82 . Light emitting diode array 81
is a kind of vector v − (v t , V 2 , . . . , vj . . . , v
n). Further, the matrix optical mask 82 is divided into nXn elements, representing a type of matrix T=CT, . . . ) J in which each element has a different light transmittance. The j-th light emitting element of the light emitting diode 81 is used to illuminate the j-th row of the matrix optical mask 82, and the light transmitted through the i-th column of the optical mask 82 is received by the i-th light receiving element of the light receiving element array 83. You can perform vector and matrix multiplication such that .

ところでニューラルコンピュータでは一般に、各ニュー
ロン間の結合強度に情報を蓄積している。
By the way, neural computers generally store information on the strength of connections between neurons.

一方、上述した光演算器から構成されるニューラルネッ
トワークにおいては、マトリクス光学マスク82の個々
の要素の光透過率T1.に情報を蓄積しJ ている。その情報蓄積規則はホップフィールドモデルに
基づくものである。かかるマトリクス光学マスク82を
透過した光を受光処理して出力されたベクトルを、閾値
処理器84で閾値処理した後、発光ダイオードアレイ8
1にフィードバックする。このようにすると、例えばマ
トリクス光学マスク82にA、J、Eに相当する3種類
の情報を蓄積しておけば、最初に発光ダイオードアレイ
に不完全な情報、例えばA′をベクトルとして入力して
も、フィードバックを繰返すうちにその出力ベクトルは
不完全入力情報A′に最も近い完全情報Aを表わすもの
として与えられる。この様にして、文字や画像等の二次
元情報を光学的に連想認識する事が可能となる。
On the other hand, in the neural network composed of the optical arithmetic units described above, the light transmittance of each element of the matrix optical mask 82 is T1. It accumulates information. Its information storage rules are based on the Hopfield model. The light transmitted through the matrix optical mask 82 is received and outputted, and the vector is subjected to threshold processing by the threshold processor 84, and then the light emitting diode array 8
Give feedback to 1. In this way, for example, if three types of information corresponding to A, J, and E are stored in the matrix optical mask 82, incomplete information, such as A', is first input to the light emitting diode array as a vector. As the feedback is repeated, the output vector is given as representing the complete information A closest to the incomplete input information A'. In this way, it becomes possible to optically associatively recognize two-dimensional information such as characters and images.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

光演算装置の主要構成要素であるマトリクス光マスクと
しては、従来から空間光変調素子が広く用いられている
。この空間光変調素子は、行列状に配列された光変調要
素により二次元並列光情報のバタン(例えば光強度、位
相あるいは偏光分布)を実時間で変調する機能を有する
Spatial light modulation elements have been widely used as matrix optical masks, which are the main components of optical processing devices. This spatial light modulation element has a function of modulating two-dimensional parallel optical information (for example, light intensity, phase, or polarization distribution) in real time using light modulation elements arranged in a matrix.

従って、空間光変調素子を用いれば所謂学習効果を備え
た動的ニューラルネットワークを構成する事ができる。
Therefore, if a spatial light modulation element is used, a dynamic neural network with a so-called learning effect can be constructed.

現在までに、液晶材料、誘電体材料(’L IN b 
Oa 、  P L Z T 、  B S O単結晶
など)、磁性材料(YIG薄膜)、半導体材料(GaA
s薄膜)を用いた種々の空間光変調素子が用いられてい
る。しかしながら、これら従来の空間光変調素子は解像
度、応答速度、コスト、使い易さ等の面で十分な性能を
備えていないという問題点があった。特に、高度且つ複
雑な画像認識あるいは画像連想を行なう為には、ベクト
ルとマトリクスの大容量演算を高速で行なう必要がある
か、かかる要求を満たす高密度且つ大容量の空間光変調
素子か得られていないという問題点があった。
To date, we have developed liquid crystal materials, dielectric materials ('L IN b
Oa, PLZT, BSO single crystal, etc.), magnetic materials (YIG thin film), semiconductor materials (GaA
Various spatial light modulators using thin films have been used. However, these conventional spatial light modulation elements have a problem in that they do not have sufficient performance in terms of resolution, response speed, cost, ease of use, etc. In particular, in order to perform advanced and complex image recognition or image association, it is necessary to perform large-capacity vector and matrix operations at high speed, or it is difficult to obtain a high-density, large-capacity spatial light modulation element that satisfies such requirements. The problem was that it was not.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は上述した従来の技術の問題点に鑑み、高密度、
大容量及び高速の空間光変調素子を具備した集積型の積
層光演算素子を提供する事を目的とする。
In view of the above-mentioned problems of the conventional technology, the present invention provides high-density, high-density
An object of the present invention is to provide an integrated laminated optical operation element equipped with a large capacity and high speed spatial light modulation element.

かかる目的を達成する為に、本発明にかかる光演算素子
は第1図に示す基本的構造を有する。第1図は、光演算
素子の模式的分解断面図である。
In order to achieve this object, the optical arithmetic element according to the present invention has the basic structure shown in FIG. FIG. 1 is a schematic exploded cross-sectional view of an optical arithmetic element.

図示する様に、光演算素子はX軸二次元L E’Dアレ
イ1を有する。このLEDアレイ1は、行状に配列され
た発光線部を有し、ベクトル信号入力手段8から入力さ
れたベクトルの各成分値V、に応して行別に発光する発
光部を構成する。さらに、光弁2を有している。この光
弁2は行列状に配列された光変調素を有し、行列信号入
力手段7によって与えられた7トリクスの対応する各成
分値T2.に応じて該発光をマトリクス変調する為の空
J 間光変調部を構成する。光弁2の出力側には、Y軸二次
元フォトダイオードアレイ3が配置されている。このフ
ォトダイオードアレイ3は、列状に配列された受光線部
を有し、光弁2によってマトリクス変調された光を列別
に受光するとともに、ベクトルを出力する為の受光部を
構成する。上述した3個の構成部品は実際には順に重ね
られ積層構造を構成する。そして、入力ベクトルと与え
られたマトリクスの積演算を光学的に実行する。さらに
、フォトダイオードアレイ3には比較器4が接続されて
おり、フォトダイオードアレイ3から出力されたベクト
ルの各成分値を閾値処理し、その結果与えられたベクト
ルv、′を再度二次元LEDアレイ1に入力する為のフ
ィードバック手段を構成する。この様にして、図示する
光演算素子はフィードバック型ニューラルネットワーク
を形成するのである。
As shown in the figure, the optical arithmetic element has an X-axis two-dimensional L E'D array 1 . This LED array 1 has light emitting line parts arranged in rows, and constitutes a light emitting part that emits light in each row in accordance with each component value V of the vector inputted from the vector signal input means 8. Furthermore, it has a light valve 2. This light valve 2 has light modulation elements arranged in a matrix, and each component value T2 . An interspace light modulation section is configured to perform matrix modulation of the light emission according to the amount of light emitted. A Y-axis two-dimensional photodiode array 3 is arranged on the output side of the light valve 2. The photodiode array 3 has light-receiving line parts arranged in rows, receives light matrix-modulated by the light valve 2 in each row, and constitutes a light-receiving part for outputting a vector. The three components mentioned above are actually stacked one on top of the other to form a laminated structure. Then, the product operation of the input vector and the given matrix is optically executed. Furthermore, a comparator 4 is connected to the photodiode array 3, which performs threshold processing on each component value of the vector outputted from the photodiode array 3, and applies the resulting vector v,' again to the two-dimensional LED array. 1 constitutes a feedback means for inputting the input data. In this way, the illustrated optical arithmetic elements form a feedback neural network.

光弁2は高密度高速大容量型の空間光変調装置であって
、担体層及びその上に形成された半導体単結晶薄膜層か
らなる複合基板の上に形成される。
The light valve 2 is a high-density, high-speed, large-capacity spatial light modulation device, and is formed on a composite substrate consisting of a carrier layer and a semiconductor single crystal thin film layer formed thereon.

該半導体単結晶薄膜層の上には行列状に複数の光変調素
電極が形成されている。又、該半導体単結晶薄膜層には
マトリクスの各成分値に応じて対応する光変調素電極を
駆動する為のスイッチング素子を含む駆動回路が集積的
に形成されている。該複合基板に所定の間隙を介して対
向基板か対向配置されているとともに、この間隙内には
個々の光変調素電極により制御されてマトリクス光変調
を行なう電気光学物質層が充填されている。好ましくは
、該担体層は石英からなり、該半導体単結晶薄膜層はシ
リコンから構成されている。このシリコン半導体単結晶
薄膜層は例えば、結晶方位に関しく 100 > 0.
0±1.0の範囲の一様性を有し、且つその単結晶格子
欠陥密度は500個/ ant以下である。かかる高品
質のシリコン半導体単結晶薄膜層を用いる事により、超
LSI製造技術がそのまま適用でき、1000行X1O
OO列の光変調素を高精密に形成する事が可能となる。
A plurality of light modulator electrodes are formed in a matrix on the semiconductor single crystal thin film layer. Further, a driving circuit including a switching element for driving a corresponding light modulation element electrode according to each component value of the matrix is integrally formed in the semiconductor single crystal thin film layer. A counter substrate is disposed opposite to the composite substrate with a predetermined gap therebetween, and this gap is filled with an electro-optic material layer that performs matrix light modulation under the control of individual light modulation element electrodes. Preferably, the carrier layer consists of quartz and the semiconductor single crystal thin film layer consists of silicon. This silicon semiconductor single crystal thin film layer has, for example, a crystal orientation of 100 > 0.
It has a uniformity in the range of 0±1.0, and its single crystal lattice defect density is 500 defects/ant or less. By using such a high quality silicon semiconductor single crystal thin film layer, VLSI manufacturing technology can be applied as is, and 1000 rows x 10
It becomes possible to form the light modulation elements in the OO array with high precision.

なお、電気光学物質層としては、ツイスト配向されたネ
マティック液晶を用いる事ができる。さらに、光弁の応
答性を高める為に、電気光学物質層として双安定状態を
有する強誘電性液晶を用いる事もできる。
Note that twisted oriented nematic liquid crystal can be used as the electro-optic material layer. Furthermore, in order to improve the responsiveness of the light valve, a ferroelectric liquid crystal having a bistable state can be used as the electro-optic material layer.

再び第1図に戻って、残りの付属構成部品を説明する。Returning to FIG. 1 again, the remaining accessory components will be explained.

光弁2の前後には一対の偏光板Aと偏光板Bが配置され
ている。光弁2は通常偏光変調を行なうので、これを光
強度の変化に変える為、偏光板Aは偏光子として機能し
偏光板Bは検光子として機能する。LEDアレイ1と光
弁2との間には、X方向即ち行方向に母線を持つ円筒レ
ンズアレイ5が配置されている。この円筒レンズアレイ
5はLEDアレイ1から行別に放射された発光を光弁2
の対応する行に集光する為の機能を有する。
A pair of polarizing plates A and B are arranged before and after the light valve 2. Since the light valve 2 normally performs polarization modulation, in order to convert this into a change in light intensity, the polarizing plate A functions as a polarizer and the polarizing plate B functions as an analyzer. A cylindrical lens array 5 having a generatrix in the X direction, that is, the row direction, is arranged between the LED array 1 and the light valve 2. This cylindrical lens array 5 transmits light emitted row by row from the LED array 1 to a light valve 2.
It has a function to focus light on the corresponding row.

又、光弁2とY軸二次元フォトダイオードアレイ3の間
にはY方向即ち列方向に母線を有する円筒レンズアレイ
6が挿入されている。このレンズアレイ6は光弁2を通
過した光を列別に対応するフォトダイオードアレイ3の
受光線部に集光する為のものである。円筒レンズアレイ
は別部品として設ける事もできるが、好ましくは例えば
入力側の円筒レンズアレイ5を光弁2の複合基板を構成
する担体層中に熱拡散を用いて形成しても良い。
Further, a cylindrical lens array 6 having a generating line in the Y direction, that is, the column direction, is inserted between the light valve 2 and the Y-axis two-dimensional photodiode array 3. This lens array 6 is for condensing the light that has passed through the light valve 2 onto the light receiving line portion of the photodiode array 3 corresponding to each column. The cylindrical lens array can be provided as a separate component, but preferably, for example, the cylindrical lens array 5 on the input side may be formed using thermal diffusion in the carrier layer constituting the composite substrate of the light valve 2.

上述した基本構成においては、発光部は二次元LEDア
レイで構成されている。しかしながら、面発光素子を用
いる事もできる。この場合には、面発光素子の発光面に
光弁2と同様の構造を有する追加の空間光変調素子を配
置し、実質的に発光面を行状に分割するとともに、入力
されたベクトルの各成分値に応じて行毎の発光強度を制
御する様にしても良い。
In the basic configuration described above, the light emitting section is composed of a two-dimensional LED array. However, a surface emitting device can also be used. In this case, an additional spatial light modulator having a structure similar to that of the light valve 2 is arranged on the light emitting surface of the surface emitting element, and the light emitting surface is substantially divided into rows, and each component of the input vector is The light emission intensity for each row may be controlled according to the value.

〔発明の作用〕[Action of the invention]

第1図に示す様に、二次元LEDアレイ1、光弁2、フ
ォトダイオードアレイ3及び比較器4等で構成される光
演算素子はフィードバック型のニューラルネットワーク
を構成する。ニューロンの興奮状態は、行状に並べられ
たLEDアレイの各発光素の点滅状態に対応している。
As shown in FIG. 1, an optical operation element composed of a two-dimensional LED array 1, a light valve 2, a photodiode array 3, a comparator 4, etc. constitutes a feedback type neural network. The excited state of the neuron corresponds to the blinking state of each light emitting element of the LED array arranged in rows.

入力ベクトルの成分値V、に応じて、各発光素は光を放
射し、行方向母線を有する円筒レンズアレイ5を介して
行列Tに対応する光弁2のj行成分のみを一様に照射す
る。行列Tの各成分値T1.の大きさを光弁J 2の各変調要素の光透過率として与えておくと、その出
力光強度はT、’、v、に比例する。次に、こj   
J の光弁2からの出力光は列方向に母線を有する円筒レン
ズアレイ6によって、全ての列成分かフォトダイオード
アレイ3の対応する受光素に集光される。従って、1番
目の受光素出力v、′はアレイ3の出力にマトリクス−
ベクトル積が得られる。この様に、演算は完全に光学的
に行なわれるので極めて高速な処理が並列に実行される
事となる。フォトダイオードアレイ3で光電変換された
出力信号は、比較器4で閾値処理され、LEDアレイ1
にフィードバックされる。この繰返し演算によって、不
完全情報を含む入力ベクトルに対して光弁2のマトリク
スに蓄積された複数の完全情報の中から最も類似した情
報を選択し、完(oo) 全出力V、   が得られる。この時、単結品薄膜層を
用いた光弁2を利用する事により、500×500ない
し100OX 1000程度の大容量マトリクスを実現
する事ができる。この結果、連想可能な入力文字の数を
3万個ないし10万個とする事ができ、手書き漢字入力
の認識も可能となる。
Each light-emitting element emits light according to the component value V of the input vector, and only the j-row component of the light valve 2 corresponding to the matrix T is uniformly irradiated via the cylindrical lens array 5 having a row-direction generating line. do. Each component value T1 of matrix T. If the magnitude of, is given as the light transmittance of each modulation element of the light valve J2, its output light intensity is proportional to T,′,v,. Next, this
The output light from the light valve 2 of J is focused on all column components or corresponding light receiving elements of the photodiode array 3 by a cylindrical lens array 6 having a generatrix in the column direction. Therefore, the first photodetector output v,' is matrix-
A vector product is obtained. In this way, since calculations are performed completely optically, extremely high-speed processing can be performed in parallel. The output signal photoelectrically converted by the photodiode array 3 is subjected to threshold processing by the comparator 4, and then output to the LED array 1.
will be given feedback. Through this iterative operation, the most similar information is selected from among the plurality of complete information stored in the matrix of the light valve 2 for the input vector containing incomplete information, and the complete (oo) total output V, is obtained. . At this time, by using the light valve 2 using a single crystal thin film layer, a large capacity matrix of about 500 x 500 to 100 x 1000 can be realized. As a result, the number of input characters that can be associated can be increased from 30,000 to 100,000, and handwritten kanji input can also be recognized.

〔実 施 例〕〔Example〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第2図は、本発明にかかる集積型の積層光演算素
子の一実施例を示す模式的斜視図である。図示する様に
、光演算素子は放熱板21の上に搭載されている。放熱
板21の上にはガリウムヒ素基板22が配置されている
。本実施例においてはガリウムヒ素材を用いるがガリウ
ムリン材を使っても良い。ガリウムヒ素基板22の表面
にはX軸二次元LEDアレイ23か形成されている。こ
のLEDアレイ23はXノj向あるいは行方向に配列さ
れた複数の発光線素からなる。これらLEDアレイ23
に電流を供給する為のLED電極端子24も同一面に形
成されている。LEDアレイ23を覆う様にエアギャッ
プ25を介して偏光板Aが重ねられている。
Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 2 is a schematic perspective view showing an embodiment of the integrated layered optical arithmetic element according to the present invention. As shown in the figure, the optical arithmetic element is mounted on a heat sink 21. A gallium arsenide substrate 22 is placed on the heat sink 21 . In this embodiment, a gallium arsenide material is used, but a gallium phosphide material may also be used. An X-axis two-dimensional LED array 23 is formed on the surface of the gallium arsenide substrate 22. This LED array 23 consists of a plurality of light emitting line elements arranged in the X/J direction or in the row direction. These LED arrays 23
An LED electrode terminal 24 for supplying current to the LED electrode terminal 24 is also formed on the same surface. Polarizing plates A are stacked with an air gap 25 in between so as to cover the LED array 23.

偏光板Aの上に光弁が配置されている。この光弁は石英
基板26の上に単結晶シリコン層27が形成された複合
基板を有している。単結晶シリコン層27には行列状に
形成された複数の光変調素電極と、個々の電極を選択的
に励起する為のスイッチング素子例えばトランジスタを
含む駆動回路が集積的に配置されている。加えて、単結
晶シリコン層27には二次元LEDアレイ23を駆動す
る為のLEDドライバ28も形成されている。単結晶シ
リコン層27に対しては通常の超LSI製造技術が適用
できる為、この他にもICメモリ、フォトダイオード駆
動回路、閾値処理を行なう比較器等を形成する事ができ
る。又、石英基板26の裏面側には光のクロストークを
防ぐためX方向母線を持つ円筒レンズアレイ29か熱拡
散技術により形成されている。
A light valve is arranged on the polarizing plate A. This light valve has a composite substrate in which a single crystal silicon layer 27 is formed on a quartz substrate 26. In the single crystal silicon layer 27, a plurality of light modulation element electrodes formed in a matrix and a driving circuit including a switching element such as a transistor for selectively exciting each electrode are arranged in an integrated manner. In addition, an LED driver 28 for driving the two-dimensional LED array 23 is also formed in the single crystal silicon layer 27. Since ordinary VLSI manufacturing technology can be applied to the single crystal silicon layer 27, it is also possible to form IC memories, photodiode drive circuits, comparators for threshold processing, and the like. Further, on the back side of the quartz substrate 26, a cylindrical lens array 29 having an X-direction generatrix is formed by thermal diffusion technology in order to prevent optical crosstalk.

円筒レンズアレイ29を構成する個々の円筒レンズ要素
はLEDアレイ23を構成する個々の発光線素に対応す
る様に配置されている。複合基板の上にはスペーサ30
を用いて所定の間隙を介して対向ガラス基板31が対向
配置されている。この間隙には光変調を行なう電気光学
物質層として液晶層32が充填されている。液晶層32
は上下から一対の配向膜33及び34により挟持されて
おり、所定の液晶分子配向を有する。対向ガラス基板3
1の内側面には共通透明電極35が形成されており、単
結晶シリコン層27の上に形成された各光変調素電極と
の間に印加される電圧値に応じて液晶層32の配向状態
が変化する。対向ガラス基板31の表面側にはX方向二
次元光学マスク36が形成されており、光弁から出力さ
れた光が各行間においてクロストークを起こすのを防止
する。X方向二次元光学マスク36の上に偏光板Bが貼
着されている。偏光板Bの上には他の石英基板37が配
置されている。石英基板37の裏側面内にはY方向部ち
列方向に母線を持つ円筒レンズアレイ38が熱拡散によ
り形成されている。円筒レンズアレイ38を構成する個
々の円筒レンズ要素は光弁の各列に対応するように配置
されている。石英基板37の表面側には薄膜技術を用い
てY軸二次元フォトダイオードアレイ39が形成されて
いる。フォトダイオードアレイ39を構成する各受光線
素は光弁の各列に対応する様に形成されている。フォト
ダイオードアレイ39は同一薄膜に形成されたフォトダ
イオードアンプ40に接続されている。このフォトダイ
オードアンプ40は単結晶シリコン層27に形成された
閾値処理を行なう比較器に接続されている。
The individual cylindrical lens elements constituting the cylindrical lens array 29 are arranged to correspond to the individual light emitting line elements constituting the LED array 23. Spacer 30 is placed on the composite board.
Opposing glass substrates 31 are arranged to face each other with a predetermined gap therebetween. This gap is filled with a liquid crystal layer 32 as an electro-optical material layer that performs light modulation. liquid crystal layer 32
is sandwiched between a pair of alignment films 33 and 34 from above and below, and has a predetermined liquid crystal molecule alignment. Opposing glass substrate 3
A common transparent electrode 35 is formed on the inner surface of the liquid crystal layer 32, and the alignment state of the liquid crystal layer 32 is adjusted according to the voltage value applied between the common transparent electrode 35 and each light modulator electrode formed on the single crystal silicon layer 27. changes. An X-direction two-dimensional optical mask 36 is formed on the front surface side of the opposing glass substrate 31, and prevents the light output from the light valve from causing crosstalk between each row. A polarizing plate B is attached on the X-direction two-dimensional optical mask 36. Another quartz substrate 37 is arranged on the polarizing plate B. A cylindrical lens array 38 having a generatrix in the Y direction and the row direction is formed on the back side of the quartz substrate 37 by thermal diffusion. Individual cylindrical lens elements making up the cylindrical lens array 38 are arranged to correspond to each row of light valves. A Y-axis two-dimensional photodiode array 39 is formed on the front side of the quartz substrate 37 using thin film technology. Each light receiving line element constituting the photodiode array 39 is formed to correspond to each row of light valves. The photodiode array 39 is connected to a photodiode amplifier 40 formed on the same thin film. This photodiode amplifier 40 is connected to a comparator formed in the single crystal silicon layer 27 that performs threshold processing.

上述した様に、LEDアレイ23、光弁、及びフォトダ
イオードアレイ39は各々集積化されており且つ互いに
積層されて光演算チップあるいは光ニューロンチップを
構成している。特に光弁は単結晶シリコン層27を具備
しており、この層にマトリクス状の光変調素電極やスイ
ッチング素子等をサブミクロンオーダあるいはミクロン
オーダの密度で集積する事により大容量マトリクスを得
る事ができる。加えて、ICメモリ、LEDアレイ駆]
 6 動回路、フォトダイオードアレイ駆動回路、及び比較器
等を同時に超LSI技術を用いて形成する事ができるの
で極めてコンパクトな構成とする事が可能となる。又、
円筒レンズアレイ29あるいは38を石英基板内に拡散
形成する事により一層のハイブリッド化が可能となる。
As described above, the LED array 23, the light valve, and the photodiode array 39 are each integrated and stacked on each other to form an optical operation chip or an optical neuron chip. In particular, the light valve is equipped with a single-crystal silicon layer 27, and by integrating a matrix of light modulation element electrodes, switching elements, etc. in this layer at a density on the submicron or micron order, a large capacity matrix can be obtained. can. In addition, IC memory, LED array drive]
6. Since the dynamic circuit, photodiode array drive circuit, comparator, etc. can be formed simultaneously using VLSI technology, an extremely compact configuration can be achieved. or,
Further hybridization becomes possible by diffusing and forming the cylindrical lens array 29 or 38 within the quartz substrate.

次に第3図に本発明にかかる光演算素子の他の実施例を
示す。この実施例においては、X軸二次元LEDアレイ
に代えて面発光素子であるELクランプ用いられている
。このELクランプ1は、通常液晶表示素子のバックラ
イトに用いられるものであり、二次元LEDアレイに比
べて低消費電力駆動が可能である。面発光素子であるE
Lクランプ1の上には、追加の光弁が配置されており、
実質的に発光面を行状に分割するとともに入力されたベ
クトルの各成分値に応じて行毎の発光強度を制御する様
にしている。この追加の光弁は第2図に示したマトリク
ス光弁と基本的に同一の構造を有する。即ち、ELクラ
ンプ1から放射される光に偏光性を与える為の追加の偏
光板42の上に石英基板43が配置されている。石英基
板43の表面には単結晶シリコン層44が形成されてお
り複合基板となっている。この単結晶シリコン層44に
は入力されたベクトルの各成分値に応じて行毎の発光強
度を制御する為の光変調素電極及びこの電極を駆動する
為のスイッチング回路等が形成されている。
Next, FIG. 3 shows another embodiment of the optical arithmetic element according to the present invention. In this embodiment, an EL clamp, which is a surface emitting element, is used in place of the X-axis two-dimensional LED array. This EL clamp 1 is normally used as a backlight for a liquid crystal display element, and can be driven with lower power consumption than a two-dimensional LED array. E, which is a surface emitting element
An additional light valve is arranged above the L-clamp 1,
Substantially, the light emitting surface is divided into rows, and the light emitting intensity for each row is controlled according to each component value of the input vector. This additional light valve has essentially the same structure as the matrix light valve shown in FIG. That is, a quartz substrate 43 is placed on an additional polarizing plate 42 for imparting polarization to the light emitted from the EL clamp 1. A single crystal silicon layer 44 is formed on the surface of the quartz substrate 43, forming a composite substrate. In this single crystal silicon layer 44, a light modulation element electrode for controlling the emission intensity for each row according to each component value of the input vector, a switching circuit for driving this electrode, etc. are formed.

複合基板の上にはスペーサ45を介して所定の間隙を保
ってガラス基板46か対向配置されている。所定の間際
内には電圧に応じて透過率が変化する液晶層47が充填
されている。液晶層47は一対の配向膜48によって挟
持されており所定の液晶分子整列を有する。ガラス基板
46の内側面には透明電極49か配置されており、単結
晶シリコン層44に形成された個々の光変調素電極との
間で液晶層47に対して入力ベクトルの各成分値に応じ
た大きさの電圧を印加し、液晶層47の透過率を局部的
に変化させて行毎の発光強度を制御している。この様に
、石英基板43、単結晶シリコン層44、液晶層47、
ガラス基板46等で追加の光弁が構成されている。この
追加の光弁の上に重ねられた部分は第2図に示す実施例
と同一であるので、各対応する構成要素に同一の番号を
付してその説明は省略する。
On top of the composite substrate, a glass substrate 46 is placed oppositely with a spacer 45 in between, with a predetermined gap being maintained. A liquid crystal layer 47 whose transmittance changes depending on the voltage is filled within a predetermined space. The liquid crystal layer 47 is sandwiched between a pair of alignment films 48 and has a predetermined alignment of liquid crystal molecules. A transparent electrode 49 is disposed on the inner surface of the glass substrate 46, and is connected to the individual light modulator electrodes formed on the single crystal silicon layer 44 to transmit data to the liquid crystal layer 47 according to each component value of the input vector. A voltage of a certain magnitude is applied to locally change the transmittance of the liquid crystal layer 47 to control the emission intensity for each row. In this way, the quartz substrate 43, the single crystal silicon layer 44, the liquid crystal layer 47,
An additional light valve is constituted by a glass substrate 46 or the like. Since the portions superimposed on this additional light valve are the same as the embodiment shown in FIG. 2, corresponding components will be designated by the same numerals and their description will be omitted.

第4図は本発明にかかる光演算素子の主要部をなす光弁
の詳細構造を示す模式的分解斜視図である。図示する様
に、光弁は複合基板(28,27)と、該複合基板に対
向配置されたガラス基板31と、該複合基板と該ガラス
基板31の間に配置された電気光学物質層例えば液晶層
32とから構成されている。
FIG. 4 is a schematic exploded perspective view showing the detailed structure of a light valve that forms the main part of the optical arithmetic element according to the present invention. As shown in the figure, the light valve includes a composite substrate (28, 27), a glass substrate 31 disposed opposite to the composite substrate, and an electro-optic material layer such as a liquid crystal layer disposed between the composite substrate and the glass substrate 31. It is composed of a layer 32.

複合基板に光変調素を規定する変調素電極あるいは駆動
電極51と、所定の信号即ち与えられたマトリクスの各
成分値に応じて該駆動電極51を励起する為の駆動回路
とか形成されている。
A modulation element electrode or drive electrode 51 defining a light modulation element and a drive circuit for exciting the drive electrode 51 in accordance with a predetermined signal, that is, each component value of a given matrix are formed on the composite substrate.

複合基板は石英ガラス基板26と単結晶シリコン半導体
膜層27とからなる二層構造を有する。加えて、石英ガ
ラス基板26の裏面側には偏光板Aが接着されている。
The composite substrate has a two-layer structure consisting of a quartz glass substrate 26 and a single crystal silicon semiconductor film layer 27. In addition, a polarizing plate A is bonded to the back side of the quartz glass substrate 26.

さらに、基板26の裏面内には円筒レンズアレイ29が
形成されている。そして、駆動回路はこの単結晶シリコ
ン半導体膜層27に形成された集積回路からなる。この
集積回路はマトリクス状に配置された複数の電界効果型
絶縁ゲートトランジスタ52を含んでいる。トランジス
タ52のソース電極は対応する駆動電極51に接続され
ており、同じくゲート電極は走査線53に接続されてお
り、同じくドレイン電極は信号線54に接続されている
。該集積回路はさらにXドライバ55を含み列状の信号
線54に接続されている。さらに、Yドライバ56を含
み行状の走査線53に接続されている。
Furthermore, a cylindrical lens array 29 is formed within the back surface of the substrate 26. The drive circuit is composed of an integrated circuit formed in this single crystal silicon semiconductor film layer 27. This integrated circuit includes a plurality of field effect insulated gate transistors 52 arranged in a matrix. The source electrode of the transistor 52 is connected to the corresponding drive electrode 51 , the gate electrode is similarly connected to the scanning line 53 , and the drain electrode is similarly connected to the signal line 54 . The integrated circuit further includes an X driver 55 and is connected to a column-shaped signal line 54. Furthermore, it includes a Y driver 56 and is connected to the row scanning lines 53 .

又、対向ガラス基板31はその外側面に接着された偏光
板Bと、その内側面に形成された対向電極あるいは共通
透明電極35とを有している。また、駆動電極51とこ
れを駆動する駆動回路が設けられた複合基板の内側面2
7、および対向電極35の内側面にはそれぞれ配向膜2
7a、 35aが形成されている。
Further, the counter glass substrate 31 has a polarizing plate B adhered to its outer surface, and a counter electrode or common transparent electrode 35 formed on its inner surface. In addition, the inner surface 2 of the composite substrate provided with the drive electrode 51 and the drive circuit that drives it.
7 and the inner surface of the counter electrode 35 are each provided with an alignment film 2.
7a and 35a are formed.

第5図は第4図に示す光弁の1個の光変調素を切取って
示した模式的斜視図であり、第5図(A)は光変調素が
非選択状態にある場合を示し、第5図(B)は光変調素
が選択状態にある場合を示す。
FIG. 5 is a schematic perspective view showing one light modulator of the light valve shown in FIG. 4 cut away, and FIG. 5(A) shows the case where the light modulator is in a non-selected state. , FIG. 5(B) shows the case where the light modulator is in the selected state.

本実施例においては、液晶層32としてネマチック液晶
材料が用いられる。ネマチック液晶分子はその長軸方向
が容易に配向されるという性質がある。
In this embodiment, a nematic liquid crystal material is used as the liquid crystal layer 32. Nematic liquid crystal molecules have the property that their long axes are easily aligned.

液晶分子の配向は石英基板26及び対向ガラス基板31
の内側面に対してラビング処理を行なう事により得られ
る。上下の基板間でラビング方向が90゜異なるので、
図示する様に液晶分子もそれに倣って90°回転する。
The orientation of liquid crystal molecules is determined by the quartz substrate 26 and the opposing glass substrate 31.
It is obtained by rubbing the inner surface of the Since the rubbing direction differs by 90 degrees between the upper and lower boards,
As shown in the figure, the liquid crystal molecules also rotate 90 degrees following this.

この結果この液晶層32を通過する光の偏光軸は90°
回転する事になる。一方、第5図(B)に示す様に、石
英基板26の表面に形成されている駆動電極51と対向
ガラス基板31の内側表面に形成されている対向電極3
5の間に電界を印加するとこの液晶分子は電界方向、即
ち基板に対して垂直方向に配列し旋光性は失われる。こ
の遷移は液晶層の上下に配置された一対の偏光板A及び
Bによって光学的に検出される。即ち、液晶層を通過す
る光は電圧印加の有無によって透過もしくは遮断される
。この様にして、本発明にかかる光弁は各光変調素毎に
光変調機能を有する。
As a result, the polarization axis of the light passing through this liquid crystal layer 32 is 90°.
It will rotate. On the other hand, as shown in FIG. 5(B), the drive electrode 51 formed on the surface of the quartz substrate 26 and the counter electrode 3 formed on the inner surface of the counter glass substrate 31
When an electric field is applied between 5 and 5, the liquid crystal molecules are aligned in the direction of the electric field, that is, perpendicular to the substrate, and the optical rotation is lost. This transition is optically detected by a pair of polarizing plates A and B placed above and below the liquid crystal layer. That is, light passing through the liquid crystal layer is transmitted or blocked depending on whether or not a voltage is applied. In this way, the light valve according to the present invention has a light modulation function for each light modulation element.

次に第4図及び第5図を参照して上述した光弁の動作を
詳細に説明する。個々のトランジスタ素子52のゲート
電極は走査線53に接続されており、Yトライバ56に
よって走査信号か印加され線順次で個々のトランジスタ
素子52の導通及び遮断を制御する。Xドライバ55か
ら出力されるマトリクス成分を表わす信号は信号線54
を介して導通状態にある選択されたトランジスタ51に
印加される。印加された信号は対応する駆動電極51に
伝えられ、駆動電極を励起し液晶層32に作用してその
透過率を実質的に100%とする。一方、非選択時にお
いてはトランジスタ素子52は非導通状態となり駆動電
極に書込まれた信号を電荷として維持する。この様にし
て与えられたマトリクスは、各変調素の透過率として、
光弁に書き込まれる。なお液晶層32は比抵抗が高く通
常は容量性として動作する。
Next, the operation of the light valve described above will be explained in detail with reference to FIGS. 4 and 5. The gate electrode of each transistor element 52 is connected to a scanning line 53, and a scanning signal is applied by a Y driver 56 to control conduction and cut-off of each transistor element 52 line sequentially. A signal representing a matrix component outputted from the X driver 55 is connected to a signal line 54.
is applied to the selected transistor 51 which is in a conductive state. The applied signal is transmitted to the corresponding drive electrode 51, excites the drive electrode, acts on the liquid crystal layer 32, and makes its transmittance substantially 100%. On the other hand, when not selected, the transistor element 52 becomes non-conductive and maintains the signal written to the drive electrode as a charge. The matrix given in this way is expressed as the transmittance of each modulator.
Written on the light valve. Note that the liquid crystal layer 32 has a high specific resistance and normally operates as a capacitor.

これら駆動トランジスタ素子52のスイッチング性能を
表わす為にオン/オフ電流比が用いられる。
An on/off current ratio is used to express the switching performance of these drive transistor elements 52.

本発明においては駆動トランジスタ素子は電荷移動度が
極めて高い単結晶シリコン半導体膜層27に形成されて
いるのでオン/オフ比は6桁以上を確保できる。従って
、極めて高速な信号応答性を有するアクティブマトリク
スタイプの光弁を得る事ができ動的光ニューラルネット
ワークの空間変調つ9 素子として最適である。又、単結晶薄膜の高移動度特性
を利用して同時に、周辺ドライバ回路を同一シリコン単
結晶半導体薄膜上に形成する事か可能となる。
In the present invention, since the drive transistor element is formed in the single crystal silicon semiconductor film layer 27 having extremely high charge mobility, an on/off ratio of 6 digits or more can be ensured. Therefore, it is possible to obtain an active matrix type light valve with extremely high-speed signal response, which is optimal as a spatial modulation element for a dynamic optical neural network. Further, by utilizing the high mobility characteristics of a single crystal thin film, it becomes possible to simultaneously form a peripheral driver circuit on the same silicon single crystal semiconductor thin film.

次に、電気光学的物質層として強誘電性液晶を用いた例
を第6図(A)及び第6図(B)に示す。これらの図は
、光弁の一変調素を上から見た模式的平面図であり、強
誘電性液晶の分子配列を示している。カイラルスメクテ
ィック液晶等の強誘電性液晶を厚みか111rn程度の
間隙に充填すると双安定状態に配向される。第6図(八
)は一方の双安定状態を示し第6図(B)は他方の安定
状態を示す。これらの双安定状態は印加される電圧の方
向によって相互に高速に切換えられる。この切換えによ
って液晶層を通過する光の透過率を制御する事ができる
。かかる強誘電性液晶の双安定状態の切換えを利用した
光弁は前述したツイストネマティック液晶を用いた光弁
に比べて応答性に優れており、より高速な動的演算処理
を行なう事ができる。特に、双安定状態を利用して各成
分値が0か1のいずれかをとり得る2値マトリクスを表
現するのに適している。
Next, an example in which a ferroelectric liquid crystal is used as the electro-optic material layer is shown in FIGS. 6(A) and 6(B). These figures are schematic top views of one modulation element of a light valve, showing the molecular arrangement of the ferroelectric liquid crystal. When a ferroelectric liquid crystal such as a chiral smectic liquid crystal is filled into a gap with a thickness of about 111rn, it is oriented in a bistable state. FIG. 6(8) shows one bistable state, and FIG. 6(B) shows the other stable state. These bistable states can be switched rapidly between each other depending on the direction of the applied voltage. By this switching, the transmittance of light passing through the liquid crystal layer can be controlled. A light valve that utilizes switching of the bistable state of such a ferroelectric liquid crystal has superior responsiveness compared to the light valve that uses the above-mentioned twisted nematic liquid crystal, and can perform faster dynamic calculation processing. In particular, it is suitable for expressing a binary matrix in which each component value can take either 0 or 1 using a bistable state.

なお、上記2つの実施例で用いる配向膜として、基板の
法線方向から75度から85度の範囲の角度で一酸化珪
素を所定の膜厚で形成したものを用いた方が、当該配向
膜による光散乱が少なく、表面に形成した光弁の駆動集
積回路を損傷しないため好ましい。
It should be noted that it is better to use silicon monoxide with a predetermined thickness at an angle of 75 degrees to 85 degrees from the normal direction of the substrate as the alignment film used in the above two examples. This is preferable because it causes less light scattering and does not damage the driving integrated circuit of the light valve formed on the surface.

最後に、第7図を参照して変調素電極及び駆動回路が集
積された半導体チップ型の光弁用基板の製造方法を詳細
に説明する。先ず、第7図(A)に示す工程において、
石英ガラス基板71を用意する。
Finally, a method for manufacturing a semiconductor chip-type light valve substrate in which a modulator electrode and a drive circuit are integrated will be described in detail with reference to FIG. First, in the step shown in FIG. 7(A),
A quartz glass substrate 71 is prepared.

そして、この基板71の裏面側に円筒レンズアレイを構
成する円筒レンズ領域72を熱拡散により形成する。こ
の熱拡散は、例えばストライプ状にチタンの真空蒸着膜
を形成した後、1000°Cないし1100°Cの温度
で6時間ないし10時間の加熱処理を行なう事により行
なわれる。
Then, a cylindrical lens region 72 constituting a cylindrical lens array is formed on the back side of this substrate 71 by thermal diffusion. This thermal diffusion is carried out, for example, by forming a titanium vacuum-deposited film in a stripe shape and then performing a heat treatment at a temperature of 1000° C. to 1100° C. for 6 hours to 10 hours.

次に、第7図(B)に示す工程において、石英ガラス基
板71に単結晶ンリコン十導体基板73を貼着する。単
結晶シリコン半導体基板73はLSI製造に用いられる
高品質のシリコンウェハを用いる事が好ましく、その結
晶方位は< 1’00 > 0.0±1.0の範囲の一
様性を有し、その単結晶格子欠陥密度は500個/Ca
以下である。レンズ領域72の形成された石英ガラス基
板71の表面及び単結晶シリコン半導体基板73の表面
を先ず精密に平滑仕上げする。
Next, in the step shown in FIG. 7(B), a single crystal conductor substrate 73 is attached to the quartz glass substrate 71. It is preferable to use a high-quality silicon wafer used for LSI manufacturing as the single crystal silicon semiconductor substrate 73, and its crystal orientation has uniformity in the range of <1'00>0.0±1.0. Single crystal lattice defect density is 500/Ca
It is as follows. First, the surface of the quartz glass substrate 71 on which the lens region 72 is formed and the surface of the single crystal silicon semiconductor substrate 73 are precisely smoothed.

続いて、平滑仕上げされた両面を重ね合わせ加熱する事
により側基板を熱圧着する。この熱圧着処理により、側
基板71及び73は互いに強固に固着される。
Subsequently, the side substrates are thermocompression bonded by overlapping and heating the smoothed surfaces. By this thermocompression bonding process, the side substrates 71 and 73 are firmly fixed to each other.

第7図(C)に示す工程において、単結晶シリコン半導
体基板73の表面を研摩する。この結果、石英ガラス基
板71の表面には所望の厚さまで研摩された111−結
晶シリコン半導体膜層74が形成される。
In the step shown in FIG. 7(C), the surface of the single crystal silicon semiconductor substrate 73 is polished. As a result, a 111-crystalline silicon semiconductor film layer 74 polished to a desired thickness is formed on the surface of the quartz glass substrate 71.

石英ガラス基板からなる担体層と単結晶シリコン半導体
膜層とから構成される二層構造を有する複合基板か得ら
れる。なお、11−結晶シリコン半導体基板73を薄膜
化する為に研摩処理に代えてエツチング処理を用いても
よい。この様にして得られた単結晶シリコン半導体膜層
74はシリコンウェハ73の品質が実質的にそのまま保
存されるので結晶方位の一様性や格子欠陥密度に関して
極めて優れた基板材料を得る事かできる。これに対して
、従来行なわれていた様に、堆積された非晶質あるいは
多結晶シリコン薄膜の再結晶化により得られた単結晶薄
膜は格子欠陥が多く結晶方位も一様ではないのでLSI
製造には適さない。
A composite substrate having a two-layer structure consisting of a carrier layer made of a quartz glass substrate and a single crystal silicon semiconductor film layer is obtained. Note that in order to reduce the thickness of the 11-crystalline silicon semiconductor substrate 73, an etching process may be used instead of the polishing process. Since the quality of the silicon wafer 73 is substantially preserved in the single-crystal silicon semiconductor film layer 74 obtained in this way, it is possible to obtain a substrate material that is extremely excellent in terms of uniformity of crystal orientation and lattice defect density. . On the other hand, single-crystal thin films obtained by recrystallizing deposited amorphous or polycrystalline silicon thin films, as has been done conventionally, have many lattice defects and uneven crystal orientation, making them suitable for LSI.
Not suitable for manufacturing.

第7図(D)に示す工程において、単結晶シリコン半導
体膜層74の表面を熱酸化処理し全面にシリコン酸化膜
75を形成する。その上に、化学気相成長法を用いてシ
リコン窒化膜76を堆積する。さらに、レジスト77を
被覆する。レジスト77をフォトリソグラフィによりパ
タニングし素子領域78のみを残して除去する。この状
態で、エツチング処理を行ないレジスト77により被覆
されていない部分のシリコン酸化膜75及びシリコン窒
化膜76を除去する。
In the step shown in FIG. 7(D), the surface of the single crystal silicon semiconductor film layer 74 is thermally oxidized to form a silicon oxide film 75 on the entire surface. A silicon nitride film 76 is deposited thereon using chemical vapor deposition. Furthermore, a resist 77 is coated. The resist 77 is patterned by photolithography and removed leaving only the element region 78. In this state, an etching process is performed to remove portions of the silicon oxide film 75 and silicon nitride film 76 that are not covered by the resist 77.

第7図(IE)に示す工程において、レジストを除去し
た後素了領域78を被覆するシリコン酸化膜75及びシ
リコン窒化膜76をマスクとして単結晶シリコン半導体
膜層74の熱酸化処理を行ないフィールド酸化膜79を
形成する。フィールド酸化膜79によって囲まれた領域
には単結晶シリコン膜層74が残され、素子領域78を
形成する。この状態では、マスクとして用いられたシリ
コン酸化膜及びシリコン窒化膜は除去されている。
In the step shown in FIG. 7 (IE), after removing the resist, thermal oxidation treatment is performed on the single crystal silicon semiconductor film layer 74 using the silicon oxide film 75 and silicon nitride film 76 covering the finished region 78 as a mask to perform field oxidation. A film 79 is formed. Single crystal silicon film layer 74 is left in a region surrounded by field oxide film 79 to form element region 78 . In this state, the silicon oxide film and silicon nitride film used as a mask have been removed.

第7図(P)に示す工程において、再び熱酸化処理が行
なわれ、単結晶シリコン膜層74の表面にゲート酸化膜
80が形成される。
In the step shown in FIG. 7(P), thermal oxidation treatment is performed again to form a gate oxide film 80 on the surface of the single crystal silicon film layer 74.

第7図(G)に示す工程において、化学気相成長法によ
り多結晶シリコン膜が堆積される。この多結晶シリコン
膜を所定の形状にパタニングされたレジスト81を用い
て選択的にエツチングしゲート酸化膜80の上に多結晶
シリコン膜からなるゲート電極82を形成する。
In the step shown in FIG. 7(G), a polycrystalline silicon film is deposited by chemical vapor deposition. This polycrystalline silicon film is selectively etched using a resist 81 patterned into a predetermined shape to form a gate electrode 82 made of a polycrystalline silicon film on the gate oxide film 80.

第7図(]I)に示す工程において、レジスI・81を
除去した後、ゲート電極82をマスクとしてゲート酸化
膜80を介して不純物ヒ素のイオン注入を行ない、シリ
コンt11−結晶膜にドレイン領域83及びソス領域8
4を形成する。この結果、ゲート電極82の下方におい
てドレイン領域83とソース領域84の間に不純物ヒ素
の注入されていないトランジスタチャネル形成領域85
が設けられる。
In the step shown in FIG. 7(]I), after removing the resist I-81, impurity arsenic ions are implanted through the gate oxide film 80 using the gate electrode 82 as a mask, and the drain region is implanted into the silicon t11-crystal film. 83 and Soth area 8
form 4. As a result, a transistor channel forming region 85 in which impurity arsenic is not implanted between the drain region 83 and the source region 84 below the gate electrode 82
will be provided.

最後に第7図(+)に示す]二程において、ドレイン領
域83の上にあるゲート酸化膜80の一部を除去してコ
ンタクトホールを形成しここにドレイン電極86を接続
させる。同様に、ソース領域84の上にあるケート酸化
膜80の一部を除去してコンタクトホールを形成しこの
部分を埋める様に駆動電極87を形成する。駆動電極8
7もしくは光変調素電極はITO等からなる透明電極か
ら構成されている。
Finally, in the second step shown in FIG. 7 (+), a part of the gate oxide film 80 above the drain region 83 is removed to form a contact hole to which a drain electrode 86 is connected. Similarly, a portion of the gate oxide film 80 above the source region 84 is removed to form a contact hole, and a drive electrode 87 is formed to fill this portion. Drive electrode 8
7 or the light modulator electrode is composed of a transparent electrode made of ITO or the like.

加えて光変調素電極87の下側に配置されているフィー
ルド酸化膜79も透明であり、さらにその下側に配置さ
れている石英ガラス基板71も透明である。従って、駆
動電極87、フィールド酸化膜79及び石英ガラス基板
71からなる三層構造は光学的に透明であり透過型の光
弁を得る事ができる。
In addition, the field oxide film 79 disposed below the light modulator electrode 87 is also transparent, and the quartz glass substrate 71 disposed below it is also transparent. Therefore, the three-layer structure consisting of the drive electrode 87, the field oxide film 79, and the quartz glass substrate 71 is optically transparent, and a transmission type light valve can be obtained.

なお、円筒レンズ領域72は、第7図に示す工程順に限
られず、最も適当な工程において形成する事が好ましい
Note that the cylindrical lens region 72 is not limited to the process order shown in FIG. 7, but is preferably formed in the most appropriate process.

上述した様に、第7図に示す製造方法においては、高品
質の単結晶シリコン膜に対して高温を用いた成膜処理、
高解像度のフォトリソエツチング及びイオン注入処理等
を施こす事によりミクロンオーダあるいはサブミクロン
オーダのサイズを有する電界効果型絶縁ゲートトランジ
スタを形成する事か可能である。用いるシリコン単結晶
膜は極めて高品質であるので得られた絶縁ゲート型トラ
ンジスタの電気特性も優れている。同時に、光変調素電
極も微細化技術によりミクロンオーダの寸法で形成する
事ができるので高密度且つ微細な構造を有するアクティ
ブマトリクス液晶光弁用半導体集積回路チップ基板を製
造する事ができる。
As mentioned above, in the manufacturing method shown in FIG.
By performing high-resolution photolithography, ion implantation, etc., it is possible to form a field effect type insulated gate transistor having a size on the micron order or submicron order. Since the silicon single crystal film used is of extremely high quality, the electrical properties of the resulting insulated gate transistor are also excellent. At the same time, the light modulator electrode can also be formed with dimensions on the micron order using miniaturization technology, so it is possible to manufacture a semiconductor integrated circuit chip substrate for an active matrix liquid crystal light valve having a high density and fine structure.

最後に、本発明の光演算素子を用いて画像等の2次元情
報を学習させる方法について説明を行う。
Finally, a method for learning two-dimensional information such as images using the optical arithmetic element of the present invention will be explained.

N個のニューロンから構成されるネットワークにおいて
、記憶する2次元情報の数をMlまたm番目の2次元情
報に対するニューロンの状態を二値(Oまたは1)のベ
クトルν(m)、、、    (m)(1′1 (m)  ・・・   (m))とすると、マトリック
″2   ・  ・ I″N スの成分を とあられすことにより、入力ベクトルを学習することが
できることが、−船釣に知られている。本発明において
はマトリックスの成分が可変な動的ニューラルネットワ
ークとなっている。従って、認識すべきベクトルの全て
についてあらかじめT2.を計算しておきパターン認識
あるいはペクトJ ルマトリックス演算を行うことが可能である事は言うま
でもなく、認識過程の途中においても新たな任意の入力
ベクトルについてT1.を計算して学J 習を行い、それを新たに学習された新しいマトリックス
成分として直ちに用いる事ができる。これは、本発明が
従来の固定光学マスクを用いた光演算素子に比べて極め
て柔軟性に富んだものである1例である。
In a network composed of N neurons, the number of two-dimensional information to be stored is Ml, and the state of the neuron for the m-th two-dimensional information is a binary (O or 1) vector ν(m), , (m )(1'1 (m) ... (m)), it is possible to learn the input vector by calculating the components of the matrix "2 . . . I"N. Are known. The present invention is a dynamic neural network in which the components of the matrix are variable. Therefore, all vectors to be recognized are T2. Needless to say, it is possible to perform pattern recognition or vector matrix calculations after calculating T1 for any new input vector during the recognition process. can be learned by calculating and immediately used as a newly learned matrix component. This is one example of how the present invention is extremely flexible compared to conventional optical arithmetic elements using fixed optical masks.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明によれば超高密度、超高速及
び超大容量の空間光変調素子を内蔵した集積型の積層光
演算素子あるいは光演算チップを得る事ができる。従っ
て、かかる空間光変調素子には106個にも及ぶ光変調
素を集積する事ができ、大規模二次元情報の高速演算処
理か可能となるという効果がある。又、追加の空間光変
調素子とELクランプの平面発光素子を組合わせる事に
より、半導体LEDアレイの代わりに用いれば、安価で
実用的且つ低消費電力の光演算チップを構成する事がで
きるという効果がある。さらに、空間光変調素子の複合
基板に形成された単結晶半導体薄膜層中に光変調素電極
及びスイッチングトランジスタに加えて周辺駆動回路、
論理回路あるいはメモリを同時に形成する事かできるの
で極めて小型な光演算チップを構成する事かできるとい
う効果かある。さらに、複合基板を構成する石英ガラス
中に集光機能を有する円筒レンズアレイを熱拡散技術を
用いて形成する事かできるので光演算チップのより高度
なハイブリッド化が達成できるという効果かある。加え
て、空間光変調素子の電気的光学物質層として双安定状
態を有する強誘電性液晶を用いる事により、極めて高速
に2値7トリクスを用いた演算処理を行なう事かできる
という効果がある。
As described above, according to the present invention, it is possible to obtain an integrated laminated optical operation element or an optical operation chip that incorporates an ultra-high density, ultra-high speed, and ultra-large capacity spatial light modulation element. Therefore, as many as 106 light modulation elements can be integrated in such a spatial light modulation element, which has the effect of enabling high-speed arithmetic processing of large-scale two-dimensional information. In addition, by combining the additional spatial light modulation element and the planar light emitting element of the EL clamp, it is possible to construct an inexpensive, practical, and low power consumption optical calculation chip if used in place of the semiconductor LED array. There is. Furthermore, in addition to the light modulation element electrode and the switching transistor, a peripheral drive circuit,
Since logic circuits or memories can be formed at the same time, an extremely small optical arithmetic chip can be constructed. Furthermore, since a cylindrical lens array having a light condensing function can be formed in the quartz glass constituting the composite substrate using thermal diffusion technology, a more advanced hybridization of the optical processing chip can be achieved. In addition, by using a ferroelectric liquid crystal having a bistable state as the electro-optical material layer of the spatial light modulator, there is an effect that arithmetic processing using binary 7-trix can be performed at extremely high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかる集積型の積層光演算素子の基本
的構成を示す模式的分解側面図、第2図は本発明にかか
る光演算素子の一実施例を示す模式的斜視図、第3図は
光演算素子の他の実施例を示す模式的側面図、第4図は
光演算素子に内蔵される空間光変調素子あるいは光弁の
詳細構造を示す模式的拡大斜視図、第5図(A)及び第
5図(B)は空間光変調素子に含まれる個々の光変調素
の動作を説明する為の模式的斜視図、第6図(A)及び
第6図(B)は空間光変調素子の電気光学的物質として
双安定性を有する強誘電性液晶を用いた場合の動作を説
明する為の模式的平面図、第7図(A)ないしく1)は
空間光変調素子の基板として用3 ] いられる半導体チップの製造方法を示す工程図、及び第
8図は従来の光演算素子を示す模式図である。 1・・・X軸二次元LEDアレイ 2・・・光 弁 3・・・X軸二次元フォトダイオードアレイ4・・・閾
値処理比較器 5・・・X方向母線を有する円筒レンズアレイ6・・・
Y方向母線を有する円筒レンズアレイ7・・・行列信号
入力手段 8・・・ベクトル信号入力手段
FIG. 1 is a schematic exploded side view showing the basic configuration of an integrated laminated optical processing element according to the present invention, and FIG. 2 is a schematic perspective view showing an embodiment of the optical processing element according to the invention. FIG. 3 is a schematic side view showing another embodiment of the optical arithmetic element, FIG. 4 is a schematic enlarged perspective view showing the detailed structure of a spatial light modulation element or light valve built into the optical arithmetic element, and FIG. (A) and FIG. 5(B) are schematic perspective views for explaining the operation of individual light modulators included in the spatial light modulator, and FIGS. 6(A) and 6(B) are spatial light modulators. A schematic plan view for explaining the operation when a bistable ferroelectric liquid crystal is used as the electro-optic substance of the light modulation element, and FIG. 7(A) or 1) shows the schematic plan view of the spatial light modulation element. FIG. 8 is a process diagram showing a method of manufacturing a semiconductor chip that can be used as a substrate, and FIG. 8 is a schematic diagram showing a conventional optical arithmetic element. 1...X-axis two-dimensional LED array 2...Light valve 3...X-axis two-dimensional photodiode array 4...Threshold processing comparator 5...Cylindrical lens array having an X-direction generatrix 6...・
Cylindrical lens array 7 having a Y-direction generatrix...matrix signal input means 8...vector signal input means

Claims (1)

【特許請求の範囲】 1、行状に配列された発光線部を有し、入力されたベク
トルの各成分値に応じて行別に発光する発光部と、 行列状に配列された光変調素を有し、与えられたマトリ
クスの対応する各成分値に応じて該発光をマトリクス変
調する為の空間光変調部と、列状に配列された受光線部
を有し、該変調光を列別に受光するとともに各受光強度
に応じた成分値を有するベクトルを出力する為の受光部
とからなる積層構造を有し、 入力ベクトルと与えられたマトリクスの積演算を行なう
光演算素子において、 該空間光変調部は、担体層及びその上に形成された半導
体単結晶薄膜層からなる複合基板と、該半導体単結晶薄
膜層の上に行列状に形成された複数の光変調素電極と、 該半導体単結晶薄膜層に集積的に形成されており、マト
リクスの各成分値に応じて対応する光変調素電極を駆動
する為の駆動回路と、 該複合基板に所定の間隙を介して対向配置された対向基
板と、 該間隙に配置され個々の光変調素電極により制御されて
マトリクス光変調を行なう電気光学物質層とからなる事
を特徴とする光演算素子。 2、該担体層は石英からなり、該半導体単結晶薄膜層は
シリコンからなる請求項1に記載の光演算素子。 3、該シリコン半導体単結晶薄膜層は結晶方位に関し<
100>0.0±1.0の範囲の一様性を有し、その単
結晶格子欠陥密度は500個/cm^2以下である事を
特徴とする請求項2に記載の光演算素子。 4、該担体層には、行別に放射された該発光を空間光変
調部の対応する行に集光する為の行状に配列された円筒
レンズアレイが形成されている事を特徴とする請求項1
に記載の光演算素子。 5、該電気光学物質層は、ツイスト配向されたネマティ
ック液晶からなる事を特徴とする請求項1に記載の光演
算素子。 6、該電気光学物質層は、双安定状態を有する強誘電性
液晶からなる事を特徴とする請求項1に記載の光演算素
子。 7、該発光部は、面発光素子と、該面発光素子の発光面
に配置され実質的に発光面を行状に分割するとともに入
力されたベクトルの各成分値に応じて行毎の発光強度を
制御する為の追加の空間光変調部とからなる事を特徴と
する請求項1に記載の光演算素子。 8、該受光部から出力されたベクトルの各成分を閾値処
理し、その結果得られたベクトルを再度該発光部に入力
する為のフィードバック手段を有し、フィードバック型
ニューラルネットワークを構成する事を特徴とする請求
項1に記載の光演算素子。
[Scope of Claims] 1. A light emitting unit having a light emitting line section arranged in rows and emitting light in each row according to each component value of an input vector, and a light modulating element arranged in a matrix. It has a spatial light modulation section for matrix modulating the light emission according to each corresponding component value of a given matrix, and a light reception line section arranged in rows, and receives the modulated light in each row. and a light-receiving section for outputting a vector having a component value corresponding to each received light intensity, in an optical operation element that performs a product operation of an input vector and a given matrix, the spatial light modulation section comprises a composite substrate comprising a carrier layer and a semiconductor single-crystal thin film layer formed thereon, a plurality of light modulator electrodes formed in a matrix on the semiconductor single-crystal thin film layer, and the semiconductor single-crystal thin film. a drive circuit that is integrally formed in a layer and drives a corresponding light modulation element electrode according to each component value of the matrix; and a counter substrate that is disposed opposite to the composite substrate with a predetermined gap therebetween. an electro-optical material layer disposed in the gap and controlled by individual light modulator electrodes to perform matrix light modulation. 2. The optical arithmetic element according to claim 1, wherein the carrier layer is made of quartz and the semiconductor single crystal thin film layer is made of silicon. 3. The silicon semiconductor single crystal thin film layer has a crystal orientation of <
3. The optical arithmetic element according to claim 2, having uniformity in the range of 100>0.0±1.0, and having a single crystal lattice defect density of 500 defects/cm^2 or less. 4. A cylindrical lens array arranged in rows for condensing the light emitted row by row onto a corresponding row of the spatial light modulator is formed on the carrier layer. 1
The optical arithmetic element described in . 5. The optical operation element according to claim 1, wherein the electro-optic material layer is made of twisted nematic liquid crystal. 6. The optical operation element according to claim 1, wherein the electro-optic material layer is made of ferroelectric liquid crystal having a bistable state. 7. The light-emitting section includes a surface-emitting element, and is arranged on the light-emitting surface of the surface-emitting element, substantially dividing the light-emitting surface into rows, and emitting light intensity for each row according to each component value of the input vector. The optical arithmetic element according to claim 1, further comprising an additional spatial light modulator for control. 8. Feedback means is provided for thresholding each component of the vector output from the light receiving section and inputting the resulting vector to the light emitting section again, forming a feedback neural network. The optical arithmetic element according to claim 1.
JP21765790A 1990-08-17 1990-08-17 Optical computing element Pending JPH0498228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21765790A JPH0498228A (en) 1990-08-17 1990-08-17 Optical computing element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21765790A JPH0498228A (en) 1990-08-17 1990-08-17 Optical computing element

Publications (1)

Publication Number Publication Date
JPH0498228A true JPH0498228A (en) 1992-03-30

Family

ID=16707681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21765790A Pending JPH0498228A (en) 1990-08-17 1990-08-17 Optical computing element

Country Status (1)

Country Link
JP (1) JPH0498228A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049299A (en) * 2013-01-08 2018-03-29 マサチューセッツ インスティテュート オブ テクノロジー Optical phased array
US11372106B2 (en) 2013-01-08 2022-06-28 Massachusetts Institute Of Technology Optical phased arrays

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049299A (en) * 2013-01-08 2018-03-29 マサチューセッツ インスティテュート オブ テクノロジー Optical phased array
US11372106B2 (en) 2013-01-08 2022-06-28 Massachusetts Institute Of Technology Optical phased arrays

Similar Documents

Publication Publication Date Title
US5339090A (en) Spatial light modulators
US5646432A (en) Semiconductor thin film formed on a supporting substrate
TW567378B (en) Liquid-crystal display device and method of fabricating the same
TW200409064A (en) Display device
Johnson et al. Motivations for using ferroelectric liquid crystal spatial light modulators in neurocomputing
JP3707804B2 (en) Optical information processing equipment
US5206829A (en) Thin film ferroelectric electro-optic memory
US20200012162A1 (en) Display panel and method for reducing capacitive load
Wu et al. Ferroelectric-defined reconfigurable homojunctions for in-memory sensing and computing
JP2699650B2 (en) Optical writing type liquid crystal light valve and optical operation device
JPH0394530A (en) Neural plane network
JPH03208029A (en) Space optical modulator
KR101499241B1 (en) Liquid crystal display
JP2564626B2 (en) Optical writing type spatial light modulator
Arsenault et al. An introduction to optics in computers
JPH0498228A (en) Optical computing element
US5212377A (en) Thin-film neuron network with optical programming
JP3081966B2 (en) Frame thinning gradation drive light valve device
JP2763095B2 (en) Optical shutter information processing device
KR101130873B1 (en) Method of fabricating liquid crystal display panel
JPH02251825A (en) Optical thershold device
US5487026A (en) Multiplying device, linear algebraic processor, neuromorphic processor, and optical processor
Zhang et al. Liquid-crystal neuron array with optical interconnections: a magic mirror
Robinson et al. Custom designed electro-optic components for optically implemented, multi-layer neural networks
JPH0421829A (en) Spatial optical modulator and neural network device