JPH0462207B2 - - Google Patents

Info

Publication number
JPH0462207B2
JPH0462207B2 JP58162261A JP16226183A JPH0462207B2 JP H0462207 B2 JPH0462207 B2 JP H0462207B2 JP 58162261 A JP58162261 A JP 58162261A JP 16226183 A JP16226183 A JP 16226183A JP H0462207 B2 JPH0462207 B2 JP H0462207B2
Authority
JP
Japan
Prior art keywords
circuit
input
gain
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58162261A
Other languages
Japanese (ja)
Other versions
JPS6054509A (en
Inventor
Masayuki Motomya
Takahiko Tamura
Masaharu Tokuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16226183A priority Critical patent/JPS6054509A/en
Publication of JPS6054509A publication Critical patent/JPS6054509A/en
Publication of JPH0462207B2 publication Critical patent/JPH0462207B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は入出力特性が非直線性を示し、しかも
非直線部の入出力ゲインを制御できるようにした
非直線回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a nonlinear circuit whose input/output characteristics exhibit nonlinearity and in which the input/output gain of the nonlinear portion can be controlled.

背景技術とその問題点 第1図は周知の非直線回路であつて、入力VIN
がE0+VF(VFはダイオードDのオン電圧)以下で
あれば、出力VOUTは入力と同じで、入出力特性
は第2図に示すように傾き1の直線となる。入力
VINがEO+VFを越えると、ダイオードDがオンと
なつて、入出力特性は傾きがR2/R1+R2(<1)の 直線となる。
BACKGROUND TECHNOLOGY AND PROBLEMS Figure 1 shows a well-known nonlinear circuit, where the input V IN
If is less than E 0 +V F (V F is the ON voltage of diode D), the output V OUT is the same as the input, and the input/output characteristic becomes a straight line with a slope of 1 as shown in FIG. input
When V IN exceeds E O +V F , diode D is turned on and the input/output characteristics become a straight line with a slope of R 2 /R 1 +R 2 (<1).

第1図の回路で非直線部分の入出力ゲイン特性
(傾き)を連続的に制御することは困難である。
It is difficult to continuously control the input/output gain characteristics (slope) of the nonlinear portion with the circuit shown in FIG.

発明の目的 本発明は非直線特性の傾きを外部信号でもつて
制御することができる非直線回路を提案するもの
である。
Purpose of the Invention The present invention proposes a nonlinear circuit that can control the slope of nonlinear characteristics using an external signal.

発明の概要 本発明の非直線回路は、入力信号VINの振巾を
制御した出力信号VOUTを得るアンプ回路1,1
0,11と、外部から与えられるゲインコントロ
ール出力iを供給するゲインコントロール回路
3,15と、上記入力信号と所定の基準レベル
Vrとを比較し、この基準レベルを境にして上記
ゲインコントロール出力をオン・オフする比較回
路2,14とを具備する。上記ゲインコントロー
ル出力がオンとなる入力信号領域において上記ア
ンプ回路のゲインが可変制御される。これによつ
て、上記アンプ回路の入出力特性は、基準レベル
において折れ点を有する非直線性を示し、基準レ
ベルの少なくとも一方の側の入力領域において、
アンプ回路のゲインを外部信号(ゲインコントロ
ール信号)で制御することができる。
Summary of the Invention The nonlinear circuit of the present invention includes amplifier circuits 1 and 1 that obtain an output signal V OUT by controlling the amplitude of an input signal V IN .
0 and 11, gain control circuits 3 and 15 that supply gain control output i given from the outside, and the input signal and a predetermined reference level.
Comparing circuits 2 and 14 are provided for comparing the gain control output with V r and turning on and off the gain control output based on this reference level. The gain of the amplifier circuit is variably controlled in an input signal region where the gain control output is turned on. As a result, the input/output characteristics of the amplifier circuit exhibit nonlinearity with a breaking point at the reference level, and in the input region on at least one side of the reference level,
The gain of the amplifier circuit can be controlled by an external signal (gain control signal).

実施例 以下本発明を実施例に基いて説明する。Example The present invention will be explained below based on examples.

第3図は本発明を適用した非直線回路の第1の
実施例を示す回路図で、第4図はその入出力特性
図である。第3図において入力信号VINはトラン
ジスタQ1,Q2から成る差動アンプ1を通り直
線(リニア)出力VOUTとして導出される。この
差動アンプ1を構成するトランジスタ対Q1,Q
2のエミツタは抵抗R4,R5(R4=R5)で接
続され、その接続点には電流源QI(電流値I1)が
結合されている。出力はベースが基準電圧VR
固定された一方のトランジスタQ2のコレクタの
負荷抵抗R3の一端から取出される。従つてこの
差動アンプ1の入出力ゲイン(傾き)は第4図に
示すようにR3/2×R4となる。
FIG. 3 is a circuit diagram showing a first embodiment of a nonlinear circuit to which the present invention is applied, and FIG. 4 is an input/output characteristic diagram thereof. In FIG. 3, an input signal V IN passes through a differential amplifier 1 consisting of transistors Q1 and Q2 and is derived as a linear output V OUT . Transistor pair Q1, Q that constitutes this differential amplifier 1
The emitters of No. 2 are connected through resistors R4 and R5 (R4=R5), and a current source QI (current value I 1 ) is coupled to the connection point. The output is taken out from one end of a load resistor R3 at the collector of one transistor Q2 whose base is fixed to the reference voltage VR . Therefore, the input/output gain (slope) of this differential amplifier 1 is R3/2×R4 as shown in FIG.

入力信号VINはトランジスタ対Q5,Q6の一
方Q5のベースにも与えられる。これらのトラン
ジスタQ5,Q6は比較回路2は(又はクリツプ
回路)を構成し、各トランジスタQ5,Q6のエ
ミツタはダイオードD1,D2及び抵抗R6を介
して接続され、またダイオードD1と抵抗R6と
の結合点には電流源Q7(電流I2)が接続されて
いる。
The input signal V IN is also applied to the base of one of the transistor pair Q5, Q6. These transistors Q5 and Q6 constitute a comparator circuit 2 (or a clip circuit), and the emitters of each transistor Q5 and Q6 are connected via diodes D1 and D2 and a resistor R6, and the coupling between the diode D1 and the resistor R6 A current source Q7 (current I 2 ) is connected to the point.

この比較回路2の一方のトランジスタQ6のベ
ースは基準電圧VRに固定されているので、入力
信号VINがVRよりも大のとき(VIN≧VR)、トラン
ジスタQ6はカツトオフする。即ち、VR以上の
入力はクリツプされる。VINがVRよりも低下した
とき(VIN<VR)、トランジスタQ6は導通する。
トランジスタQ5のエミツタには入力VINとほぼ
同等な信号電圧が生じ、トランジスタQ6のベー
スは一定電圧VRに固定されているので、VIN/R
6の信号電流iが抵抗R6を流れ、これとほぼ同
じ電流がQ6のコレクタに流れる。
Since the base of one transistor Q6 of this comparison circuit 2 is fixed to the reference voltage VR , when the input signal V IN is higher than VR (V INVR ), the transistor Q6 is cut off. In other words, inputs greater than V R are clipped. When V IN falls below VR (V IN <V R ) , transistor Q6 conducts.
A signal voltage approximately equal to the input V IN is generated at the emitter of transistor Q5, and the base of transistor Q6 is fixed at a constant voltage VR , so V IN /R
A signal current i of 6 flows through resistor R6, and approximately the same current flows through the collector of Q6.

この信号電流iはゲインコントロールアンプ3
を通つてゲインコントロール出力として差動アン
プ1の出力に連なる加算点4から導出され、これ
によつて差動アンプ1のリニア出力と上記信号電
流i(互に同相)との電流加算がトランジスタQ
2のコレクタの抵抗R3において行われる。この
加算により、基準電圧VR以下の入力については
振巾伸長された電圧出力が加算点4から得られ
る。従つて第3図の回路の入出力特性は第4図に
示すようにVR以下の入力領域において傾きが1
以上の直線群となる。
This signal current i is the gain control amplifier 3
The gain control output is derived from the summing point 4 connected to the output of the differential amplifier 1 as a gain control output through the transistor Q.
2 in the collector resistor R3. Through this addition, a voltage output whose amplitude is expanded is obtained from the addition point 4 for inputs that are lower than the reference voltage V R . Therefore, the input/output characteristics of the circuit in Figure 3 have a slope of 1 in the input region below V R as shown in Figure 4.
The above becomes a group of straight lines.

ゲインコントロールアンプ3はトランジスタ対
Q3,Q4から成る差動アンプで構成され、その
共通エミツタから流出する信号電流iがQ3とQ
4とに制御された比率でもつて分流する。この分
流比率がゲインコントロールアンプ3の可変ゲイ
ンに相当する。ゲインコントロール信号は差動信
号の形で一対の制御線5,6を介して与えられ
る。
The gain control amplifier 3 is composed of a differential amplifier consisting of a pair of transistors Q3 and Q4, and the signal current i flowing out from the common emitter is between Q3 and Q4.
4 and in a controlled ratio. This diversion ratio corresponds to the variable gain of the gain control amplifier 3. The gain control signal is provided via a pair of control lines 5 and 6 in the form of a differential signal.

最大ゲインに制御された状態では、ゲインコン
トロールアンプ3のトランジスタQ4がほぼ導通
し、比較回路2の出力電流iのほゞ全部がQ4、
加算点4を通つて差動アンプ1の負荷抵抗R3を
流れる。従つてこの状態でのR3の一端における
加算信号の電圧ゲインはR3/R6で与えられ
る。また差動アンプ1のゲインは既述の如く
R3/2×R4である。従つて負荷抵抗R3の一端(Q 2のコレクタ)における重畳信号の最大電圧ゲイ
ンはR3/2×R4+R3/R6(例えば1+1=2)とな り、第4図に示すようにこのゲインに相当する傾
きを有する直線qnaxがVR以下の入力領域に対す
る入出力特性となる。
When the gain is controlled to the maximum, the transistor Q4 of the gain control amplifier 3 is almost conductive, and almost all of the output current i of the comparator circuit 2 is connected to Q4.
It flows through the load resistor R3 of the differential amplifier 1 through the summing point 4. Therefore, the voltage gain of the addition signal at one end of R3 in this state is given by R3/R6. Also, the gain of differential amplifier 1 is as described above.
It is R3/2×R4. Therefore, the maximum voltage gain of the superimposed signal at one end of the load resistor R3 (collector of Q2) is R3/2×R4+R3/R6 (for example, 1+1=2), and the slope corresponding to this gain is expressed as shown in Figure 4. The straight line q nax that has this becomes the input/output characteristic for the input region below V R .

ゲインコントロールアンプ3が最小ゲインに制
御された状態では、トランジスタQ3が導通し、
Q4が非導通となる。このため信号電流iはQ3
の方に分流し、加算点4に加えられる信号のゲイ
ンは零となる。即ち、第4図の直線q0で示すよう
に非線形の振巾伸長は全く行われない。入力VIN
の全域についての入出力特性は直線(リニア)で
ある。
When the gain control amplifier 3 is controlled to the minimum gain, the transistor Q3 is conductive.
Q4 becomes non-conductive. Therefore, the signal current i is Q3
The gain of the signal that is diverted to the summing point 4 and added to the addition point 4 becomes zero. That is, as shown by the straight line q 0 in FIG. 4, no nonlinear amplitude expansion is performed. Input V IN
The input/output characteristics over the entire range are linear.

なお比較回路2(クリツプ回路)を構成するト
ランジスタ対Q5,Q6のエミツタはダイオード
D1,D2を介して抵抗R6で結合されている。
これらのダイオードD1,D2は、周知のように
急峻な立上り、立下りでオフからオン(またはオ
ンからオフ)に変化することは無く、指数関数の
遷移領域を有している。従つて、基準レベルEr
上で急激なクリツピングが生ずることは無く、ス
レツシヨールドレベルの近傍の或る巾を持つた領
域でソフトクリツピングが行われる。この結果、
第4図のような非線形特性が有していた折れ点が
無くなり、点線rで示すようになめらかな曲線の
非線形特性が得られ、入力信号の振巾軸を非線形
処理したことによる悪影響が軽減される。
Note that the emitters of the transistor pair Q5 and Q6 constituting the comparison circuit 2 (clip circuit) are coupled to each other by a resistor R6 via diodes D1 and D2.
As is well known, these diodes D1 and D2 do not change from off to on (or from on to off) with a steep rise or fall, and have an exponential transition region. Therefore, sudden clipping does not occur above the reference level E r , and soft clipping is performed in a region with a certain width near the threshold level. As a result,
The bending point of the nonlinear characteristic as shown in Figure 4 is eliminated, and a smooth curved nonlinear characteristic as shown by the dotted line r is obtained, and the adverse effects of nonlinear processing of the amplitude axis of the input signal are reduced. Ru.

次に第5図は第3図の非直線回路の応用例を示
す回路で、第6図はその動作を示す波形図であ
る。この回路はビデオ信号の黒伸長回路に応用さ
れたものであつて、その目的とするところは、
CRTのカツトオフレベル(ビデオ信号のペデス
タル)とビデオ信号の黒ピークレベルとを一致さ
せて、入力ビデオ信号のセツトアツプ分を削つて
安定な黒再生を行うことである。
Next, FIG. 5 is a circuit showing an application example of the nonlinear circuit shown in FIG. 3, and FIG. 6 is a waveform diagram showing its operation. This circuit is applied to a black expansion circuit for video signals, and its purpose is to
The goal is to match the CRT's cutoff level (video signal pedestal) with the video signal's black peak level, thereby reducing the setup portion of the input video signal and achieving stable black reproduction.

第5図の回路は第3図とほぼ同じで、差動アン
プ1の入力には第6図Aに示すように基準電圧Er
に対してペデスタルレベルがαだけDCオフセツ
トされたビデオ信号が与えられる。αは例えば50
%白レベルであつて、第5図の比較回路2におい
ては基準電圧Er以下の黒信号(第6図Aの斜線)
が抽出される。この黒信号はゲインコントロール
アンプ3を通つて加算点4において入力の差動ア
ンプ1の出力と加算され、第6図Bの斜線部に示
すように黒信号が伸長される。この伸長によつて
黒ピークがペデスタルと一致するようにゲインコ
ントロールアンプ3のゲインが制御されている。
ゲインコントロール信号は例えば黒ピークホール
ド値とペデスタルレベルとを比較するコンパレー
タの出力として与えられ、このコントロール信号
がゲインコントロールアンプ3に与えられて伸長
ゲインが第4図の非直線部分のように制御され
る。この黒伸長制御は、黒伸長の結果に基くフイ
ードバツク制御であつてよい。
The circuit in Fig. 5 is almost the same as that in Fig. 3, and the reference voltage E r is applied to the input of the differential amplifier 1 as shown in Fig. 6A.
A video signal whose pedestal level is DC offset by α is given. α is, for example, 50
% white level, and in comparator circuit 2 of Fig. 5, a black signal below the reference voltage E r (diagonal lines in Fig. 6 A)
is extracted. This black signal passes through the gain control amplifier 3 and is added to the output of the input differential amplifier 1 at the addition point 4, and the black signal is expanded as shown in the shaded area in FIG. 6B. Due to this expansion, the gain of the gain control amplifier 3 is controlled so that the black peak coincides with the pedestal.
The gain control signal is given, for example, as the output of a comparator that compares the black peak hold value and the pedestal level, and this control signal is given to the gain control amplifier 3 to control the expansion gain as shown in the non-linear portion of FIG. Ru. This black extension control may be feedback control based on the result of black extension.

なお第5図では比較回路2によつてペデスタル
レベル以下に伸びる同期信号が黒信号として検出
されないように、トランジスタQ5,Q6が同期
信号部分で不動作となるように成されている。即
ち、ブランキングパルスBLKが制御トランジス
タQ8に与えられ、同期信号区間(帰線消去区
間)においてこのトランジスタQ8がオンとなつ
て、電流源トランジスタQ7がオフにされる。こ
れによつて比較回路2を構成するトランジスタ対
Q5,Q6がオフとなり、黒検出動作が禁止され
る。
In FIG. 5, transistors Q5 and Q6 are made inoperative during the sync signal portion so that the sync signal extending below the pedestal level is not detected as a black signal by the comparator circuit 2. That is, the blanking pulse BLK is applied to the control transistor Q8, and during the synchronization signal period (blanking period), this transistor Q8 is turned on and the current source transistor Q7 is turned off. As a result, the transistor pair Q5 and Q6 constituting the comparator circuit 2 is turned off, and the black detection operation is prohibited.

次に第7図は本発明の非直線回路の別の実施例
を示す回路図で、第8図はその入出力特性図であ
る。第7図でトランジスタ対Q15,Q16から
成る差動アンプ10及びその出力に結合されたト
ランジスタQ12,Q13から成る差動アンプ1
1は周知のゲインコントロールアンプを構成して
いる。差動アンプ10の出力はベースが一定電圧
に固定されたトランジスタ対Q11,Q14の
夫々のエミツタにおいて互に逆相の信号電圧に変
換され、差動入力として差動アンプ11に与えら
れる。この差動アンプ11の一方のトランジスタ
Q13の負荷抵抗RLからとり出される出力信号
VOUTの入力信号VINに対するゲインGは G=VOUT/VIN=I1/I2・RL/2RE であり、各差動アンプ10,11のエミツタ電流
源12,13の電流比I1/I2によつてゲインGを
制御することが可能である。
Next, FIG. 7 is a circuit diagram showing another embodiment of the nonlinear circuit of the present invention, and FIG. 8 is its input/output characteristic diagram. In FIG. 7, a differential amplifier 10 consisting of a transistor pair Q15, Q16 and a differential amplifier 1 consisting of transistors Q12, Q13 coupled to its output.
1 constitutes a well-known gain control amplifier. The output of the differential amplifier 10 is converted into a signal voltage of opposite phase to each other at the emitters of a pair of transistors Q11 and Q14 whose bases are fixed at a constant voltage, and is applied to the differential amplifier 11 as a differential input. The output signal taken out from the load resistance R L of one transistor Q13 of this differential amplifier 11
The gain G of V OUT with respect to the input signal V IN is G=V OUT /V IN =I 1 /I 2・R L /2R E , and the current ratio of the emitter current sources 12 and 13 of each differential amplifier 10 and 11 is It is possible to control the gain G by I 1 /I 2 .

入力信号VINはトランジスタQ17,Q18か
ら成る比較回路14の一方のトランジスタQ17
のベースにも与えられる。この比較回路14の他
方のトランジスタのベースには基準電圧VRが与
えられているので、VIN≧VRの場合、トランジス
タQ17がオンでQ18がオフとなり、Q17の
出力電流が差動アンプ11のエミツタ電流として
加算される。この加算電流は比較回路14の共通
エミツタ電流iの大きさによつて制御することが
でき、この電流iはトランジスタ対Q19,Q2
0及び電流源16から成るコントロールアンプ1
5のゲインコントロール出力iによつて制御でき
る。即ち、外部からのコントロール信号にでもつ
てトランジスタQ19,Q20を分流する電流
(トータルでI3)の比率を変えることにより、比
較回路14の共通エミツタ電流iを制御すること
ができ、VIN≧VRの場合には、この電流iがトラ
ンジスタQ17の出力として差動アンプ11の電
流源I1に加算される。一方、VIN<VRの場合は、
トランジスタQ17がオフとなつて、入出力ゲイ
ンは固定される。
The input signal V IN is supplied to one transistor Q17 of the comparator circuit 14 consisting of transistors Q17 and Q18.
It is also given to the base of Since the reference voltage V R is applied to the base of the other transistor of this comparison circuit 14, when V IN ≧ V R , the transistor Q17 is turned on and Q18 is turned off, and the output current of Q17 is changed to the differential amplifier 11. is added as the emitter current. This addition current can be controlled by the magnitude of the common emitter current i of the comparator circuit 14, and this current i is
0 and a current source 16
It can be controlled by the gain control output i of 5. That is, the common emitter current i of the comparator circuit 14 can be controlled by changing the ratio of the current (total I 3 ) that flows through the transistors Q19 and Q20 even in response to an external control signal, and V IN ≧V. In the case of R , this current i is added to the current source I 1 of the differential amplifier 11 as the output of the transistor Q17. On the other hand, if V IN < VR ,
Transistor Q17 is turned off and the input/output gain is fixed.

従つて第7図の回路の入出力特性は第8図のよ
うな非線形特性を示し、VIN≧VRでは最大ゲイン
I1+I3/I2・RL/2RE、最小ゲインI1/I2・RL/2REの範
囲でゲ イン制御でき、またVR<VRでは一定ゲインI1/I2・ RL/2REに固定される。
Therefore, the input/output characteristics of the circuit in Fig. 7 exhibit nonlinear characteristics as shown in Fig. 8, and when V IN ≧ V R , the maximum gain
Gain can be controlled within the range of I 1 + I 3 /I 2・R L /2R E , minimum gain I 1 /I 2・R L /2R E , and constant gain I 1 /I 2・R when V R <V R Fixed to L /2R E.

なお第7図において、トランジスタQ17とQ
18とのコレクタの結合を入れ換えると、入出力
特性のゲイン制御領域(非線形領域)はは、第9
図に示すようにVIN≦VRの領域となる。
In addition, in FIG. 7, transistors Q17 and Q
By replacing the collector coupling with 18, the gain control region (nonlinear region) of the input/output characteristics becomes the 9th
As shown in the figure, the region is V INVR .

次に第10図は第7図の非線形回路の変形例を
示し、第11図は第10図の回路の入出力特性を
示している。第10図においては、比較回路14
を構成する一方のトランジスタQ18のコレクタ
を差動アンプ10の電流源12の一端に接続し
て、電流源13,12の電流I1,I2が比較回路1
4のトランジスタQ17,Q18によつて制御さ
れるようになつている。トランジスタQ18の動
作点を確保するために基準電圧VRよりもツエナ
ーダイオードZD2の電圧分だけシフトダウンし
た電圧がQ18のベースに与えられ、またバラン
スのために他方のトランジスタQ17のベースに
はツエナーダイオードZD1の電圧分だけシフト
ダウンした入力電圧VINが与えられる。
Next, FIG. 10 shows a modification of the nonlinear circuit shown in FIG. 7, and FIG. 11 shows the input/output characteristics of the circuit shown in FIG. In FIG. 10, the comparator circuit 14
The collector of one transistor Q18 constituting the comparator circuit 1 is connected to one end of the current source 12 of the differential amplifier 10, so that the currents I 1 and I 2 of the current sources 13 and 12 are connected to the comparator circuit 1.
It is designed to be controlled by four transistors Q17 and Q18. In order to secure the operating point of transistor Q18, a voltage shifted down from the reference voltage V R by the voltage of Zener diode ZD2 is applied to the base of Q18, and for balance, a Zener diode is applied to the base of the other transistor Q17. An input voltage V IN shifted down by the voltage of ZD1 is given.

従つて比較回路14は実質的に入力信号VIN
基準電圧VRとの比較を行い、VIN≧VRであればト
ランジスタQ17がオンでQ18がオフとなり、
ゲイン制御電流が差動アンプ11の電流源13の
電流I1に加算される。このため入出力ゲインは第
11図の第1象限において実線で示すように増加
される。またVIN<VRであればトランジスタQ1
7がオフでQ18がオンとなり、ゲイン制御電流
が差動アンプ10の電流源12の電流I2に加算さ
れる。従つて入出力ゲインは第11図の第3象限
において実線で示すように減少される。
Therefore, the comparison circuit 14 essentially compares the input signal V IN and the reference voltage VR , and if V INVR , the transistor Q17 is on and Q18 is off.
The gain control current is added to the current I 1 of the current source 13 of the differential amplifier 11. Therefore, the input/output gain is increased as shown by the solid line in the first quadrant of FIG. Also, if V IN < VR , transistor Q1
7 is off and Q18 is on, and the gain control current is added to the current I 2 of the current source 12 of the differential amplifier 10. Therefore, the input/output gain is reduced as shown by the solid line in the third quadrant of FIG.

入出力ゲインは、第7図と同様に比較回路14
の共通エミツタ電流を制御するコントロールアン
プ15によつて可変制御される。即ち、ゲインコ
ントロール信号によつてコントロールアンプ15
を構成するトランジスタQ19,Q20の電流分
流比(トータルではI3)が制御され、この制御さ
れた電流が比較回路14の共通エミツタ電流とな
り、この比較回路14の一方のトランジスタQ1
7又はQ18が入力信号VINに応じてオンとな
り、ゲイン制御電流として電流源I1又はI2に加算
される。差動アンプ10,11から成る2段構成
のゲインコントロール回路のゲインはI1/I2に比
例するので、第11図のようにVR以上の入力領
域でゲインが上昇し、VR以下の入力領域でゲイ
ンが低下する非線形特性が得られる。
The input/output gain is determined by the comparator circuit 14 as in FIG.
It is variably controlled by a control amplifier 15 which controls the common emitter current of. That is, the control amplifier 15 is controlled by the gain control signal.
The current shunting ratio (total I 3 ) of the transistors Q19 and Q20 constituting the circuit is controlled, and this controlled current becomes the common emitter current of the comparator circuit 14, and one transistor Q1 of the comparator circuit 14
7 or Q18 is turned on in response to the input signal V IN and is added to the current source I 1 or I 2 as a gain control current. The gain of the two-stage gain control circuit consisting of the differential amplifiers 10 and 11 is proportional to I 1 /I 2 , so as shown in Figure 11, the gain increases in the input region above V R and increases in the input region below V R. A nonlinear characteristic in which the gain decreases in the input region is obtained.

なお第10図において比較回路14を構成する
トランジスタQ17,Q18のコレクタの接続を
入れ換えると、第11図の点線のような可変ゲイ
ンの非線形特性が得られる。
Note that if the connections of the collectors of transistors Q17 and Q18 constituting the comparator circuit 14 are switched in FIG. 10, a variable gain nonlinear characteristic as shown by the dotted line in FIG. 11 can be obtained.

発明の効果 本発明によると、入力信号と基準レベルとの比
較によりアンプ回路の入出力ゲインが基準レベル
を境にして変化する折れ線(非直線)特性を与
え、しかも基準レベルの少なくとも一方側の入力
領域においてアンプ回路のゲイン(折れ線の傾
き)を外部からのゲインコントロール信号で可変
制御することができるようにしたので、非直線の
可変ゲイン回路として種々の信号処理に利用する
ことができる。
Effects of the Invention According to the present invention, the input/output gain of the amplifier circuit is given a polygonal (non-linear) characteristic in which it changes with the reference level as a boundary by comparing the input signal with the reference level, and furthermore, the input signal on at least one side of the reference level is Since the gain of the amplifier circuit (the slope of the polygonal line) can be variably controlled in the region by an external gain control signal, it can be used as a non-linear variable gain circuit for various signal processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図の従来から周知の非直線回路の回路図、
第2図は第1図の入出力特性図、第3図は本発明
による非直線回路の第1の実施例を示す回路図、
第4図は第3図の入出力特性図、第5図は第3図
の非直線回路の応用例を示す回路図、第6図は第
5図の回路の動作を示すビデオ信号の波形図、第
7図は本発明による非直線回路の第2の実施例を
示す回路図、第8図は第7図の入出力特性図、第
9図は第7図の回路の結線を一部変更したときの
入出力特性図、第10図は第7図の非線形回路の
変形例を示す回路図、第11図は第10図の入出
力特性図である。 なお図面に用いられている符号において、1…
…差動アンプ、2……比較回路、3……ゲインコ
ントロールアンプ、10,11……差動アンプ、
14……比較回路、15……ゲインコントロール
アンプである。
A circuit diagram of a conventionally well-known nonlinear circuit shown in Fig. 1,
FIG. 2 is an input/output characteristic diagram of FIG. 1, and FIG. 3 is a circuit diagram showing a first embodiment of the nonlinear circuit according to the present invention.
Fig. 4 is an input/output characteristic diagram of Fig. 3, Fig. 5 is a circuit diagram showing an application example of the nonlinear circuit of Fig. 3, and Fig. 6 is a waveform diagram of a video signal showing the operation of the circuit of Fig. 5. , FIG. 7 is a circuit diagram showing a second embodiment of the non-linear circuit according to the present invention, FIG. 8 is an input/output characteristic diagram of FIG. 7, and FIG. 9 is a partial modification of the circuit connection of FIG. 7. FIG. 10 is a circuit diagram showing a modification of the nonlinear circuit shown in FIG. 7, and FIG. 11 is an input/output characteristic diagram of FIG. In addition, in the symbols used in the drawings, 1...
... Differential amplifier, 2 ... Comparison circuit, 3 ... Gain control amplifier, 10, 11 ... Differential amplifier,
14...comparison circuit, 15...gain control amplifier.

Claims (1)

【特許請求の範囲】 1 入力信号の振巾を制御した出力信号を得るア
ンプ回路と、 外部から与えられるゲインコントロール信号に
応じて上記アンプ回路にゲインコントロール出力
を供給するゲインコントロール回路と、 上記入力信号と所定の基準レベルとを比較し、
この基準レベルを境にして上記ゲインコントロー
ル出力をオン・オフする比較回路とを具備し、 上記ゲインコントロール出力がオンとなる入力
信号領域において上記アンプ回路のゲインを可変
制御することを特徴とする非直線回路。
[Claims] 1. An amplifier circuit that obtains an output signal by controlling the amplitude of an input signal; a gain control circuit that supplies a gain control output to the amplifier circuit in response to a gain control signal applied from the outside; and the input Compare the signal to a predetermined reference level,
A comparison circuit that turns on and off the gain control output based on the reference level, and variably controls the gain of the amplifier circuit in an input signal region where the gain control output is turned on. straight line circuit.
JP16226183A 1983-09-03 1983-09-03 Nonlinear circuit Granted JPS6054509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16226183A JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16226183A JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Publications (2)

Publication Number Publication Date
JPS6054509A JPS6054509A (en) 1985-03-29
JPH0462207B2 true JPH0462207B2 (en) 1992-10-05

Family

ID=15751076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16226183A Granted JPS6054509A (en) 1983-09-03 1983-09-03 Nonlinear circuit

Country Status (1)

Country Link
JP (1) JPS6054509A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877576B2 (en) * 2005-12-28 2012-02-15 大日本印刷株式会社 Reinforcing plate for container and container
US8698555B2 (en) * 2010-11-19 2014-04-15 Marvell World Trade Ltd. Low distortion variable gain amplifier (VGA)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53130952A (en) * 1976-09-07 1978-11-15 Tektronix Inc Amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53130952A (en) * 1976-09-07 1978-11-15 Tektronix Inc Amplifier

Also Published As

Publication number Publication date
JPS6054509A (en) 1985-03-29

Similar Documents

Publication Publication Date Title
US3999084A (en) Limiting amplifier with adjustable limits
EP0938188A2 (en) Variable gain amplifier circuit
US4636743A (en) Front end stage of an operational amplifier
US4658297A (en) Automatic gain control circuit
JPH0462207B2 (en)
US5113146A (en) Amplifier arrangement
US4536800A (en) Additive pulse sampling circuit
JPS6135058A (en) Current characteristic shaping circuit
US5157347A (en) Switching bridge amplifier
JPH0263309A (en) High precision device for softly clipping ac and dc signals
US5767662A (en) Amplifier having single-ended input and differential output and method for amplifying a signal
US4970412A (en) Comparator circuit
JPS6016103Y2 (en) power amplifier
US4783637A (en) Front end stage of an operational amplifier
US6317502B1 (en) Electronic volume control circuit with controlled output characteristic
JP2940768B2 (en) Nonlinear conversion circuit
JPH0348683B2 (en)
JPS6125244B2 (en)
JPH0678175A (en) Peak limiter circuit
JPS62117404A (en) Variable gain amplifier circuit
JPS6161573B2 (en)
JPH0518307B2 (en)
US5734440A (en) White clip circuit
JP2940772B2 (en) Nonlinear conversion circuit
JPH0419881Y2 (en)