JPH0462093B2 - - Google Patents

Info

Publication number
JPH0462093B2
JPH0462093B2 JP60005909A JP590985A JPH0462093B2 JP H0462093 B2 JPH0462093 B2 JP H0462093B2 JP 60005909 A JP60005909 A JP 60005909A JP 590985 A JP590985 A JP 590985A JP H0462093 B2 JPH0462093 B2 JP H0462093B2
Authority
JP
Japan
Prior art keywords
processing
microprogram
input
register
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60005909A
Other languages
Japanese (ja)
Other versions
JPS61166631A (en
Inventor
Kazuo Mihashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP590985A priority Critical patent/JPS61166631A/en
Publication of JPS61166631A publication Critical patent/JPS61166631A/en
Publication of JPH0462093B2 publication Critical patent/JPH0462093B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロプログラム制御処理方法に関
し、更に詳細には、専用のハードウエアを設ける
ことにより、主たる処理の他に特定処理(入出力
制御処理)をも実行できるようにしたマイクロプ
ログラム制御処理方法に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a microprogram control processing method, and more specifically, by providing dedicated hardware, specific processing (input/output control processing) can be performed in addition to the main processing. ).

(従来の技術) 従来、マイクロプログラム制御方式を採用した
処理装置は、例えば、主たる処理としての命令処
理の他に、特定の入出力装置の制御を行なうこと
によつて、チヤネルを含む入出力制御装置のハー
ドウエア量を激減し、低価格化、小型化を図るよ
うにしている。
(Prior Art) Conventionally, a processing device that employs a microprogram control method performs input/output control including channels by controlling specific input/output devices, in addition to command processing as the main processing. The amount of hardware in the device has been drastically reduced, making it cheaper and smaller.

このように、主たる処理の他に特定処理を並行
して行なう方法には、次の2つがある。
As described above, there are the following two methods for performing specific processing in parallel with the main processing.

1つは、マイクロプログラムが主たる処理を行
なう中で、特定処理の処理要求があるかどうかを
適当なタイミングで調べ、要求があればその処理
を行なうようにする方法である。
One method is to check at an appropriate timing while the microprogram is performing its main processing to see if there is a request for specific processing, and if there is a request, to perform that processing.

もう1つは、マイクロプログラムが、主たる処
理を行なう中で、専用のカウンタの“値の更新”
及び“カウントゼロ又はオーバフローの判定”を
適当な時間間隔で行ない、カウントゼロ又はオー
バフロー時に特定処理を行なうようにする方法で
ある。
The other is that the microprogram “updates the value” of a dedicated counter while performing its main processing.
This is a method in which "determination of count zero or overflow" is performed at appropriate time intervals, and specific processing is performed when the count is zero or overflow.

(発明が解決しようとする問題点) しかしながら従来のマイクロプログラム制御方
法装置では、上記の2つの方法のいずれを採用し
たとしても、主たる処理から特定処理への切換え
のためによけいなマイクロステツプが必要とな
り、その結果、処理のオーバヘツドが発生すると
いう問題点があつた。さらに、特定処理のための
操作を主たる処理の中に組込んでおく必要がある
ことから、設計が難しくなるという欠点もあつ
た。
(Problem to be Solved by the Invention) However, in conventional microprogram control method devices, no matter which of the above two methods is adopted, extra microsteps are required to switch from main processing to specific processing. As a result, a problem arises in that processing overhead occurs. Furthermore, since it is necessary to incorporate operations for specific processing into the main processing, there is also the drawback that design becomes difficult.

従つて、本発明は以上述べた従来技術の装置に
おける処理のオーバヘツドをなくし、効率よく特
定処理を実行でき、設計時の難しさをも軽減でき
るマイクロプログラム制御処理方法を提供するこ
とを目的とする。
Therefore, it is an object of the present invention to provide a microprogram control processing method that eliminates the processing overhead of the conventional devices described above, can efficiently execute specific processing, and can also reduce the difficulty in designing. .

(問題点を解決するための手段) 上記目的を達成するため、本発明のマイクロプ
ログラム制御処理方法は主記憶装置に格納される
入出力制御命令に対応するマイクロプログラムが
1つの制御時間がシステムに要求される性能ある
いはサービスを維持できる大きさの複数のステー
ジに分割されており、また、処理内容識別レジス
タとタイマとを有する。処理内容識別レジスタは
処理内容を識別するデータを格納し、このデータ
の設定(書込み)及び読取りはマイクロプログラ
ムで可能となるものである。タイマはマイクロプ
ログラムで設定及びカウント開始可能であり、タ
イムアウトによりマイクロプログラムに割込みを
起こすことができるものである。
(Means for Solving the Problems) In order to achieve the above object, the microprogram control processing method of the present invention is such that a microprogram corresponding to an input/output control instruction stored in a main memory is stored in a system for one control time. It is divided into a plurality of stages of a size that can maintain the required performance or service, and also has a processing content identification register and a timer. The processing content identification register stores data identifying the processing content, and this data can be set (written) and read by a microprogram. The timer can be set and started counting by a microprogram, and can cause an interrupt to the microprogram upon timeout.

(作用) 本発明によれば以上のようにマイクロプログラ
ム制御処理方法を構成したので、次の通り作用す
る。
(Function) According to the present invention, since the microprogram control processing method is configured as described above, it functions as follows.

主たる処理の他に別の特定処理をする場合、マ
イクロプログラムでタイマが設定され、カウント
を開始し、タイマのタイムアウト発生により主た
る処理から入出力制御命令に対応するマイクロプ
ログラムへ処理がスケジユーリングされ、処理内
容識別レジスタの内容に基づいて選択されたステ
ージが実行され、そのステージの実行終了時に処
理内容識別レジスタに次に処理すべきステージの
情報を設定し、またタイマに所定のタイムアウト
値を設定および起動して主たる処理に戻る。この
処理を所定の回数繰り返すことによつて主たる処
理の合い間に特定処理を行う。従つて処理のオー
バヘツドがなくなり、効率よく特定処理を行なう
ことが可能となり、前記従来技術の問題点を解決
できるようになる。
When performing another specific process in addition to the main process, a timer is set in the microprogram, starts counting, and when the timer times out, the process is scheduled from the main process to the microprogram corresponding to the input/output control instruction. , the stage selected based on the contents of the processing content identification register is executed, and when the execution of that stage is finished, information on the next stage to be processed is set in the processing content identification register, and a predetermined timeout value is set in the timer. and start up and return to main processing. By repeating this process a predetermined number of times, the specific process is performed between the main processes. Therefore, there is no processing overhead, and specific processing can be performed efficiently, thereby solving the problems of the prior art.

(実施例) 以下本発明の一実施例を添付図面に基づいて詳
細に説明する。第1図は本発明の実施例のマイク
ロプログラム制御処理方法の構成を示すブロツク
図であり、第2図は具体例としてのマイクロプロ
グラム処理の時間的変化を示す図であり、第3図
はそこでのマイクロプログラム処理の動作フロー
チヤートである。
(Example) An example of the present invention will be described below in detail based on the accompanying drawings. FIG. 1 is a block diagram showing the configuration of a microprogram control processing method according to an embodiment of the present invention, FIG. 2 is a diagram showing temporal changes in microprogram processing as a specific example, and FIG. 2 is an operational flowchart of microprogram processing.

第1図において、11は中央処理装置(以下
CPUという)、12は主記憶装置(以下MEMと
いう)、13はバス、14は入出力制御回路(以
下IOCという)、15はタイマ、16は処理内容
識別レジスタ、17は入出力装置(以下IOとい
う)である。CPU11はMEM12に接続される
とともに、マイクロプログラムで制御できるバス
13を介してIOC14、タイマ15、処理内容識
別レジスタ16に接続されている。またIOC14
はIO17に接続されている。
In Figure 1, 11 is a central processing unit (hereinafter referred to as
12 is a main memory (hereinafter referred to as MEM), 13 is a bus, 14 is an input/output control circuit (hereinafter referred to as IOC), 15 is a timer, 16 is a processing content identification register, 17 is an input/output device (hereinafter referred to as IO ). The CPU 11 is connected to the MEM 12, and also to the IOC 14, timer 15, and processing content identification register 16 via a bus 13 that can be controlled by a microprogram. Also IOC14
is connected to IO17.

本実施例ではCPU11は、MEM12に格納さ
れている命令を実行することを主たる処理とし、
直接メモリアクセスを行なうIO17の入出力動
作の制御を行なうことを特定処理として、これら
の処理を行なう。IOC14は簡単な回路から成り
IO17の動作の制御を行なうものであるが、IO
17の動作の制御はCPU11のマイクロプログ
ラムの指示に基づいてなされる。一方、タイマ1
5はCPU11のマイク、ロプログラムで設定並
びにカウントの起動指示の可能なハードウエア・
タイマでありタイムアウトによりマイクロプログ
ラム割込みできるものである。処理内容識別レジ
スタ16はCPU11のマイクロプログラムで処
理内容を識別する値の設定及び読取りが可能なレ
ジスタである。
In this embodiment, the CPU 11 mainly executes instructions stored in the MEM 12,
These processes are performed with the specific process of controlling the input/output operations of the IO 17 that performs direct memory access. IOC14 consists of a simple circuit
It controls the operation of IO17, but IO
The operation of the CPU 17 is controlled based on instructions from a microprogram of the CPU 11. On the other hand, timer 1
5 is a hardware device that can be configured and instructed to start counting using the CPU 11 microphone and program.
It is a timer and can interrupt the microprogram upon timeout. The processing content identification register 16 is a register in which a value for identifying the processing content can be set and read by the microprogram of the CPU 11.

次に、本実施例の動作について説明する。 Next, the operation of this embodiment will be explained.

入出力制御動作は、いくつかのステージ(l)〜
(n)に分かれるが、これらを連続して処理する
と、主たる処理の中断が長くなり、システムとし
ての性能低下をきたす。そこで、第2図及び第3
図に示すように、入出力制御動作を複数のステー
ジに細分化し、1回の制御時間がシステムに要求
される性能を維持できる程度の短いものにし、
CPU11が命令処理の合い間にこれら細分化さ
れたIO17の制御を順番にスケジユーリングす
る。
The input/output control operation consists of several stages (l)~
(n), but if these are processed continuously, the main processing will be interrupted for a long time, resulting in a decrease in the performance of the system. Therefore, Figures 2 and 3
As shown in the figure, input/output control operations are subdivided into multiple stages, and each control time is short enough to maintain the required performance of the system.
The CPU 11 schedules control of these subdivided IOs 17 in order between instruction processing.

まずCPU11がIO17の入出力動作を制御す
るきつかけは入出力命令をMEM12より取り出
すことにはじまる。これによりマイクロプログラ
ムは、IO17の起動動作を行つて、コンデイシ
ヨンコードを生成し、さらに、処理内容識別レジ
スタ16に“起動処理が終り次は転送準備処理
(その1)を行う”主旨の値(‘2')を入れ、タ
イマ15をイニシヤライズ及びカウント開始させ
て主たる処理にもどる(第2図、第3図の1)。
この後、CPU11が主たる処理を実行している
間にタイマ15のタイムアウトが発生すると(第
2図のa点)、タイマ15からCPU11に供給さ
れるマイクロプログラム割込み信号により、実行
している命令が終了した時点で再度入出力制御動
作(タイマ割込処理)に入る。ここでマイクロプ
ログラムはまず、処理内容識別レジスタ16の値
(‘2')を判定してその値(‘2')によつて決め
られた処理を行つた後、次回のためにこの値の更
新(‘3'とする)とタイマ15のイニシヤライズ
及びカウント開始指示を行つて、再び主たる処理
にもどる(第2図、第3図の2)。以上の手順を
繰返し、本実施例ではIO17に対する入出力命
令はn回の入出力制御(特定処理)をCPU11
の主たる処理の合い間に行なうことにより実現さ
れる。
First, the CPU 11 controls the input/output operations of the IO 17 by taking out input/output instructions from the MEM 12. As a result, the microprogram performs the startup operation of the IO 17, generates a condition code, and also sets the processing content identification register 16 to a value indicating that "startup processing is over and transfer preparation processing (part 1) will be performed next."('2') is input, the timer 15 is initialized and starts counting, and the process returns to the main processing (1 in FIGS. 2 and 3).
After this, when the timer 15 times out while the CPU 11 is executing the main processing (point a in Figure 2), the microprogram interrupt signal supplied from the timer 15 to the CPU 11 interrupts the instruction being executed. Once completed, input/output control operation (timer interrupt processing) begins again. Here, the microprogram first determines the value ('2') of the processing content identification register 16, performs the process determined by that value ('2'), and then updates this value for the next time. (set to '3'), the timer 15 is initialized and a count start instruction is given, and the process returns to the main processing (2 in FIGS. 2 and 3). By repeating the above procedure, in this example, the input/output command for IO17 is executed by CPU11 for input/output control (specific processing) n times.
This is achieved by performing this in between the main processing.

(発明の効果) 以上、詳細に説明したように、本発明によれ
ば、専用のレジスタとタイマという簡単なハード
ウエアを持つことによつて、処理のオーバヘツド
をなくし、それまで実行していた処理(主たる処
理)の他の簡単にかつ効率よく別の特定処理を実
行することができる。また、従来技術のように特
定処理のための操作をそれまでの処理の中に組込
んでおく必要がないので、設計が容易となる利点
がある。
(Effects of the Invention) As described in detail above, according to the present invention, by having simple hardware such as a dedicated register and a timer, processing overhead can be eliminated and processing that was previously executed can be performed. In addition to (the main process), other specific processes can be executed easily and efficiently. Further, unlike the prior art, there is no need to incorporate operations for specific processing into previous processing, so there is an advantage that design is easy.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の構成を示すブロツク
図、第2図は具体例としてのマイクロプログラム
処理の時間的処理を示すタイムチヤート、第3図
は特定処理のマイクロプログラム処理動作フロー
チヤートである。 11……中央制御装置(CPU)、12……主記
憶装置(MEM)、13……バス、14……入出
力制御回路(IOC)、15……タイマ、16……
処理内容識別レジスタ、17……入出力装置
(IO)。
Fig. 1 is a block diagram showing the configuration of an embodiment of the present invention, Fig. 2 is a time chart showing the temporal processing of microprogram processing as a specific example, and Fig. 3 is a flowchart of microprogram processing operation of specific processing. be. 11... Central control unit (CPU), 12... Main memory device (MEM), 13... Bus, 14... Input/output control circuit (IOC), 15... Timer, 16...
Processing content identification register, 17...Input/output device (IO).

Claims (1)

【特許請求の範囲】 1 マイクロプログラムから書き込み/読み出し
ができるレジスタ16と、マイクロプログラムか
ら起動することのできるハードウエア・タイマ1
5と、を備えて処理のスケジユーリングを行うマ
イクロプログラム制御処理方法において、 主記憶装置12に格納される入出力制御命令に
対応するマイクロプログラムが1つの制御時間が
システムに要求される性能あるいはサービスを維
持できる大きさの複数のステージ((1)〜(n))
に分割されており、前記ハードウエア・タイマの
タイムアウト発生により主たる処理から前記入出
力制御命令に対応するマイクロプログラムに処理
が移行し、前記レジスタの内容に基づいて選択さ
れたステージが実行され、前記ステージの実行終
了時に前記レジスタに次に処理すべきステージの
情報を設定し前記ハードウエア・タイマに所定の
タイムアウト値を設定および起動して主たる処理
に戻る、 ことを特徴とするマイクロプログラム制御処理方
法。
[Claims] 1. A register 16 that can be written/read from a microprogram, and a hardware timer 1 that can be activated from a microprogram.
In the microprogram control processing method for scheduling processing, the microprogram corresponding to the input/output control instructions stored in the main storage device 12 is configured to perform one control time according to the performance required for the system or Multiple stages ((1) to (n)) large enough to maintain service
When the hardware timer times out, processing shifts from the main processing to the microprogram corresponding to the input/output control instruction, the stage selected based on the contents of the register is executed, and the stage selected based on the contents of the register is executed. A microprogram control processing method characterized by: setting information on the next stage to be processed in the register at the end of execution of a stage, setting and activating a predetermined timeout value in the hardware timer, and returning to main processing. .
JP590985A 1985-01-18 1985-01-18 Microprogram control processor Granted JPS61166631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP590985A JPS61166631A (en) 1985-01-18 1985-01-18 Microprogram control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP590985A JPS61166631A (en) 1985-01-18 1985-01-18 Microprogram control processor

Publications (2)

Publication Number Publication Date
JPS61166631A JPS61166631A (en) 1986-07-28
JPH0462093B2 true JPH0462093B2 (en) 1992-10-05

Family

ID=11624022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP590985A Granted JPS61166631A (en) 1985-01-18 1985-01-18 Microprogram control processor

Country Status (1)

Country Link
JP (1) JPS61166631A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62263537A (en) * 1986-05-09 1987-11-16 Fujitsu Ltd Microprogram control device with sleeping timer
US4897727A (en) * 1988-05-09 1990-01-30 Thomson Consumer Electronics, Inc. Television tuning system allowing rapid response to user initiated commands

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5668839A (en) * 1979-11-09 1981-06-09 Nec Corp Microprogram control unit
JPS57161934A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microprogram controlling system
JPS582947A (en) * 1981-06-29 1983-01-08 Fujitsu Ltd Waiting time controlling system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5668839A (en) * 1979-11-09 1981-06-09 Nec Corp Microprogram control unit
JPS57161934A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microprogram controlling system
JPS582947A (en) * 1981-06-29 1983-01-08 Fujitsu Ltd Waiting time controlling system

Also Published As

Publication number Publication date
JPS61166631A (en) 1986-07-28

Similar Documents

Publication Publication Date Title
JPS5933553U (en) processor
JPH0462093B2 (en)
JPS62145435A (en) Microprocessor with concurrent processing instruction
JPH01154237A (en) Executing device for time-division task
JPS6146552A (en) Information processor
JPH0199132A (en) Multi-task executing device
JPS5916054A (en) Microprocessor
JPH0219494B2 (en)
JPS633328B2 (en)
JP2508026B2 (en) Timer control method
JPS6227413B2 (en)
JPS61156307A (en) Sequence controller
JPS6128144A (en) Executing device of tracing
JPS6214235A (en) Information processor
JPS6120139A (en) Interruption control system
JPS6273335A (en) Stack control system
JPS6269352A (en) Microprocessor
JPS6230452B2 (en)
JPS61288232A (en) Output instruction control system
JPS62296236A (en) Interruption processor for microprocessor
JPH02113363A (en) Time slice controlling system for multiprocessor system
JPS63132362A (en) Command operation control system
JPS6310465B2 (en)
JPH03188531A (en) Time-division multitask executing device
JPS6217840A (en) Microprogram control system based upon attribution flag