JPH0453597Y2 - - Google Patents

Info

Publication number
JPH0453597Y2
JPH0453597Y2 JP1987002889U JP288987U JPH0453597Y2 JP H0453597 Y2 JPH0453597 Y2 JP H0453597Y2 JP 1987002889 U JP1987002889 U JP 1987002889U JP 288987 U JP288987 U JP 288987U JP H0453597 Y2 JPH0453597 Y2 JP H0453597Y2
Authority
JP
Japan
Prior art keywords
sound
alarm
time
output
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987002889U
Other languages
Japanese (ja)
Other versions
JPS63111693U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987002889U priority Critical patent/JPH0453597Y2/ja
Publication of JPS63111693U publication Critical patent/JPS63111693U/ja
Application granted granted Critical
Publication of JPH0453597Y2 publication Critical patent/JPH0453597Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 [考案の技術分野] この考案は目覚まし時計などに用いられる報音
機能を備えた電子時計に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to an electronic clock with an alarm function used in alarm clocks and the like.

[従来技術とその問題点] 従来、目覚まし時計として用いられるものは、
予め報音を発生する時刻を設定しておき、この設
定時刻に現在時刻が一致すると報音を発生するよ
うになつていて、この報音により目を覚ましたも
のが、報音停止スイツチを押し操作などをするこ
とにより報音を停止するようになつている。
[Prior art and its problems] Conventionally, alarm clocks used are:
A time is set in advance to generate a warning sound, and when the current time matches this set time, a warning sound is generated, and a person who is woken up by this warning sound presses the warning sound stop switch. The warning sound can be stopped by operating the device.

ところが、このように報音を停止するのに報音
停止スイツチを押し操作する程度では、スイツチ
操作が簡単すぎるため、完全に目の覚めない状態
で操作されるおそれがあり、報音停止の状態で、
再び寝入つてしまうなど、目覚まし機能としては
十分でなかつた。
However, simply pressing the alarm stop switch to stop the alarm sounds is too easy, and there is a risk that the switch will be operated without the user being fully awake, and the alarm may be stopped when the alarm is stopped. in,
It did not work well as an alarm, as I ended up falling asleep again.

そこで、このような不都合を補うものとして、
報音停止スイツチを押し操作して報音を停止した
のち、所定時間が経過すると再び報音を発生する
ようにしたものもある。
Therefore, to compensate for this inconvenience,
Some devices are configured to stop the alarm sound by pressing the alarm stop switch and then generate the alarm sound again after a predetermined period of time has elapsed.

ところが、このように報音が繰返して行なわれ
るのでは、報音発生を設定した時刻が不正確にな
り易く、希望した時刻に起きられないことがあ
り、しかも、最初の報音により起きた場合でも、
その後の報音動作を阻止するための操作を忘れる
と、所定時間経過する毎に報音が発生されること
になり、特に電池を電源として使用したものでは
電池寿命を著しく縮める欠点があつた。
However, if the warning sound is repeated in this way, the time at which the warning sound is set to occur tends to be inaccurate, and you may not be able to wake up at the desired time. but,
If the user forgets to perform an operation to prevent the subsequent sound alarm operation, the sound alarm will be emitted every time a predetermined period of time elapses, which has the drawback of significantly shortening the battery life, especially in devices that use a battery as a power source.

[考案の目的] この考案は上記事情に鑑みてなされたもので、
報音停止操作に困難性を持たせることにより、有
効な目覚まし効果を期待できる報音機能を備えた
電子時計を提供することを目的とする。
[Purpose of the invention] This invention was made in view of the above circumstances.
To provide an electronic watch equipped with a sound function that can be expected to have an effective wake-up effect by making it difficult to stop the sound.

[考案の要点] この考案にかかる報音機能を備えた電子時計
は、予め設定される報音予定時刻と現在時刻との
一致により報音を発生するようにしたもので、複
数個設けられる報音停止スイツチの少なくとも1
つの操作の有効性を設定するとともに該当スイツ
チの操作により報音の発生を停止させるようにな
つている。
[Key points of the invention] The electronic clock equipped with a sound alarm function according to this invention is designed to generate a sound when a preset scheduled time of sound matches the current time, and is designed to generate a sound when a preset scheduled time of sound matches the current time. At least one sound stop switch
In addition to setting the effectiveness of one operation, the generation of the warning sound can be stopped by operating the corresponding switch.

[考案の実施例] 以下、この考案に一実施例を図面にしたがい説
明する。
[Embodiment of the invention] An embodiment of the invention will be described below with reference to the drawings.

第1図は同実施例の外観図を示すものである。
図において、1は電子時計本体で、この時計本体
1は円柱状をなしている。この円柱状時計本体1
は周面に凹部1aを形成し、この凹部1aに時刻
表示部2を有している。この表示部2は現在時刻
および報音予定時刻を切換表示できるようになつ
ている。
FIG. 1 shows an external view of the same embodiment.
In the figure, 1 is an electronic watch body, and this watch body 1 has a cylindrical shape. This cylindrical clock body 1
A concave portion 1a is formed on the circumferential surface, and a time display portion 2 is provided in this concave portion 1a. This display section 2 is designed to be able to switch between displaying the current time and the scheduled alarm time.

表示部2に沿つて時刻セツトキー3が配設され
る。この場合の時刻セツトキー3は時間セツト用
キー3a、分セツト用キー3b、時間セツトモー
ドキー3c、報音セツトモードキー3dよりなつ
ている。
A time set key 3 is arranged along the display section 2. The time set key 3 in this case consists of an hour set key 3a, a minute set key 3b, a time set mode key 3c, and a tone set mode key 3d.

時計本体1の上面にはスリツト状の報音セツト
孔4を有している。この報音セツト孔4はスイツ
チ駒5を挿脱可能にしており、内部に後述のセツ
トスイツチ41が組込まれ、スイツチ駒5が挿入
されると、セツトスイツチ41がオンされるよう
になつている。ここで、スイツチ駒5は、先端部
分を上記スリツト状の報音セツト孔4に挿入され
る板状の挿入部51に形成するとともに、基端部
分を摘み部52に形成している。
The top surface of the watch body 1 has a slit-shaped tone setting hole 4. This tone setting hole 4 allows a switch piece 5 to be inserted and removed, and a set switch 41, which will be described later, is incorporated therein, and when the switch piece 5 is inserted, the set switch 41 is turned on. Here, the switch piece 5 has a tip portion formed as a plate-shaped insertion portion 51 inserted into the slit-shaped tone setting hole 4, and a proximal portion formed as a knob portion 52.

時計本体1は下方周面に沿つて複数、つまり
#1〜#nまでのスリツト状報音停止孔6を等間
隔で形成している。これら報音停止孔6は内部に
後述のストツプスイツチ61が組込まれ、上述の
スイツチ駒5が挿入されると、該当するストツプ
スイツチ61がオンされるようになつている。
The watch body 1 has a plurality of slit-shaped sound stop holes 6, numbered #1 to #n, formed at equal intervals along the lower circumferential surface. A stop switch 61, which will be described later, is built into each of these sound stop holes 6, and when the above-mentioned switch piece 5 is inserted, the corresponding stop switch 61 is turned on.

次に、第2図は同実施例の回路構成を示すもの
である。
Next, FIG. 2 shows the circuit configuration of the same embodiment.

図において、11は時計回路で、この時計回路
11は現時刻および報音予定時刻セツトのための
制御部を有している。この時計回路11には、上
述の時刻セツトキー3のキー入力データが与えら
れる。
In the figure, reference numeral 11 denotes a clock circuit, and this clock circuit 11 has a control section for setting the current time and the scheduled alarm time. This clock circuit 11 is supplied with key input data of the time setting key 3 described above.

時計回路11でセツトされる現時刻データは現
時刻記憶部12に書込まれるとともに、報音時刻
データは報音時刻記憶部13に書込まれる。これ
ら記憶部12,13の記憶データは一致回路14
に与えられ一致が判断される。そして、一致回路
14の一致出力はアンドゲートAND1の一方端子
に与えられる。
The current time data set by the clock circuit 11 is written into the current time storage section 12, and the alarm time data is written into the alarm time storage section 13. The data stored in these storage units 12 and 13 is stored in a matching circuit 14.
is given and a match is determined. Then, the coincidence output of the coincidence circuit 14 is given to one terminal of the AND gate AND1.

一方、上述した報音セツト孔4に組込まれたセ
ツトスイツチ41のオン動作により「H」出力が
フリツプフロツプ15のS端子に与えられるとと
もに、インバータINV1を介して同フリツプフロ
ツプ15のR端子に与えられ、さらにアンドゲー
トAND2に与えられる。
On the other hand, due to the ON operation of the set switch 41 incorporated in the sound alarm set hole 4 described above, an "H" output is given to the S terminal of the flip-flop 15, and is also given to the R terminal of the flip-flop 15 via the inverter INV1. And given to the gate AND2.

フリツプフロツプ15のQ端子の出力はアンド
ゲートAND1の他方端子に与えられるとともに、
カウンタ16のR端子に与えられる。
The output of the Q terminal of the flip-flop 15 is given to the other terminal of the AND gate AND1, and
It is applied to the R terminal of the counter 16.

アンドゲートAND1の出力はフリツプフロツプ
15のS端子に与えられる。そして、フリツプフ
ロツプ17のQ端子の出力はブザー駆動回路18
のES端子に与えられるとともに、アンドゲート
AND2に与えられる。
The output of the AND gate AND1 is applied to the S terminal of the flip-flop 15. The output of the Q terminal of the flip-flop 17 is output from the buzzer drive circuit 18.
is applied to the ES terminal of the AND gate.
given to AND2.

ここで、ブザー駆動回路18はブザー19を駆
動するもので、電圧制御回路20により制御され
る電圧Vのレベルに応じてブザー19の音の大き
さを制御するようにもしている。また、アンドゲ
ートAND2はセツトスイツチ41を介して「H」
が与えられるとともに、フリツプフロツプ17の
Q端子より「H」出力が与えられた状態で、クロ
ツクφを出力するもので、この出力はカウンタ2
1のC端子に与えられる。
Here, the buzzer drive circuit 18 drives the buzzer 19, and also controls the volume of the buzzer 19 according to the level of the voltage V controlled by the voltage control circuit 20. Also, the AND gate AND2 is set to "H" via the set switch 41.
is given, and an "H" output is given from the Q terminal of the flip-flop 17, and the clock φ is output, and this output is sent to the counter 2.
It is given to the C terminal of 1.

カウンタ21はアンドゲートAND2を介して与
えられるクロツクφをカウントし、このカウント
値をデコーダ22に与える。デコーダ22はカウ
ンタ21のウント値に対応する出力端子#1,
#2,…,#nに出力を発生する。
Counter 21 counts the clock φ applied via AND gate AND2, and provides this count value to decoder 22. The decoder 22 has an output terminal #1 corresponding to the count value of the counter 21,
Output is generated at #2,..., #n.

デーコーダ22の各出力端子の出力はアンドゲ
ートAND11,AND12,…AND1nの一方端子に
与えられる。これらのアンドゲートAND11,
AND12,…AND1nの他方端子には上述した#1
〜#nの報音停止孔6に夫々組込まれたストツプ
スイツチ61が各別に接続される。これらストツ
プスイツチ61はオン動作により「H」出力を対
応するアンドゲートAND11,AND12,…
AND1nに与えるとともに、オアゲートOR1を介
してカウンタ16のC端子に与える。このカウン
タ16はストツプスイツチ61の動作によりカウ
ントアツプするもので、このカウント値はデコー
ダ23に与えられる。そして、デコーダ23の出
力は電圧制御回路20に与えられる。
The output of each output terminal of the decoder 22 is given to one terminal of AND gates AND11, AND12, . . . AND1n. These and gates AND11,
The other terminal of AND12,...AND1n is #1 as described above.
Stop switches 61 incorporated in the sound stop holes 6 of ~#n are connected to each other separately. When these stop switches 61 are turned on, they output "H" to the corresponding AND gates AND11, AND12, . . .
It is applied to AND1n and also to the C terminal of the counter 16 via OR gate OR1. This counter 16 is incremented by the operation of the stop switch 61, and this count value is given to the decoder 23. The output of the decoder 23 is then given to the voltage control circuit 20.

ここで、電圧制御回路20はデコーダ23の出
力によりブザー駆動回路18に供給される電圧V
のレベルを順に高めるようになつている。
Here, the voltage control circuit 20 controls the voltage V supplied to the buzzer drive circuit 18 by the output of the decoder 23.
The level of this is gradually increasing.

アンドゲートAND11,AND12,…AND1nの
出力はオアゲートOR2を介してフリツプフロツ
プ17のR端子に与えられる。
The outputs of the AND gates AND11, AND12, . . . AND1n are applied to the R terminal of the flip-flop 17 via the OR gate OR2.

次に、このように構成した実施例の動作を説明
する。
Next, the operation of the embodiment configured as described above will be explained.

まず、時刻セツトキー3でのキー操作により現
時刻をセツトする。この場合、時間セツトモード
キー3cを操作し現時刻セツトモードにする。そ
して、時間セツト用キー3aおよび分セツト用キ
ー3bを用いて表示部2上に現在時刻を表示さ
せ、これの確認を待って現時刻としてセツトされ
る。これ以後、時計回路11より現在時刻が出力
され表示部2に表示される。また、時計回路11
の現時刻出力は所定時間、例えば1分毎に更新さ
れながら現時刻記憶部12に書込まれる。
First, the current time is set by operating the time set key 3. In this case, operate the time set mode key 3c to enter the current time set mode. Then, the current time is displayed on the display section 2 using the hour setting key 3a and the minute setting key 3b, and after confirmation, the current time is set. After this, the current time is output from the clock circuit 11 and displayed on the display section 2. In addition, the clock circuit 11
The current time output is written to the current time storage section 12 while being updated at predetermined intervals, for example, every minute.

次に、報音予定時刻をセツトする。この場合、
時間セツトモードキー3cとともに報音時刻セツ
トモードキー3dを操作し報音時刻セツトモード
にする。そして、時間セツト用キー3aおよび分
セツト用キー3bを用いて表示部2上に報音予定
時刻を表示させ、これの確認を持つて報音時刻と
してセツトされる。この報音時刻は報音時刻記憶
部13に書込まれる。
Next, set the scheduled alarm time. in this case,
Operate the alarm time set mode key 3d together with the time set mode key 3c to enter the alarm time set mode. Then, the scheduled alarm time is displayed on the display section 2 using the hour setting key 3a and the minute setting key 3b, and upon confirmation, the alarm time is set. This alarm time is written into the alarm time storage section 13.

次に、時計本体1上面の報音セツト孔4にスイ
ツチ駒5を挿入する。すると、セツトスイツチ4
1がオン動作され、「H」出力がフリツプフロツ
プ15のS端子に与えられるとともに、アンドゲ
ートAND2に与えられる。また、フリツプフロツ
プ15のQ端子に「H」出力が発生され、この出
力がアンドゲートAND1およびカウンタ16のR
端子に与えられる。
Next, the switch piece 5 is inserted into the tone setting hole 4 on the top surface of the watch body 1. Then, set switch 4
1 is turned on, and an "H" output is given to the S terminal of the flip-flop 15 and also to the AND gate AND2. Further, an "H" output is generated at the Q terminal of the flip-flop 15, and this output is applied to the AND gate AND1 and the R of the counter 16.
given to the terminal.

このようにして報音時刻がセツトされ、さらに
報音セツト孔4にスイツチ駒5が挿入された電子
時計は、就寝の際に枕元などに置かれる。
The electronic clock, in which the alarm time is set in this manner and the switch piece 5 is inserted into the alarm setting hole 4, is placed near the bedside when going to bed.

この状態から、所定時間が経過して現時刻記憶
部12の現時刻が報音時刻記憶部13に記憶され
た報音予定時刻に一致すると、一致回路14より
出力が発生しアンドゲートAND1に与えられる。
すると、アンドゲートAND1より「H」出力が発
生し、フリツプフロツプ17のS端子に与えら
れ、同フリツプフロツプ17のQ端子に出力
「H」が発生される。この「H」出力はブザー駆
動回路18に与えられるとともに、アンドゲート
AND2に与えられる。
From this state, when a predetermined period of time has passed and the current time in the current time storage section 12 matches the scheduled alarm time stored in the alarm time storage section 13, an output is generated from the matching circuit 14 and applied to the AND gate AND1. It will be done.
Then, an "H" output is generated from the AND gate AND1 and applied to the S terminal of the flip-flop 17, and an "H" output is generated at the Q terminal of the flip-flop 17. This "H" output is given to the buzzer drive circuit 18, and the AND gate
given to AND2.

これにより、ブザー駆動回路18によりブザー
19が駆動され、報音が発生される。この場合の
ブザー19の音の大きさは電圧制御回路20によ
り設定される最低レベルの電圧Vにより制御され
る。一方、アンドゲートAND2よりクロツクφが
出力され、カウンタ21に与えられる。このカウ
ンタ21でのクロツクφのカウントは、ブザー1
9の音で目を覚ました者が報音セツト孔4よりス
イツチ駒5を抜取ることで、セツトスイツチ41
がオフ状態になるまで続けられる。
As a result, the buzzer 19 is driven by the buzzer drive circuit 18, and a warning sound is generated. The volume of the sound of the buzzer 19 in this case is controlled by the lowest level voltage V set by the voltage control circuit 20. On the other hand, a clock φ is output from the AND gate AND2 and applied to the counter 21. The counter 21 counts the clock φ at the buzzer 1.
The person who wakes up at the sound of 9 pulls out the switch piece 5 from the alarm set hole 4, and turns on the set switch 41.
continues until it goes off.

その後、報音セツト孔4よりスイツチ駒5が抜
取られ、セツトスイツチ41がオフ状態になる
と、このときのカウンタ21のカウント値がデコ
ーダ22に与えられ、対応する出力端子#1,
#2,……,#nに出力が発生される。いま、出
力端子#1に出力が発生しているものとすると、
アンドゲートAND11の一方端子に「H」入力が
与えられる。
Thereafter, when the switch piece 5 is removed from the alarm sound set hole 4 and the set switch 41 is turned off, the count value of the counter 21 at this time is given to the decoder 22, and the corresponding output terminal #1,
Outputs are generated at #2, . . . , #n. Assuming that output is currently being generated at output terminal #1,
An "H" input is given to one terminal of the AND gate AND11.

この状態から、報音セツト孔4より抜取つたス
イツチ駒5を#1〜#nまでの報音停止孔6のい
ずれかに挿入するが、いま、#1の報音停止孔6
以外の報音停止孔6にスイツチ駒5が挿入される
と、この報音停止孔6に対応するストツプスイツ
チ61がオン状態になるが、アンドゲート
AND11の他方端子には「H」出力が与えられる
ことがないので、「H」出力を発生することがな
い。
From this state, the switch piece 5 extracted from the sound alarm set hole 4 is inserted into any of the sound stop holes 6 from #1 to #n.
When the switch piece 5 is inserted into a sound stop hole 6 other than the above, the stop switch 61 corresponding to this sound stop hole 6 is turned on.
Since an "H" output is never given to the other terminal of AND11, an "H" output is never generated.

この場合は、スイツチ駒5が挿入された報音停
止孔6に対応するストツプスイツチ61を介して
「H」出力が発生し、この「H」出力がオアゲー
トOR1を介してカウンタ16に与えられる。す
ると、カウンタ16はカウントアツプされ、この
カウント値がデコーダ23に与えられる。そし
て、デコーダ23の出力は電圧制御回路20に与
えられる。すると、電圧制御回路20によりブザ
ー駆動回路18に供給される電圧Vのレベルがア
ツプされ、ブザー19の音が一段高められるよう
になる。
In this case, an "H" output is generated via the stop switch 61 corresponding to the sound stop hole 6 into which the switch piece 5 is inserted, and this "H" output is given to the counter 16 via the OR gate OR1. Then, the counter 16 counts up, and this count value is given to the decoder 23. The output of the decoder 23 is then given to the voltage control circuit 20. Then, the level of the voltage V supplied to the buzzer drive circuit 18 by the voltage control circuit 20 is increased, and the sound of the buzzer 19 is raised further.

次に差込まれた報音停止孔6も#1の報音停止
孔6以外のものであると、上述と同様にスイツチ
駒5が挿入された報音停止孔6のストツプスイツ
チ61を介して「H」出力が発生し、この「H」
出力がオアゲートOR1を介してカウンタ16に
与えられる。これにより、カウンタ16はカウン
トアツプされ、このカウント値がデコーダ23に
与えられる。そして、デコーダ23の出力が電圧
制御回路20に与えられると、電圧制御回路20
よりブザー駆動回路18に供給される電圧Vのレ
ベルが、さらにアツプされ、ブザー19の音が一
層高められるようになる。
If the alarm stop hole 6 inserted next is also other than the #1 alarm stop hole 6, the switch piece 5 is inserted through the stop switch 61 of the alarm stop hole 6 into which the switch piece 5 is inserted in the same way as described above. "H" output is generated, and this "H"
The output is given to counter 16 via OR gate OR1. As a result, the counter 16 counts up, and this count value is given to the decoder 23. Then, when the output of the decoder 23 is given to the voltage control circuit 20, the voltage control circuit 20
The level of the voltage V supplied to the buzzer drive circuit 18 is further increased, and the sound of the buzzer 19 is further increased.

以下、同様にしてスイツチ駒5が挿入される報
音停止孔6が目的とする#1の報音停止孔6以外
のものでないと、その都度カウンタ16がカウン
トアツプされて電圧制御回路20よりブザー駆動
回路18に供給される電圧Vのレベルが、さらに
アツプされ、ブザー19の音が益々高められるよ
うになる。
Thereafter, in the same manner, if the sound stop hole 6 into which the switch piece 5 is inserted is not other than the target sound stop hole 6, the counter 16 is incremented each time, and the voltage control circuit 20 outputs a buzzer. The level of the voltage V supplied to the drive circuit 18 is further increased, and the sound of the buzzer 19 becomes even louder.

その後、スイツチ駒5が目的とする#1の報音
停止孔6に挿入されると、対応するストツプスイ
ツチ61を介して「H」出力がアンドゲート
AND11の他方端子に与えられ、同アンドゲート
AND11の「H」出力がオアゲートOR2を介して
フリツプフロツプ17のR端子に与えられ、同フ
リツプフロツプ17のQ端子の出力は「L」にな
つてフザー19による報音は停止される。
After that, when the switch piece 5 is inserted into the target sound stop hole 6 of #1, the "H" output is output via the corresponding stop switch 61.
Applied to the other terminal of AND11, the same AND gate
The "H" output of the AND11 is applied to the R terminal of the flip-flop 17 via the OR gate OR2, and the output of the Q terminal of the flip-flop 17 becomes "L" and the sound output by the fuser 19 is stopped.

したがつて、このようにすればブザーによる報
音が発生した状態で、これを停止するには報音セ
ツト孔に挿入されたスイツチ駒を引き抜いて、こ
れを複数の報音停止孔のうちで予め操作の有効性
が設定された報音停止孔を探し当て挿入するよう
にしなければならないので、報音停止のための操
作に可なりの困難性を伴うようになる。これによ
り、報音で目を覚ましたものは完全に目の覚めた
状態での操作が要求されることになり、有効な目
覚まし効果が期待できる。また、報音停止孔の探
し当てに失敗する毎にブザーの音量が高まるよう
にもなつているので、目覚ましの効果を一段と高
めることができる。
Therefore, if you do this, to stop the buzzer while the alarm is being generated, pull out the switch piece inserted into the alarm set hole and insert it into one of the multiple alarm stop holes. Since it is necessary to find and insert a sound stop hole whose operation effectiveness is set in advance, the operation for stopping the sound becomes quite difficult. As a result, those who are woken up by the warning sound are required to operate the device while fully awake, and an effective wake-up effect can be expected. Furthermore, the volume of the buzzer increases each time the user fails to find the alarm stop hole, so the effectiveness of the alarm can be further enhanced.

なお、この考案は上記実施例にのみ限定され
ず、要旨を変更しない範囲で適宜変形して実施で
きる。例えば、上述の実施例ではスイツチ駒5の
挿入により報音を停止する報音停止孔6は1箇所
としたが、2箇所以上としてもよい。
Note that this invention is not limited to the above-mentioned embodiments, and can be implemented with appropriate modifications within the scope of the invention. For example, in the above-described embodiment, there is one alarm stop hole 6 for stopping the alarm sound by inserting the switch piece 5, but it may be provided at two or more locations.

[考案の効果] この考案によれば、報音停止操作に困難性を持
たせるようにしたので、有効な目覚まし効果を期
待できる報音機能を備えた電子時計を提供でき
る。
[Effects of the invention] According to this invention, since the alarm stop operation is made difficult, it is possible to provide an electronic clock equipped with an alarm function that can be expected to have an effective wake-up effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例を示す外観図、第
2図は同実施例の回路構成を示すブロツク図であ
る。 1……時計本体、2……表示部、3……時刻セ
ツトキー、4……報音セツト孔、41……セツト
スイツチ、5……スイツチ駒、6……報音停止
孔、61……ストツプスイツチ、11……時計回
路、12……現時刻記憶部、13……報音時刻記
憶部、14……一致回路、16,21……カウン
タ、18……ブザー駆動回路、19……ブザー、
20……電圧制御回路。
FIG. 1 is an external view showing an embodiment of this invention, and FIG. 2 is a block diagram showing the circuit configuration of the same embodiment. DESCRIPTION OF SYMBOLS 1... Clock body, 2... Display section, 3... Time set key, 4... Sound alarm set hole, 41... Set switch, 5... Switch piece, 6... Sound stop hole, 61... Stop switch, 11... Clock circuit, 12... Current time storage section, 13... Alarm time storage section, 14... Coincidence circuit, 16, 21... Counter, 18... Buzzer drive circuit, 19... Buzzer,
20... Voltage control circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数の孔が形成された時計本体と、上記複数の
孔のうち、あらかじめ定められた1つに対応して
設けられ孔内部に嵌挿部材が配されている際に報
音可能状態に設定される報音設定手段と、報音予
定時刻を設定する報音時刻設定手段と、現在時刻
を出力する現在時刻出力手段と、上記報音時刻設
定手段により設定された報音予定時刻と上記現在
時刻出力手段より出力される現在時刻との一致を
判断する判断手段と、上記報音設定手段によつて
報音可能な状態にある際に上記判断手段での一致
判断により報音を発生する報音手段と、上記あら
かじめ定められた孔以外の複数の孔夫々に対応し
て設けられた報音停止スイツチ手段と、この報音
停止スイツチ手段の少なくとも1つを報音停止ス
イツチとして設定する停止設定手段と、この停止
設定手段によつて設定された報音停止スイツチに
対応して設けられた孔に上記あらかじめ定められ
た孔に挿入されていた上記嵌挿部材が挿入される
ことによつて前記報音手段の駆動を停止させる制
御手段とを具備したことを特徴とする報音機能を
備えた電子時計。
A watch body having a plurality of holes formed therein, and an inserting member provided corresponding to a predetermined one of the plurality of holes and set to be able to make a sound when a fitting member is placed inside the hole. a sound alarm setting means for setting a sound alarm time setting means, a sound alarm time setting means for setting a sound alarm schedule time, a current time output means for outputting a current time, and a sound alarm time setting means set by the alarm sound time setting means and the above-mentioned current time. a determining means for determining whether the time is coincident with the current time outputted from the output means; and a warning sound for generating a warning sound based on a match determination by the determining means when the warning sound setting means is in a state where the sound can be reported. a sound stop switch means provided corresponding to each of a plurality of holes other than the predetermined hole, and a stop setting means for setting at least one of the sound stop switch means as a sound stop switch. Then, the insertion member inserted into the predetermined hole is inserted into the hole provided corresponding to the alarm stop switch set by the stop setting means, so that the alarm is stopped. What is claimed is: 1. An electronic timepiece equipped with a sound alarm function, characterized by comprising a control means for stopping the driving of the sound means.
JP1987002889U 1987-01-14 1987-01-14 Expired JPH0453597Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987002889U JPH0453597Y2 (en) 1987-01-14 1987-01-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987002889U JPH0453597Y2 (en) 1987-01-14 1987-01-14

Publications (2)

Publication Number Publication Date
JPS63111693U JPS63111693U (en) 1988-07-18
JPH0453597Y2 true JPH0453597Y2 (en) 1992-12-16

Family

ID=30782147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987002889U Expired JPH0453597Y2 (en) 1987-01-14 1987-01-14

Country Status (1)

Country Link
JP (1) JPH0453597Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582408Y2 (en) * 1993-11-30 1998-10-08 リズム時計工業株式会社 Alarm Clock

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51101576A (en) * 1975-03-04 1976-09-08 Tokyo Shibaura Electric Co

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59134094U (en) * 1983-02-24 1984-09-07 岡崎 宗文 alarm clock
JPS60189892U (en) * 1984-05-28 1985-12-16 株式会社精工舎 alarm clock

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51101576A (en) * 1975-03-04 1976-09-08 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
JPS63111693U (en) 1988-07-18

Similar Documents

Publication Publication Date Title
US5359577A (en) Alarm clock having an ambient light detector
US7209044B2 (en) System and method for elimination of bedwetting behavior
JPH0453597Y2 (en)
JP5922912B2 (en) Alarm clock in harmony with biological rhythm
JPS585690A (en) Electronic timepiece with alarm
JPS6271757U (en)
JPS585691A (en) Electronic timepiece with alarm
JPH06148359A (en) Alarm clock
JP2001242268A (en) Alarm clock
JP2988847B2 (en) Alarm Clock
CA1199801A (en) Countdown timer
JPS62118288U (en)
JPH058493U (en) Alarm clock
JPH01321394A (en) Alarm timepiece
JP3107356U (en) Alarm device
JPS6014238Y2 (en) alarm clock
JPH0511516Y2 (en)
JPS62129630U (en)
JPS6281231U (en)
JPS6294391U (en)
JP2001264475A (en) Time monitoring toy
JPS6289691U (en)
JPS637393U (en)
JPH0682579A (en) Alarm clock
JPS62118272U (en)