JPH0447357A - 仮想計算機システムの制御方式 - Google Patents
仮想計算機システムの制御方式Info
- Publication number
- JPH0447357A JPH0447357A JP15344890A JP15344890A JPH0447357A JP H0447357 A JPH0447357 A JP H0447357A JP 15344890 A JP15344890 A JP 15344890A JP 15344890 A JP15344890 A JP 15344890A JP H0447357 A JPH0447357 A JP H0447357A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- logical
- real
- computers
- actual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、仮想計算機システムの制御方式に関するもの
である。
である。
［従来の技術］
従来の計算機システムにおいて、仮想計算機システムを
実現する場合、制御システム（以下″１゜ ２゜ ｓｅｐ”という）が論理計算機をどの実計算機に割当て
るかは、固定的に特定の実計算機に割当てるか、または
全実計算機の中からＳＣＰが決定する任意の実計算機に
割当てるか、の２通りであった。
実現する場合、制御システム（以下″１゜ ２゜ ｓｅｐ”という）が論理計算機をどの実計算機に割当て
るかは、固定的に特定の実計算機に割当てるか、または
全実計算機の中からＳＣＰが決定する任意の実計算機に
割当てるか、の２通りであった。
なお、この種のシステムとしては、たとえば、欧州特許
第０１７１４７５号に記載されているシステムが知られ
ている。
第０１７１４７５号に記載されているシステムが知られ
ている。
［発明が解決しようとする課題］
以上のように、前記従来の技術によれば、使用者が、論
理計算機を特定の実計算機に割当てることはできなかっ
た。
理計算機を特定の実計算機に割当てることはできなかっ
た。
しかし、計算機システムの使用目的や、計算機システム
の構成等に応じて、使用者が、この割り当てを特定した
い場合がある。
の構成等に応じて、使用者が、この割り当てを特定した
い場合がある。
そこで、本発明は、論理計算機を、使用者が特定した１
つまたは複数の実計算機に割り当てることのできる仮想
計算機システムの制御方式を提供することを目的とする
。
つまたは複数の実計算機に割り当てることのできる仮想
計算機システムの制御方式を提供することを目的とする
。
［問題が解決するための手段］
前記目的達成のために１本発明は、複数の寞計算機を備
えた仮想計算機システムの制御方式であって・ 特定の実計算機、または、１以上の実計算機よりなる特
定の実計算機グループへの、各論理計算機の割り当てを
規定するテーブル備え、各論理計算機が担うプロセスを
、前記テーブルに応じて、特定の実計算機、または、特
定の実計算機グループに属する、いづれかの実計算機に
おいて実行することを特徴とした制御方式を提供する。
えた仮想計算機システムの制御方式であって・ 特定の実計算機、または、１以上の実計算機よりなる特
定の実計算機グループへの、各論理計算機の割り当てを
規定するテーブル備え、各論理計算機が担うプロセスを
、前記テーブルに応じて、特定の実計算機、または、特
定の実計算機グループに属する、いづれかの実計算機に
おいて実行することを特徴とした制御方式を提供する。
［作用コ
本発明に係る仮想計算機システムの制御方式によれば、
各論理計算機を、前記備えたテーブルに規定された特定
の実計算機、または、特定の実計算機グループに属する
、いづれかの実計算機に割り当てる。
の実計算機、または、特定の実計算機グループに属する
、いづれかの実計算機に割り当てる。
したがって、計算機システムの使用目的や、計算機シス
テムの構成等に応じて、特定の論理計算機を、１以上の
任意の実計算機に割り当てることができる。
テムの構成等に応じて、特定の論理計算機を、１以上の
任意の実計算機に割り当てることができる。
［実施例］
以下、本発明の一実施例を説明する。
第１図に、本実施例に係る割当テーブルの構成を示す。
本実施例においては、この割当テーブルを用いて、論理
計算機の実計算機への割当を実現する。
計算機の実計算機への割当を実現する。
また、割り当てテーブルは、使用者よりアクセス可能な
ものとする。
ものとする。
第１図において、左欄は論理計算機システムの名称を示
し、他の各項目の上段の数字はＣＰＵアドレスを示し、
下段の記号は動作モードを示し、Ｄは実計算機の占有モ
ードを、Ｘは実計算機の固定モードを、Ｌは実計算機の
浮動モードを、ｘＳは論理計算機の固定共用モードを、
ＸＬは論理計算機の浮動共用モードを意味する。
し、他の各項目の上段の数字はＣＰＵアドレスを示し、
下段の記号は動作モードを示し、Ｄは実計算機の占有モ
ードを、Ｘは実計算機の固定モードを、Ｌは実計算機の
浮動モードを、ｘＳは論理計算機の固定共用モードを、
ＸＬは論理計算機の浮動共用モードを意味する。
本実施例では、説明の便宜上実計算機の個数を４、論理
計算機システム数を３とし、論理計算機システムのそれ
ぞれの名称をＬＰＩ、ＬＰ２、ＬＰ３とする。
計算機システム数を３とし、論理計算機システムのそれ
ぞれの名称をＬＰＩ、ＬＰ２、ＬＰ３とする。
第１図において、固定共用モードＸＳの論理計算機が、
それぞれ割り当てられた実計算機でディスパッチされる
。すなわち、論理計算機システムＬＰＩのＣＰＵアドレ
ス１の論理計算機がＣＰＵアドレス１の実計算機で、論
理計算機システムＬＰＩのＣＰＵアドレス２の論理計算
機、論理計算機システムＬＰ２のＣＰＵアドレスｌの論
理計算機、および、論理計算機システムＬＰ３のＣＰｔ
ＪＰｔ−ス１の論理計算機がＣＰＵアドレス２の実計算
機で、論理計算機システムＬＰＩのＣＰＵアドレス３の
論理計算機がＣＰＵアドレス３の実計算機で、論理計算
機システムＬＰＩのＣＰＵアドレス４の論理計算機がＣ
ＰＵアドレス４の実計算機でディスパッチされる。
それぞれ割り当てられた実計算機でディスパッチされる
。すなわち、論理計算機システムＬＰＩのＣＰＵアドレ
ス１の論理計算機がＣＰＵアドレス１の実計算機で、論
理計算機システムＬＰＩのＣＰＵアドレス２の論理計算
機、論理計算機システムＬＰ２のＣＰＵアドレスｌの論
理計算機、および、論理計算機システムＬＰ３のＣＰｔ
ＪＰｔ−ス１の論理計算機がＣＰＵアドレス２の実計算
機で、論理計算機システムＬＰＩのＣＰＵアドレス３の
論理計算機がＣＰＵアドレス３の実計算機で、論理計算
機システムＬＰＩのＣＰＵアドレス４の論理計算機がＣ
ＰＵアドレス４の実計算機でディスパッチされる。
また、浮動共用モードＸＬの論理計算機が、浮動モード
Ｌの実計算機でディスパッチされる。すなわち、論理計
算機システムＬＰ２のＣＰＵアドレス２の論理計算機、
および、論理計算機システムＬＰ３のＣＰＵアドレス２
の論理針、算機が、ＣＰＵアドレス３および４の実計算
機のグループ内のいずれかの実計算機でディスパッチさ
れる。
Ｌの実計算機でディスパッチされる。すなわち、論理計
算機システムＬＰ２のＣＰＵアドレス２の論理計算機、
および、論理計算機システムＬＰ３のＣＰＵアドレス２
の論理針、算機が、ＣＰＵアドレス３および４の実計算
機のグループ内のいずれかの実計算機でディスパッチさ
れる。
第２図に、第１図に示した割当テーブルにおいて、論理
計算機がディスパッチされる実計算機の組合わせの概念
を示す。
計算機がディスパッチされる実計算機の組合わせの概念
を示す。
同図において１０１〜１０４は実計算機、１０５〜１０
７は論理計算機システムであり、各項目の上段の数字は
ＣＰＵアドレスを示し、下段の記号は図１に示した動作
モードを示す。
７は論理計算機システムであり、各項目の上段の数字は
ＣＰＵアドレスを示し、下段の記号は図１に示した動作
モードを示す。
また、図中１１１，１１２，１１３は固定的な割当てを
示し、１２１．１２２はｓｃｐが動的に決定する割当て
を示す。
示し、１２１．１２２はｓｃｐが動的に決定する割当て
を示す。
第３図に、ディスパッチに用いられるディスパッチング
・キューを示す。
・キューを示す。
同図において２０１〜２０４は実計算機毎に生成される
キュー ２０５は浮動モードの実計算機用ディスパッチ
ング・キューを示しく１つの計算機コンプレックスに対
し１つ存在する）、各キューは論理計算機システムを識
別するコードと論理計算機のＣＰＵアドレスからなる要
素を持つ。
キュー ２０５は浮動モードの実計算機用ディスパッチ
ング・キューを示しく１つの計算機コンプレックスに対
し１つ存在する）、各キューは論理計算機システムを識
別するコードと論理計算機のＣＰＵアドレスからなる要
素を持つ。
固定共用モードＸＳの論理計算機のディスパッチ要求が
生じると、該論理計算機のキューが、第１図に示した割
り当てテーブルを参照し、割り当てられた実計算機のデ
ィスパッチング・キュー２０１〜２０４に、キューイン
される。
生じると、該論理計算機のキューが、第１図に示した割
り当てテーブルを参照し、割り当てられた実計算機のデ
ィスパッチング・キュー２０１〜２０４に、キューイン
される。
また、浮動共用モードＸＬの論理計算機のディスパッチ
要求が生じると、該論理計算機のキューが、浮動モード
の実計算機用ディスパッチング・キュー２０．５にキュ
ーインされる。
要求が生じると、該論理計算機のキューが、浮動モード
の実計算機用ディスパッチング・キュー２０．５にキュ
ーインされる。
第３図に示した例は、全ての論理計算機がディスパッチ
ング待ち状態であることを表している。
ング待ち状態であることを表している。
次に、実際のディスパッチ処理を説明する。
第４図に、この処理手順を示す。
まず、実計算機ｎに対して論理計算機のディスパッチ要
求が発行されると（ステップ１００１）、該実計算機の
動作モードを判定しくステップ１００２）、浮動モード
のときは該実計算機ｎに対応するディスパッチング・キ
ューと浮動モードの実計算機用ディスパッチング・キュ
ーをマージし新たなディスパッチング・キューを作成す
る（ステップ１００３）。マージの規則はシステムに応
じて適宜定める。
求が発行されると（ステップ１００１）、該実計算機の
動作モードを判定しくステップ１００２）、浮動モード
のときは該実計算機ｎに対応するディスパッチング・キ
ューと浮動モードの実計算機用ディスパッチング・キュ
ーをマージし新たなディスパッチング・キューを作成す
る（ステップ１００３）。マージの規則はシステムに応
じて適宜定める。
そして、新たなディスパッチング・キューから最先のキ
ューを取り出しくステップ１００４）、このキューが示
す論理計算機を該実計算機ｎ上で実行させる（ステップ
１００５）。
ューを取り出しくステップ１００４）、このキューが示
す論理計算機を該実計算機ｎ上で実行させる（ステップ
１００５）。
実計算機の動作モードが浮動モードでないときは該実計
算機ｎに対応するディスパッチング・キューから最先の
キューを取り出しくステップ１００４）、このキューが
示す論理計算機を該実計算機ｎ上で実行させる（ステッ
プ１００５）。
算機ｎに対応するディスパッチング・キューから最先の
キューを取り出しくステップ１００４）、このキューが
示す論理計算機を該実計算機ｎ上で実行させる（ステッ
プ１００５）。
以上のように、本実施例によれば、論理的分割が可能な
処理装置において、ＳＣＰが任意に論理計算機を割り当
てるモードで、かつ、使用者が割り当てたくない実計算
機を指定することができる等、たとえば、ＳＣＰがその
状態を退避／回復できない付加機構が特定の実計算機に
存在する場合等に有効である。
処理装置において、ＳＣＰが任意に論理計算機を割り当
てるモードで、かつ、使用者が割り当てたくない実計算
機を指定することができる等、たとえば、ＳＣＰがその
状態を退避／回復できない付加機構が特定の実計算機に
存在する場合等に有効である。
［発明の効果］
以上のように、本発明によれば、論理計算機を、使用者
が特定した１つまたは複数の実計算機に割り当てること
のできる仮想計算機システムの制御方式を提供すること
ができる。
が特定した１つまたは複数の実計算機に割り当てること
のできる仮想計算機システムの制御方式を提供すること
ができる。
第１図は、本発明の一実施例に係る割当テーブルの構成
を示す説明図、第２図は論理計算機がディスパッチされ
る実計算機の組合せを示す概念図、第３図はディスバン
チング・キューを示す説明図。 第４図はディスパッチの処理手順を示すフローチャート
である。 １０１〜１０４・・・実計算機のＣＰＵアドレスと処理
モード、１０５〜１０７・・・論理計算機システムのＣ
ＰＵアドレスと処理モード、２０１〜２０５・・・ディ
スパッチング・キュー出願人 株式会社 日 立 製
作 所代理人 弁理士 富 １）利子 第 図 第 図 論理計算機システム 第 図 ２０１−−一実計算機ＣＰＵアドレスｌ用のディスパッ
チング・キュー２０２−−一実計算機ＣＰＵアドレス２
用のディスバンチング・キュー２０３−−一実計算機Ｃ
ＰＵアドレス３用のディスパ・ノチングキュ２０４−−
−実計算機ＣＰＵアドレス４月のディスバッキング・キ
ュー２０５−ｍ−浮動モード実計算機用のディスバ・／
チング・キュー第４ 図
を示す説明図、第２図は論理計算機がディスパッチされ
る実計算機の組合せを示す概念図、第３図はディスバン
チング・キューを示す説明図。 第４図はディスパッチの処理手順を示すフローチャート
である。 １０１〜１０４・・・実計算機のＣＰＵアドレスと処理
モード、１０５〜１０７・・・論理計算機システムのＣ
ＰＵアドレスと処理モード、２０１〜２０５・・・ディ
スパッチング・キュー出願人 株式会社 日 立 製
作 所代理人 弁理士 富 １）利子 第 図 第 図 論理計算機システム 第 図 ２０１−−一実計算機ＣＰＵアドレスｌ用のディスパッ
チング・キュー２０２−−一実計算機ＣＰＵアドレス２
用のディスバンチング・キュー２０３−−一実計算機Ｃ
ＰＵアドレス３用のディスパ・ノチングキュ２０４−−
−実計算機ＣＰＵアドレス４月のディスバッキング・キ
ュー２０５−ｍ−浮動モード実計算機用のディスバ・／
チング・キュー第４ 図
Claims (1)
- 【特許請求の範囲】 １、複数の実計算機を備えた仮想計算機システムの制御
方式であって、 特定の実計算機、または、１以上の実計算機よりなる特
定の実計算機グループへの、各論理計算機の割り当てを
規定するテーブル備え、各論理計算機が担うプロセスを
、前記テーブルに応じて、特定の実計算機、または、特
定の実計算機グループに属する、いづれかの実計算機に
おいて実行することを特徴とした制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15344890A JPH0447357A (ja) | 1990-06-12 | 1990-06-12 | 仮想計算機システムの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15344890A JPH0447357A (ja) | 1990-06-12 | 1990-06-12 | 仮想計算機システムの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447357A true JPH0447357A (ja) | 1992-02-17 |
Family
ID=15562777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15344890A Pending JPH0447357A (ja) | 1990-06-12 | 1990-06-12 | 仮想計算機システムの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0447357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06290159A (ja) * | 1993-03-30 | 1994-10-18 | Agency Of Ind Science & Technol | 並列計算機のプロセス割当方法 |
| US7765545B2 (en) | 2000-07-28 | 2010-07-27 | Hitachi, Ltd. | Method for automatically imparting reserve resource to logical partition and logical partitioned computer system |
-
1990
- 1990-06-12 JP JP15344890A patent/JPH0447357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06290159A (ja) * | 1993-03-30 | 1994-10-18 | Agency Of Ind Science & Technol | 並列計算機のプロセス割当方法 |
| US7765545B2 (en) | 2000-07-28 | 2010-07-27 | Hitachi, Ltd. | Method for automatically imparting reserve resource to logical partition and logical partitioned computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668269B1 (en) | Computer system process scheduler determining and executing processes based upon changeable priorities | |
| US7926062B2 (en) | Interrupt and exception handling for multi-streaming digital processors | |
| JPH0673108B2 (ja) | ゲストに割り当てられたシステム資源に対するゲストの動作を制限する方法 | |
| JPH01228027A (ja) | アドレス空間管理方法 | |
| JP2000056986A (ja) | ソフトウエア割り込み機構 | |
| JPH11212810A (ja) | タイム・クアンタム共有方法および装置 | |
| JPH0447357A (ja) | 仮想計算機システムの制御方式 | |
| JPH02210542A (ja) | 仮想計算機システムにおける実行制御方式 | |
| JPS61223950A (ja) | スケジユ−ラ | |
| US5392426A (en) | Method and apparatus for use in program operation, control and control block management and storage | |
| JPS62260257A (ja) | 入出力ポ−ト割り付け制御方式 | |
| JPH11249917A (ja) | 並列型計算機及びそのバッチ処理方法及び記録媒体 | |
| JPH05204875A (ja) | スレッドのスケジュール方式 | |
| JPH04149762A (ja) | データ制御方式 | |
| JPH03116334A (ja) | タスクディスパッチ方式 | |
| JPH0689192A (ja) | オンラインリアルタイム処理システムにおける浮動排他制御方式 | |
| JPS6331818B2 (ja) | ||
| JP2022049877A (ja) | トランザクション制御装置、トランザクション制御方法、及び、プログラム | |
| JPH031244A (ja) | タスクディスパッチ方式 | |
| JPS61160147A (ja) | 仮想計算機制御方式 | |
| JPS61136134A (ja) | 待ち行列資源管理方式 | |
| JPH06332724A (ja) | オブジェクト指向型システムにおける論理的単位の実装方式、及び実行多重度制御方式、並びに実行優先度制御方式 | |
| JPH02287666A (ja) | インタロック付命令受付制御回路 | |
| JPH113235A (ja) | 仮想プロセッサによるタスク制御システム | |
| JPH05265779A (ja) | タスク間通信システム |