JPH0441381Y2 - - Google Patents

Info

Publication number
JPH0441381Y2
JPH0441381Y2 JP1985155730U JP15573085U JPH0441381Y2 JP H0441381 Y2 JPH0441381 Y2 JP H0441381Y2 JP 1985155730 U JP1985155730 U JP 1985155730U JP 15573085 U JP15573085 U JP 15573085U JP H0441381 Y2 JPH0441381 Y2 JP H0441381Y2
Authority
JP
Japan
Prior art keywords
power
switch
flop
flip
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985155730U
Other languages
Japanese (ja)
Other versions
JPS6266327U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985155730U priority Critical patent/JPH0441381Y2/ja
Publication of JPS6266327U publication Critical patent/JPS6266327U/ja
Application granted granted Critical
Publication of JPH0441381Y2 publication Critical patent/JPH0441381Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案はオフイスコンピユータやパーソナルコ
ンピユータなどをふくむデータ処理装置におい
て、オペレータの誤操作から該データ処理装置の
電源スイツチを断とすること防止する電源断回路
の改良に関する。
[Detailed description of the invention] (Industrial application field) The present invention is a power-off system for preventing the power switch of data processing equipment, including office computers and personal computers, from being turned off due to operator's erroneous operation. Regarding circuit improvement.

(従来の技術) オフイスコンピユータ、パーソナルコンピユー
タなどの低価格なデータ処理装置では、オペレー
タの誤操作による電源断を防止するため、第3図
又は第4図のような方法が取られてきた。
(Prior Art) In low-cost data processing apparatuses such as office computers and personal computers, a method as shown in FIG. 3 or 4 has been used to prevent power interruption due to operator's erroneous operation.

第3図aでは当該データ処理装置の電源スイツチ
を装置のサイドパネル、又は後面パネルに取付け
て電源スイツチを容易に操作できなくすることに
より、誤操作による電源断を防止するものであ
る。又第3図bは電源投入切断をキースイツチで
行うもので、電源投入後キーを抜いておくことに
より、第3者の誤操作による電源断を防止するも
のである。
In FIG. 3a, the power switch of the data processing device is attached to the side panel or rear panel of the device so that the power switch cannot be easily operated, thereby preventing power outage due to erroneous operation. Further, in FIG. 3B, the power is turned on and off using a key switch, and by removing the key after the power is turned on, it is possible to prevent the power from being turned off due to erroneous operation by a third party.

しかし、第3図a又はbの方式では、システム
が稼動中で、たとえば長時間にわたつてフアイル
の更新作業を実行中の場合等でも電源断の操作は
常に有効であるため、オペレータの状況判断の誤
り、すなわち処理を実行中にも拘らず完了したと
判断した等により電源断されることがあつた。そ
こで最近では、ソフトウエアにより電源断ロツク
を行い、システムが稼動中で処理を継続している
間は電源スイツチの誤操作による電源断を防止す
る装置が出現した。
However, in the method shown in Figure 3 a or b, the power-off operation is always effective even when the system is in operation and, for example, file update work is being performed for a long time, so it is difficult for the operator to judge the situation. In some cases, the power was turned off due to an error in the process, such as determining that the process was completed even though it was in progress. Therefore, recently, a device has been developed that uses software to lock the power off and prevent the power from being cut off due to erroneous operation of the power switch while the system is running and processing continues.

第4図は従来のプログラムによる電源断装置の
実施例である。第4図aで、1は電源装置、2は
データ処理装置の制御部、3は電源投入スイツ
チ、6は電源断スイツチである。電源投入スイツ
チ3は、制御部2でOV(グランド)レベルに接
続されているため、常に有効であり、押下により
電源が投入される。
FIG. 4 shows an example of a conventional program-based power cutoff device. In FIG. 4a, 1 is a power supply device, 2 is a control unit of the data processing device, 3 is a power on switch, and 6 is a power off switch. Since the power-on switch 3 is connected to the OV (ground) level in the control unit 2, it is always valid, and when pressed, the power is turned on.

電源断スイツチ6は、電源断ロツク制御部14
に接続されているため、制御部14の動作により
電源断の有効、無効が決定される。
The power cutoff switch 6 is connected to the power cutoff lock control section 14.
Since the control unit 14 is connected to the control unit 14, whether the power-off is enabled or disabled is determined by the operation of the control unit 14.

第4図bは電源断ロツク制御部14の構成例で
あり、15は当該データ処理装置の中央処理装
置、7は中央処理装置のアドレスバス、8はデー
タバス、9は中央処理装置がデータをリードする
ための信号ライン(IOR…I/O READ)、1
0は同じくデータを出力するための信号ライン
(IOW…I/O WRITE)である。11は命令
デコーダであり、アドレスバス7と信号ライン1
0に接続されてプログラムによる電源断ロツクセ
ツト、及び電源断ロツクセツト命令をデコードす
るものである。
FIG. 4b shows an example of the configuration of the power-off lock control unit 14, in which 15 is the central processing unit of the data processing device, 7 is the address bus of the central processing unit, 8 is the data bus, and 9 is the central processing unit that uses data. Signal line for reading (IOR...I/O READ), 1
Similarly, 0 is a signal line (IOW...I/O WRITE) for outputting data. 11 is an instruction decoder, which connects address bus 7 and signal line 1.
0 to decode the power-off lockset by the program and the power-off lockset command.

12はデコーダ11によりデコードされた電源
断ロツクセツト信号であり、電源断ロツクフリツ
プフロツプ4のセツト入力端子に接続されてい
る。13は同じく電源断ロツクフリツプフロツプ
4のリセツト信号であり、フリツプフロツプ4の
リセツト入力端子に接続されている。フリツプフ
ロツプ4の出力は、トランジスタ5のベースに
接続されており、そのコレクタは電源断スイツチ
6に接続されている。従つてプログラムにより、
電源断ロツクフリツプフロツプ4がセツトされる
と、該フリツプフロツプ4の出力が0(ローレ
ベル)となり、トランジスタ5がオフとなる。従
つて、該トランジスタ5と直列に接続される電源
断スイツチ6の押下は無効となつて、電源断スイ
ツチ6の誤操作による電源断が防止される。
12 is a power-off lock set signal decoded by the decoder 11, and is connected to the set input terminal of the power-off lock flip-flop 4. Reference numeral 13 designates a reset signal for the power-off lock flip-flop 4, which is connected to the reset input terminal of the flip-flop 4. The output of the flip-flop 4 is connected to the base of a transistor 5, the collector of which is connected to a power cutoff switch 6. Therefore, the program
When the power-off lock flip-flop 4 is set, the output of the flip-flop 4 becomes 0 (low level) and the transistor 5 is turned off. Therefore, pressing down the power cutoff switch 6 connected in series with the transistor 5 is disabled, and power cutoff due to erroneous operation of the power cutoff switch 6 is prevented.

電源断ロツクの解除はプログラムによる電源断
ロツクリセツト命令により電源断ロツクフリツプ
フロツプ4をリセツトすることにより行われる。
又、システムの電源投入時にはシステムのリセツ
ト信号がフリツプフロツプ4のクリア端子に入力
されるためフリツプフロツプ4がリセツト状態と
なり電源断スイツチ6は有効となつている。
The power-off lock is released by resetting the power-off lock flip-flop 4 in response to a power-off lock reset command by a program.
Furthermore, when the system is powered on, a system reset signal is input to the clear terminal of the flip-flop 4, so the flip-flop 4 is in a reset state and the power cut-off switch 6 is enabled.

尚、以上説明したようなプログラムによる電源
断ロツク回路を有するデータ処理装置では、
CPUが暴走し、プログラム制御が利かなくなつ
た場合、これに伴つて電源断スイツチを有効/無
効とする電源断ロツクフリツプフロツプがセツト
されて制御が利かなくなつた場合には、電源断ス
イツチの機能が無効となり電源断ができなくな
る。システムの異常状態又は火災発生などによ
り、緊急に電源断としたい場合の対策が施されて
いる。従来のこの種の対策としては、電源のブレ
ーカをオフするか、又は第4図aのスイツチ20
のごとく、電源断スイツチ6と並列に一端が接地
されて操作が常に有効となるスイツチをもうける
ものである。スイツチ20は誤操作による電源断
を防止するため、通常操作する一般の操作スイツ
チとは別の操作パネルに取付けられている。
In addition, in a data processing device having a program-based power-off lock circuit as explained above,
If the CPU goes out of control and becomes uncontrollable, and if the power-off lock flip-flop that enables/disables the power-off switch is set and the program becomes uncontrollable, The function of the power off switch becomes invalid and the power cannot be turned off. Measures have been taken in case it is necessary to urgently shut off the power due to an abnormal state of the system or a fire outbreak. Conventional countermeasures of this type include turning off the power breaker or turning off the switch 20 in Figure 4a.
A switch is provided in parallel with the power cutoff switch 6, one end of which is grounded so that its operation is always valid. The switch 20 is mounted on a separate operation panel from the general operation switch that is normally operated, in order to prevent the power from being cut off due to erroneous operation.

(考案が解決しようとする問題点) しかしながら、第4図に示す従来の技術では、
緊急時に強制的に電源断とするための専用スイツ
チが特別に必要となり、装置のコスト上昇及び操
作部の美観を損なうという欠点を有していた。又
ブレーカ等による電源断では、多くの場合、ブレ
ーカは装置の後面に取付けられているため、操作
性が悪くなる欠点があつた。
(Problems to be solved by the invention) However, in the conventional technique shown in Fig. 4,
This requires a special dedicated switch to forcibly turn off the power in an emergency, which has the disadvantage of increasing the cost of the device and spoiling the aesthetics of the operating section. Furthermore, when the power is cut off using a breaker or the like, the breaker is often attached to the rear of the device, which has the disadvantage of poor operability.

本考案は上記欠点を改善することを目的とす
る。
The present invention aims to improve the above drawbacks.

(問題点を解決するための手段) 上記目的を達成するための本考案の特徴は、手
動操作の電源投入スイツチと電源断スイツチを有
し、プログラム制御により電源断スイツチの操作
の有効/無効を制御する電源断ロツクフリツプフ
ロツプを具備するデータ処理装置の電源断回路に
おいて、電源断ロツクフリツプフロツプのクリア
端子には、データ処理装置のシステムをリセツト
するリセツト信号と、動作開始スイツチの押下に
より電源投入後の動作開始プログラムのロードを
動作開始制御部ロジツクに指示する指示信号とが
ゲートを介して供給され、電源断ロツクフリツプ
フロツプがセツトされ、電源断スイツチの押下が
無効の場合でも、動作開始スイツチの押下による
指示信号がゲートを介して電源断ロツクフリツプ
フロツプのクリア端子に供給され、電源断ロツク
フリツプフロツプがリセツトされ、電源断スイツ
チを強制的に有効にし、電源断スイツチと動作開
始スイツチを同時に押下することにより電源を断
とするデータ処理装置の電源断回路にある。
(Means for Solving the Problems) The feature of the present invention to achieve the above object is that it has a manually operated power on switch and a power off switch, and the operation of the power off switch can be enabled/disabled by program control. In a power-off circuit for a data processing device equipped with a power-off lock flip-flop to control, the clear terminal of the power-off lock flip-flop receives a reset signal for resetting the system of the data processing device and an operation start switch. When pressed, an instruction signal that instructs the operation start control logic to load the operation start program after power-on is supplied via the gate, the power-off lock flip-flop is set, and pressing the power-off switch is disabled. Even if the start switch is pressed, the instruction signal is supplied to the clear terminal of the power-down lock flip-flop through the gate, resetting the power-down lock flip-flop and forcing the power-down switch to take effect. , in a power-off circuit of a data processing device that turns off the power by pressing a power-off switch and an operation start switch at the same time.

(作用) 電源断スイツチはフリツプフロツプによりオ
ン/オフを制御されるスイツチングトランジスタ
を介して接地される。そしてフリツプフロツプは
プログラム動作によりそのオン/オフを制御され
ると共に、データ処理装置の動作開始スイツチ又
はレデイススイツチによりリセツトされる。ここ
でフリツプフロツプがオフのときは前記スイツチ
ングトランジスタはオンとなり、電源断スイツチ
が有効となるが、フリツプフロツプがオンのとき
はスイツチングトランジスタがオフなので、電源
断スイツチは無効となる。
(Operation) The power cutoff switch is grounded via a switching transistor whose on/off is controlled by a flip-flop. The flip-flop is turned on/off by a program operation, and is reset by an operation start switch or a ready switch of the data processing device. Here, when the flip-flop is off, the switching transistor is on and the power-off switch is valid, but when the flip-flop is on, the switching transistor is off, so the power-off switch is invalid.

緊急時には動作開始スイツチ又はレデイスイツ
チを押下すればフリツプフロツプがオフになつて
電源断スイツチが有効となる。
In an emergency, pressing the operation start switch or ready switch turns off the flip-flop and activates the power cutoff switch.

(実施例) 第1図は本考案を適用したプログラムによる電
源断ロツク制御部である。11は命令デコーダで
あり第4図bで説明したようにデータ処理装置に
内蔵されている中央処理装置のアドレスバスに接
続されて電源断ロツクセツト及び電源断ロツクリ
セツト命令をデコードするものである。12は命
令デコーダ11によりデコードされた電源断ロツ
クセツト信号であり、電源断ロツクフリツプフロ
ツプ4のセツト入力端子に接続されている。13
は電源断ロツクフリツプフロツプ4のリセツト信
号であり、フリツプフロツプ4のリセツト入力端
子に接続されている。フリツプフロツプ4の出
力はトランジスタ5のベースに接続されており、
そのコレクタは電源断スイツチ6に接続されてい
る。プログラムにより電源断ロツクフリツプフロ
ツプ4がセツトされるとフリツプフロツプ4の
が0(ローレベル)となり、トランジスタ5がオ
フとなるので電源断スイツチ6の押下が無効とな
り、誤操作による電源断が防止できる。電源断ロ
ツクの解除はプログラムによる電源断ロツクフリ
セツト命令により電源断ロツクフリツプフロツプ
4をリセツトすることにより行われる。又、シス
テムの電源投入時はシステムのリセツト信号がゲ
ート24を通してフリツプフロツプ4のクリア端
子に入力されるのでフリツプフロツプ4は電源投
入時にリセツトされ、電源断スイツチは有効とな
つている。
(Embodiment) FIG. 1 shows a program-based power-off lock control section to which the present invention is applied. Reference numeral 11 denotes an instruction decoder, which is connected to the address bus of the central processing unit built in the data processing device and decodes the power-off reset command and the power-off reset command, as explained in FIG. 4b. 12 is a power-off lock set signal decoded by the instruction decoder 11, and is connected to the set input terminal of the power-off lock flip-flop 4. 13
is a reset signal for the power-off lock flip-flop 4, and is connected to the reset input terminal of the flip-flop 4. The output of flip-flop 4 is connected to the base of transistor 5,
Its collector is connected to a power cutoff switch 6. When the power-off lock flip-flop 4 is set by the program, the flip-flop 4 becomes 0 (low level) and the transistor 5 is turned off, which disables pressing the power-off switch 6 and prevents power-off due to erroneous operation. . The power-off lock is released by resetting the power-off lock flip-flop 4 using a power-off lock reset command by a program. Furthermore, when the power to the system is turned on, the system reset signal is inputted to the clear terminal of the flip-flop 4 through the gate 24, so the flip-flop 4 is reset when the power is turned on, and the power-off switch is enabled.

ところで、一般にデータ処理装置は電源投入後
の動作開始を行うために、動作開始又はIPL
(Initial Program Loader)と呼ばれるスイツチ
を有している。第1図において20は動作開始ス
イツチを示し、その押下により動作開始制御部ロ
ジツク22が動作してシステムプログラムのロー
ドが行なわれる。
By the way, data processing devices generally start operating after the power is turned on by
It has a switch called (Initial Program Loader). In FIG. 1, reference numeral 20 indicates an operation start switch, and when the switch is pressed, the operation start control section logic 22 is operated and the system program is loaded.

本考案によると、動作開始スイツチ20の一端
はリセツト信号と共にゲート24に入力され、該
ゲート24の出力によりフリツプフロツプ4がリ
セツトされる。従つて本考案によれば1度システ
ムが稼動されて電源断ロツクフリツプフロツプ4
がセツトされ、電源断スイツチの押下が無効(電
源断ロツク中)の場合でも、動作開始スイツチ2
0の押下により、ゲート24を通じてリセツト信
号が電源断ロツクフリツプフロツプ4のクリア入
力端子に入力されて、フリツプフロツプ4がリセ
ツトされる。そこで、電源断ロツク中であつて
も、オペレータは電源断スイツチ6と動作開始ス
イツチ20を同時に押下することにより、電源を
断とすることができる。なお動作開始スイツチは
押下によりシステムがリセツトされて初期状態と
なるので通常は誤操作により簡単に操作できない
場所に取付けられている。
According to the present invention, one end of the operation start switch 20 is input to the gate 24 together with a reset signal, and the flip-flop 4 is reset by the output of the gate 24. Therefore, according to the present invention, once the system is activated, the lock flip-flop 4 is turned off.
is set and pressing the power off switch is disabled (power off is locked), operation start switch 2
0 is pressed, a reset signal is inputted to the clear input terminal of the power-off lock flip-flop 4 through the gate 24, and the flip-flop 4 is reset. Therefore, even when the power is turned off, the operator can turn off the power by pressing down the power cutoff switch 6 and the operation start switch 20 at the same time. Note that when the operation start switch is pressed, the system is reset to the initial state, so it is usually installed in a location where it cannot be easily operated due to erroneous operation.

第2図は動作開始スイツチの取付実装の実施例
であり、30はデータ処理装置本体、3は電源投
入スイツチ、6は電源断スイツチ、32はカバー
付きのボツクスであり、この中に動作開始スイツ
チ20など通常のオペレーシヨンで誤操作により
押下されたくないスイツチ類が収納されている。
Fig. 2 shows an example of mounting and mounting an operation start switch, in which 30 is the data processing device main body, 3 is a power on switch, 6 is a power off switch, and 32 is a box with a cover, in which the operation start switch is installed. Switches such as 20 that should not be pressed down by mistake during normal operation are housed.

従つて通常の運用状態においては、動作開始ス
イツチはカバーで保護されているため、オペレー
タの安易な操作により電源断ロツクが解除される
ことを防ぐことができる。
Therefore, in normal operating conditions, the operation start switch is protected by the cover, which prevents the power-off lock from being released by a simple operation by the operator.

尚、以上は動作開始(IPL)スイツチにより電
源断ロツクを解除する実施例について説明した
が、本考案によれば電源断ロツクフリツプフロツ
プをリセツトするためのリセツト信号が送出され
るスイツチであればどのような目的のスイツチで
も可能でありシステムをリセツトするためのレデ
イ(READY)スイツチなどでも同様に機能させ
ることができる。
Although the above has described an embodiment in which a power-off lock is released by an operation start (IPL) switch, according to the present invention, any switch that sends out a reset signal to reset a power-off lock flip-flop can be used. Any switch for any purpose can be used, and a ready switch for resetting the system can also function in the same way.

(考案の効果) 以上説明したように本考案によればデータ処理
装置が動作中であり、電源断ロツク回路により当
該装置の電源断スイツチが無効(電源断ロツク
中)の時でも、緊急事態等により当該装置の電源
を即時に断とする場合には、当該装置の動作開始
スイツチ(IPLなど)と電源断スイツチを同時に
押下することにより電源断ロツクが解除される。
そして電源断ロツク解除のための専用スイツチ及
び配線が不要であるので従来に比べてコスト低減
が可能である。又、専用スイツチが不要となるの
で操作部の外観をそこなうことがなくなる効果も
期待できる。
(Effects of the invention) As explained above, according to the invention, even when a data processing device is in operation and the power-off switch of the device is disabled by the power-off lock circuit (the power-off lock is in effect), emergency situations, etc. If you want to immediately turn off the power to the device, press the operation start switch (IPL, etc.) and power-off switch of the device at the same time to release the power-off lock.
Further, since a dedicated switch and wiring for releasing the power-off lock are not required, costs can be reduced compared to the conventional method. Furthermore, since a dedicated switch is not required, the appearance of the operating section can be expected to be kept intact.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案による電源断回路、第2図は本
考案による各スイツチの実施例、第3図と第4図
は従来の電源断装置である。 1……電源、2……制御部、3……電源投入ス
イツチ、5……スイツチングトランジスタ、6…
…電源断スイツチ、7……アドレスバス、8……
データバス、9……信号ライン、10……信号ラ
イン、11……命令デコーダ、14……電源断ロ
ツク制御部、15……中央処理装置、20……動
作開始スイツチ、22……動作開始制御部ロジツ
ク、24……ゲート、30……データ処理装置本
体、32……カバー付ボツクス。
FIG. 1 shows a power cutoff circuit according to the present invention, FIG. 2 shows an embodiment of each switch according to the present invention, and FIGS. 3 and 4 show a conventional power cutoff device. DESCRIPTION OF SYMBOLS 1...Power supply, 2...Control unit, 3...Power supply switch, 5...Switching transistor, 6...
...Power off switch, 7...Address bus, 8...
Data bus, 9...Signal line, 10...Signal line, 11...Command decoder, 14...Power cut-off lock control section, 15...Central processing unit, 20...Operation start switch, 22...Operation start control Department logic, 24...Gate, 30...Data processing device main body, 32...Box with cover.

Claims (1)

【実用新案登録請求の範囲】 手動操作の電源投入スイツチ3と電源断スイツ
チ6を有し、プログラム制御により前記電源断ス
イツチ6の操作の有効/無効を制御する電源断ロ
ツクフリツプフロツプ4を具備するデータ処理装
置の電源断回路において、 前記電源断ロツクフリツプフロツプ4のクリア
端子には、データ処理装置のシステムをリセツト
するリセツト信号と、動作開始スイツチ20の押
下により電源投入後の動作開始プログラムのロー
ドを動作開始制御部ロジツク22に指示する指示
信号とがゲート24を介して供給され、 電源断ロツクフリツプフロツプ4がセツトさ
れ、電源断スイツチ6の押下が無効の場合でも、
動作開始スイツチ20の押下による前記指示信号
がゲート24を介して電源断ロツクフリツプフロ
ツプ4のクリア端子に供給され、電源断ロツクフ
リツプフロツプ4がリセツトされ、電源断スイツ
チ6を強制的に有効にし、電源断スイツチ6と動
作開始スイツチ20を同時に押下することにより
電源を断とすることを特徴とするデータ処理装置
の電源断回路。
[Claims for Utility Model Registration] A power-off lock flip-flop 4 which has a manually operated power-on switch 3 and a power-off switch 6, and which controls the validity/invalidity of the operation of the power-off switch 6 through program control. In the power cut-off circuit of the data processing device, the clear terminal of the power cut-off lock flip-flop 4 receives a reset signal for resetting the system of the data processing device, and a reset signal for resetting the system of the data processing device, as well as an operation after the power is turned on by pressing the operation start switch 20. An instruction signal instructing the operation start controller logic 22 to load the start program is supplied via the gate 24, and even if the power-off lock flip-flop 4 is set and the pressing of the power-off switch 6 is invalid,
The instruction signal caused by pressing the operation start switch 20 is supplied to the clear terminal of the power-off lock flip-flop 4 through the gate 24, the power-off lock flip-flop 4 is reset, and the power-off switch 6 is forcibly turned on. 1. A power cutoff circuit for a data processing device, characterized in that the power is turned off by simultaneously pressing a power cutoff switch 6 and an operation start switch 20.
JP1985155730U 1985-10-14 1985-10-14 Expired JPH0441381Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985155730U JPH0441381Y2 (en) 1985-10-14 1985-10-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985155730U JPH0441381Y2 (en) 1985-10-14 1985-10-14

Publications (2)

Publication Number Publication Date
JPS6266327U JPS6266327U (en) 1987-04-24
JPH0441381Y2 true JPH0441381Y2 (en) 1992-09-29

Family

ID=31076693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985155730U Expired JPH0441381Y2 (en) 1985-10-14 1985-10-14

Country Status (1)

Country Link
JP (1) JPH0441381Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159316A (en) * 1981-03-27 1982-10-01 Fujitsu Ltd Power supply interrupting system
JPS59168527A (en) * 1983-03-16 1984-09-22 Sharp Corp Power supply control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159316A (en) * 1981-03-27 1982-10-01 Fujitsu Ltd Power supply interrupting system
JPS59168527A (en) * 1983-03-16 1984-09-22 Sharp Corp Power supply control system

Also Published As

Publication number Publication date
JPS6266327U (en) 1987-04-24

Similar Documents

Publication Publication Date Title
JPS59200327A (en) Control system of peripheral device
JP3015388B2 (en) Monolithic integrated circuit for power supply
KR20000023208A (en) An improved watchdog timer control circuit with permanent and programmable enablement
KR960015311A (en) Data processing system and data processing method
JPH0441381Y2 (en)
JP2547411B2 (en) Terminal device security protection method
JPS603639Y2 (en) Automatic power-off control device
JPH1118430A (en) Temperature failure detection protection circuit
JPS59133686A (en) Electronic operator
JPH03188515A (en) Soft power source off system
JPH01298420A (en) Power off system for information processor
JPH11161519A (en) Reset device
JP2953390B2 (en) Power control device for computer system
JP2834960B2 (en) Power control device
JPS6055423A (en) Operation controller for electronic equipment
JP3341165B2 (en) Programmable controller
JPH06324770A (en) Controller equipped with extension equipment
JPH08314581A (en) Power source controller
JPS605379Y2 (en) microcomputer system
JPS6446769A (en) Image processor
JPH09223099A (en) Computer
KR960038560A (en) Power control method and device for data loss prevention of computer
JPS605342A (en) Instruction control system
JPH0366681B2 (en)
JPS61250714A (en) Lock system for power supply disconnection