JPH04349720A - A/d converter - Google Patents

A/d converter

Info

Publication number
JPH04349720A
JPH04349720A JP12153991A JP12153991A JPH04349720A JP H04349720 A JPH04349720 A JP H04349720A JP 12153991 A JP12153991 A JP 12153991A JP 12153991 A JP12153991 A JP 12153991A JP H04349720 A JPH04349720 A JP H04349720A
Authority
JP
Japan
Prior art keywords
converter
sampling clock
digital signal
circuit
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12153991A
Other languages
Japanese (ja)
Inventor
Yoshitaka Nakano
中野 吉孝
Takuya Nohara
野原 琢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP12153991A priority Critical patent/JPH04349720A/en
Publication of JPH04349720A publication Critical patent/JPH04349720A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To quicken the operating speed of the A/D converter by devising the A/D converter such that a digital signal whose speed is twice the speed of each A/D converter circuit. CONSTITUTION:An analog signal (a) inputted to an A/D converter circuit (1)2 is converted by using a sampling clock (b) from an input terminal 4 into a digital signal (d). On the other hand, the analog signal (a) inputted to an A/D converter circuit (2)3 is converted by using an inverted sampling clock (c) into a digital signal (e). The digital signals d, e are inputted to a multiplexer circuit 5, in which they are subjected to time division multiplex. Since the multiplexed digital signal (f) has two sampling values for one sampling period, the signal is digitized at a double speed.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はA/D変換器に関し、特
にサンプリングクロックを用いたPCM符号器などに用
いられるA/D変換器の高速化に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A/D converter, and more particularly to increasing the speed of an A/D converter used in a PCM encoder using a sampling clock.

【0002】0002

【従来の技術】従来、この種A/D変換器は音声、動画
などのアナログ信号を入力し、サンプリングクロックで
サンプリングした後、レベル比較、量子化、圧縮、符号
化などの処理工程を経てディジタル信号に変換出力して
いる。このA/D変換器は、通常1回路で構成され専用
、或いは他回路との混在でLSI化されている。
[Prior Art] Conventionally, this type of A/D converter inputs analog signals such as audio and video, samples them using a sampling clock, and then converts them into digital signals through processing steps such as level comparison, quantization, compression, and encoding. It is converted into a signal and output. This A/D converter is usually composed of one circuit and is integrated into an LSI, either exclusively or mixed with other circuits.

【0003】0003

【発明が解決しようとする課題】以上説明した従来のA
/D変換器では、動画など高速のアナログ信号をディジ
タル信号に変換する場合、各処理工程の高速化が必要と
なるが、処理工程が多いなどのため技術的に困難な面が
あり、高速化が困難であった。
[Problem to be solved by the invention] The conventional A described above
When converting a high-speed analog signal such as a video into a digital signal, a /D converter needs to speed up each processing step, but there are technical difficulties due to the large number of processing steps, so speeding up was difficult.

【0004】0004

【課題を解決するための手段】本発明のA/D変換器は
、サンプリングクロックを用いてアナログ信号をディジ
タル信号に変換する第1のA/D変換回路と、前記サン
プリングクロックの位相を反転させる位相反転回路と、
前記位相反転回路の出力を用い前記ァナログ信号をディ
ジタル信号に変換する第2のA/D変換回路と、前記第
1のA/D変換回路と前記第2のA/D変換回路の各出
力を前記サンプリングクロックを用いて多重化する多重
化回路とから構成している。
[Means for Solving the Problems] The A/D converter of the present invention includes a first A/D conversion circuit that converts an analog signal into a digital signal using a sampling clock, and a first A/D conversion circuit that inverts the phase of the sampling clock. a phase inversion circuit;
a second A/D conversion circuit that converts the analog signal into a digital signal using the output of the phase inversion circuit; and a second A/D conversion circuit that converts each output of the first A/D conversion circuit and the second A/D conversion circuit. and a multiplexing circuit that performs multiplexing using the sampling clock.

【0005】或いは、アナログ信号を入力し、サンプリ
ングクロックを用いて前記アナログ信号をサンプリング
した後、ディジタル信号に変換出力するA/D変換回路
を有するA/D変換器において、前記アナログ信号を入
力し前記サンプリングクロックの位相を反転させたサン
プリングクロックを用いた他のA/D変換回路を付加し
、2つのA/D変換回路の出力を前記サンプリングクロ
ックを用いて多重化しディジタル信号として出力する多
重化回路とから構成している。
Alternatively, the analog signal is input to an A/D converter having an A/D conversion circuit that samples the analog signal using a sampling clock and then converts the signal into a digital signal. Multiplexing in which another A/D conversion circuit using a sampling clock with the phase of the sampling clock inverted is added, and the outputs of the two A/D conversion circuits are multiplexed using the sampling clock and output as a digital signal. It consists of a circuit.

【0006】[0006]

【実施例】次に本発明の実施例について図を参照し説明
する。図1は本実施例の回路構成を示すブロック図であ
る。入力端子1からのアナログ信号aは、A/D変換回
路(1)2とA/D変換回路(2)3に入力される。A
/D変換回路(1)2において、入力されたアナログ信
号aは、入力端子4からのサンプリングクロックbのハ
イレベルによりサンプリングされ、量子化、圧縮、符号
化などの処理工程を経てディジタル信号dとなる。,一
方、A/D変換回路(2)3においても、同様にアナロ
グ信号aは変換されディジタル信号eとなるが、サンプ
リングクロックは位相反転回路6を通り位相が反転され
たサンプリングクロックcを使用するので、ディジタル
信号eはディジタル信号dと位相が180°遅れていい
る。
Embodiments Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the circuit configuration of this embodiment. Analog signal a from input terminal 1 is input to A/D conversion circuit (1) 2 and A/D conversion circuit (2) 3. A
In the /D conversion circuit (1) 2, the input analog signal a is sampled by the high level of the sampling clock b from the input terminal 4, and is converted into a digital signal d through processing steps such as quantization, compression, and encoding. Become. , On the other hand, in the A/D conversion circuit (2) 3, the analog signal a is similarly converted into the digital signal e, but the sampling clock passes through the phase inversion circuit 6 and uses the sampling clock c whose phase has been inverted. Therefore, the digital signal e is delayed by 180° in phase from the digital signal d.

【0007】ディジタル信号d、eは、多重回路5に入
力されサンプリングクロックbにより交互に選択されて
時分割多重される。多重化されたディジタル信号fは、
1回のサンプリング周期に2つのサンプリング値を有す
るので、2倍の速度でディジタル信号化されたことにな
る。
Digital signals d and e are input to a multiplexing circuit 5, are alternately selected by a sampling clock b, and are time-division multiplexed. The multiplexed digital signal f is
Since there are two sampling values in one sampling period, the data is converted into a digital signal at twice the speed.

【0008】図2は本実施例の動作を説明するタイミン
グチャートである。入力されたアナログ信号aは、位相
が反転したサンプリングクロックb、cで、それぞれ変
換され位相差180°のディジタル信号d、eとなり、
両信号は時分割多重され2倍の速度のディジタル信号f
となる。
FIG. 2 is a timing chart explaining the operation of this embodiment. The input analog signal a is converted into digital signals d and e with a phase difference of 180° by sampling clocks b and c whose phases are inverted, respectively.
Both signals are time-division multiplexed into a digital signal f at twice the speed.
becomes.

【0009】尚、本A/D変換器に対応するD/A変換
器においては、以上説明した変換過程と逆の過程を辿る
ことになる。
[0009] In a D/A converter corresponding to the present A/D converter, the conversion process described above is reversed.

【0010】0010

【発明の効果】以上説明したように本発明は、位相差1
80°を有する2つのA/D変換回路の出力を多重化し
ているので、各A/D変換回路の出力の2倍の速度を有
するディジタル信号を得ることができ、A/D変換器の
高速化に効果がある。
Effects of the Invention As explained above, the present invention has a phase difference of 1
Since the outputs of two A/D converter circuits having an angle of 80° are multiplexed, a digital signal with twice the speed of the output of each A/D converter circuit can be obtained, and the high speed of the A/D converter can be obtained. It is effective for

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本実施例の回路構成を示すブロック図である。FIG. 1 is a block diagram showing the circuit configuration of this embodiment.

【図2】本実施例の動作を説明するタイミングチャート
である。
FIG. 2 is a timing chart illustrating the operation of this embodiment.

【符号の説明】[Explanation of symbols]

1    入力端子 2    A/D変換回路(1) 3    A/D変換回路{2) 4    入力端子 5    多重回路 6    位相反転回路 7    出力端子 1 Input terminal 2 A/D conversion circuit (1) 3 A/D conversion circuit {2) 4 Input terminal 5 Multiplex circuit 6 Phase inversion circuit 7 Output terminal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  サンプリングクロックを用いてアナロ
グ信号をディジタル信号に変換する第1のA/D変換回
路と、前記サンプリングクロックの位相を反転させる位
相反転回路と、前記位相反転回路の出力を用い前記アナ
ログ信号をディジタル信号に変換する第2のA/D変換
回路と、前記第1のA/D変換回路と前記第2のA/D
変換回路の出力を前記サンプリングクロックを用いて多
重化する多重化回路を含むことを特徴とするA/D変換
器。
1. A first A/D conversion circuit that converts an analog signal into a digital signal using a sampling clock, a phase inversion circuit that inverts the phase of the sampling clock, and an output of the phase inversion circuit that converts the a second A/D conversion circuit that converts an analog signal into a digital signal; the first A/D conversion circuit; and the second A/D conversion circuit;
An A/D converter comprising a multiplexing circuit that multiplexes outputs of the conversion circuit using the sampling clock.
【請求項2】  アナログ信号を入力し、サンプリング
クロックを用いて前記アナログ信号をサンプリングした
後、ディジタル信号に変換出力するA/D変換回路を有
するA/D変換器において、前記アナログ信号を入力し
前記サンプリングクロックの位相を反転させたサンプリ
ングクロックを用いた他のA/D変換回路を付加し、2
つのA/D変換回路の出力を前記サンプリングクロック
を用いて多重化してディジタル信号として出力すること
を特徴とするA/D変換器。
2. An A/D converter having an A/D conversion circuit that inputs an analog signal, samples the analog signal using a sampling clock, and then converts and outputs the digital signal. Adding another A/D conversion circuit using a sampling clock with the phase of the sampling clock inverted,
An A/D converter that multiplexes the outputs of two A/D conversion circuits using the sampling clock and outputs the resultant signal as a digital signal.
JP12153991A 1991-05-28 1991-05-28 A/d converter Pending JPH04349720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12153991A JPH04349720A (en) 1991-05-28 1991-05-28 A/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12153991A JPH04349720A (en) 1991-05-28 1991-05-28 A/d converter

Publications (1)

Publication Number Publication Date
JPH04349720A true JPH04349720A (en) 1992-12-04

Family

ID=14813751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12153991A Pending JPH04349720A (en) 1991-05-28 1991-05-28 A/d converter

Country Status (1)

Country Link
JP (1) JPH04349720A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201257A (en) * 2016-05-06 2017-11-09 株式会社トーメーコーポレーション Optical tomographic image imaging apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201257A (en) * 2016-05-06 2017-11-09 株式会社トーメーコーポレーション Optical tomographic image imaging apparatus

Similar Documents

Publication Publication Date Title
US7142606B2 (en) Method and apparatus for shared processing a plurality of signals
JPS60501486A (en) Filter and data transmission system using it
JPH04349720A (en) A/d converter
EP1204095A1 (en) Sound switching device
JPH0555919A (en) Analog/digital conversion system
US6160502A (en) Interpolation digital filter for audio CODEC
JP4571560B2 (en) Digital PB receiver for time division multiplex communication
JPS6036671B2 (en) Digital 2-value to 3-value conversion circuit
JP2001505738A (en) Transit modulator adds jitter to signal
JP2715438B2 (en) Sampling frequency conversion device and method
JPS64858B2 (en)
JPH1098799A (en) Mixer device and audio system using the same
JPS6025932B2 (en) TDM/FDM conversion method
JPH0522751A (en) Color signal processing circuit
JPS58162141A (en) Digital decoder
JPS6029029A (en) Analog-digital converter
JPH04245728A (en) Buffer circuit
JP3423004B2 (en) Interface circuit
Raz et al. A Digital Signal Processing Approach to Multichannel Television Sound Decoding
JPS59207733A (en) A/d converter
JPS62296624A (en) Analog/digital converter
JPH02246462A (en) Voice synthesis circuit
JPH0119785B2 (en)
JPH0761167B2 (en) Signal processor
JPS61205023A (en) Glitch eliminating circuit for d/a conversion output