JPH0434412A - Method for driving active matrix type liquid crystal display element and active matrix type liquid crystal display element - Google Patents

Method for driving active matrix type liquid crystal display element and active matrix type liquid crystal display element

Info

Publication number
JPH0434412A
JPH0434412A JP2139724A JP13972490A JPH0434412A JP H0434412 A JPH0434412 A JP H0434412A JP 2139724 A JP2139724 A JP 2139724A JP 13972490 A JP13972490 A JP 13972490A JP H0434412 A JPH0434412 A JP H0434412A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
channel
active matrix
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2139724A
Other languages
Japanese (ja)
Other versions
JP2861266B2 (en
Inventor
Minoru Akatsuka
赤塚 實
Tatsuji Asakawa
浅川 辰司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP13972490A priority Critical patent/JP2861266B2/en
Publication of JPH0434412A publication Critical patent/JPH0434412A/en
Application granted granted Critical
Publication of JP2861266B2 publication Critical patent/JP2861266B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245Active matrix addressed cells having more than one switching element per pixel having complementary transistors

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To eliminate defective modes, such as deterioration and seizure of a liquid crystal and flickering, and to drop a driving voltage by forming a source signal voltage as the AC voltage which has substantially no DC components with respect to a com mon potential and is symmetrical in positive and negative and as the polarity reverse from the polarity of a gate pulse voltage. CONSTITUTION:An amorphous silicon layer is formed on a glass substrate and plural TFTs each consisting of one set of N channel and P channel are formed to obtain the active matrix substrate. On the other hand, color filters and a protective film are formed on another glass substrate and ITO is used as a counter substrate. Two kinds of the substrates are subjected to an orientation treatment and are stuck to each other via a spacer to form a cell. A liquid crystal is packed into this cell. Gate pulses having the positive and negative polarities are generated and are impressed to this cell. The voltage of the polarity reverse from the polarity of the gate pulse is impressed as the source signal voltage to the source electrode. The defective modes, such as deterioration of the liquid crystal and the deterioration of the electrodes, are eliminated in this way.

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、アクティブマトリックス型液晶表示素子の駆
動方法等に関すものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of driving an active matrix liquid crystal display element.

[従来の技術] 行列状の走査電極及び信号電極の交差部分近傍に能動素
子を配置したアクティブマトリックス型液晶表示素子は
、コントラスト及び視野角依存性がよく、応答速度も速
い特徴を有し、また対向基板上にカラーフィルターを配
置した場合には゛色再現性も優れるためCRTの代替と
なる平面型デイスプレィの本命と考えられてしる。
[Prior Art] An active matrix type liquid crystal display device in which active elements are arranged near the intersections of scanning electrodes and signal electrodes in a matrix has characteristics of good contrast and viewing angle dependence, and fast response speed. When a color filter is placed on the opposing substrate, the color reproducibility is excellent, so it is considered to be the best choice for a flat display as an alternative to a CRT.

従来この能動素子としては、M I M、バリスター、
ダイオード等の2端子素子と薄膜トランジスター(TP
T)等の3端子素子が使わとているが、一般に3端子素
子の方が表示品位において優れている。
Conventionally, active elements include MIM, varistor,
Two-terminal elements such as diodes and thin film transistors (TP)
Three-terminal devices such as T) are used, but three-terminal devices are generally superior in display quality.

このTPTの場合、従来は第7図のように1画素に対し
1個のTFT56を配置するのが基本である。第7図に
おいて5】はゲートパスライン、52はソースパスライ
ン、53は液晶表示部、54はコモン電極、55は蓄積
容量、57i、を寄生容量であり、このT P T 5
6としてはNチャンネルのTPTかPチャンネルのTP
Tのどちらがが使われる。アクティブマトリックス基板
の歩留りを向上させるために、1画素に対し2個あるい
は3個以上のTPTを配置する場合もあるが、TPTの
種類としてはNチャンネル又はPチャンネルかのどちら
が一方のみの素子構成であった。
In the case of this TPT, conventionally, one TFT 56 is basically arranged for one pixel as shown in FIG. In FIG. 7, 5] is a gate pass line, 52 is a source pass line, 53 is a liquid crystal display section, 54 is a common electrode, 55 is a storage capacitor, and 57i is a parasitic capacitor, and this T P T 5
6 is N channel TPT or P channel TP
Which of T is used. In order to improve the yield of active matrix substrates, two or three or more TPTs are sometimes arranged for one pixel, but the type of TPT is N-channel or P-channel, whichever is the element configuration. there were.

そしてこのようなTPTを駆動する場合には、例えばN
チャンネルのTPTの場合には第8図のように正極性の
ゲートパルス61をゲート電極に印加し、ソース電極に
は液晶に印加される電圧が交流になるようにフレームご
とに正と負が反転する信号62を印加するのが一般的で
あった。
When driving such a TPT, for example, N
In the case of channel TPT, a positive gate pulse 61 is applied to the gate electrode as shown in Figure 8, and the positive and negative polarity is reversed every frame so that the voltage applied to the liquid crystal becomes alternating current to the source electrode. It was common to apply a signal 62 that

また、第10図のように1個の表示電極に1組以上のN
チャンネルTPTとPチャンネルTPTを配置する方式
では、第11図に示すように正と負のゲートパルス77
をゲート電極に印加し、ソース電極にはゲート電極に印
加するパルスの極性と同じ極性の電圧78を印加するの
が一般的であった。
Furthermore, as shown in FIG. 10, one or more sets of N
In the method of arranging channel TPT and P-channel TPT, positive and negative gate pulses 77 are applied as shown in FIG.
It has been common practice to apply a voltage 78 to the gate electrode, and to apply a voltage 78 of the same polarity as the polarity of the pulse applied to the gate electrode to the source electrode.

尚、第10図において71はゲートパスライン、72は
ソースパスライン、73は液晶表示部、74はコモン電
極、75は蓄積容量、76は1組のNPPチヤンネルP
Tであり、第11図において、79はコモン電位である
In FIG. 10, 71 is a gate pass line, 72 is a source pass line, 73 is a liquid crystal display section, 74 is a common electrode, 75 is a storage capacitor, and 76 is a set of NPP channels P.
In FIG. 11, 79 is a common potential.

[発明の解決しようとする課題] 第7図に示すようなTPTに第8図のような単極性のゲ
ートパルス及び交流のソース電圧を印加すると、実際の
丁FTには第7図のようにゲート・ドレイン間に寄生容
量があるため、TPTのドレイン電圧64は第9図に示
すようにこの寄生容量による突き抜は電圧66のために
電圧が非対称となり直流成分が存在することとなる。こ
の電圧の非対称性は、コモン電位をシフトさせることに
よりある程度緩和できるが、第9図の電圧波形から解る
ように完全には補償できないのが現状である。このよう
に液晶に印加される電圧が非対称になると、直流成分の
ため液晶が劣化する原因となったり、あるいは焼付けと
呼ばれる一種のメモリー現象が発生したり、あるいはフ
リッカ−の原因となったりして様々な不都合が生じ、C
RTに代替する表示画像への障害の一つとなっていた。
[Problems to be Solved by the Invention] When a unipolar gate pulse and an AC source voltage as shown in FIG. 8 are applied to a TPT as shown in FIG. Since there is a parasitic capacitance between the gate and the drain, the drain voltage 64 of the TPT becomes asymmetrical due to the voltage 66 caused by this parasitic capacitance, as shown in FIG. 9, and a DC component is present. This voltage asymmetry can be alleviated to some extent by shifting the common potential, but as can be seen from the voltage waveform in FIG. 9, it is currently not possible to completely compensate for it. If the voltage applied to the liquid crystal becomes asymmetrical in this way, the DC component may cause the liquid crystal to deteriorate, or a type of memory phenomenon called burn-in may occur, or it may cause flickering. Various inconveniences occur, and C.
This has been one of the obstacles to display images that can replace RT.

一方、第10図のように1個の表示電極に1組以上のN
チャンネルTPTとPチャンネルTPTを配置する方式
では、第11図のように正と負の両極性を持ったパルス
をゲート電極に印加し、ソース電極にはゲート電極に印
加するパルスの極性と同じ極性の電圧を印加することに
より、第12図のように突き抜は電圧によるドレイン電
圧80の非対称性をなくすことができるが、電圧保持特
性の悪いパネルではTPTがオフの期間に自己放電のた
め電圧が減少してしまい、さらにその上突き抜は電圧の
影響による直流成分のため、液晶に印加される電圧が減
少してしまう欠点があった。第12図において79はコ
モン電位である。
On the other hand, as shown in Fig. 10, one or more sets of N
In the method of arranging channel TPT and P-channel TPT, as shown in Figure 11, a pulse with both positive and negative polarity is applied to the gate electrode, and a pulse with the same polarity as the pulse applied to the gate electrode is applied to the source electrode. As shown in Figure 12, by applying a voltage of Further, since the punching is a direct current component due to the influence of voltage, there is a drawback that the voltage applied to the liquid crystal decreases. In FIG. 12, 79 is a common potential.

1課題を解決するための手段] 本発明は、上記の問題を解決すべ(成されたものであり
、絶縁性基板上に、行列状に電極を交差配列し、該電極
の交差部分近傍に能動素子を配置したアクティブマトリ
ックス基板と、透明電極を有する対向基板との間に液晶
が充填されたアクティブマトリックス型液晶表示素子に
おいて、能動素子部分が少なくとも1組の並列接続され
たNチャンネルトランジスターとPチャンネルトランジ
スターからなり、これらのトランジスターのソース電極
に印加されるソース信号電圧がコモン電位に対し直流成
分がほとんどなく、正負対称である交番電圧であり、か
つ該ソース信号電圧がゲートパルス電圧と逆極性とした
ことを特徴とするアクティブマトリックス型液晶表示素
子の駆動方法等を提供するものである。
1. Means for Solving the Problems] The present invention has been made to solve the above problems, and consists of arranging electrodes in rows and columns in an intersecting manner on an insulating substrate, and placing active electrodes in the vicinity of the intersecting portions of the electrodes. In an active matrix type liquid crystal display element in which liquid crystal is filled between an active matrix substrate on which the elements are arranged and a counter substrate having a transparent electrode, the active element part includes at least one set of N-channel transistors and P-channel transistors connected in parallel. The source signal voltage applied to the source electrodes of these transistors is an alternating voltage that has almost no DC component with respect to the common potential and is symmetrical in positive and negative, and the source signal voltage has a polarity opposite to that of the gate pulse voltage. The present invention provides a method for driving an active matrix liquid crystal display element characterized by the following.

以下本発明を図面に従って詳細に説する。The present invention will be explained in detail below with reference to the drawings.

第1図は本発明に係る駆動波形の一つを示したものであ
る。1はゲートパルス電圧、2はソース信号電圧、3は
コモン電位である。
FIG. 1 shows one of the drive waveforms according to the present invention. 1 is a gate pulse voltage, 2 is a source signal voltage, and 3 is a common potential.

第2図は、第1図に示す駆動波形を、本発明にかかる第
10図に示すような1組のN、PチャンネルのTPTに
印加した場合の液晶表示部73に印加される電圧波形を
示す。
FIG. 2 shows the voltage waveform applied to the liquid crystal display section 73 when the driving waveform shown in FIG. 1 is applied to a set of N and P channel TPTs as shown in FIG. 10 according to the present invention. show.

第2図において、4はドレイン電圧を示し、このトレイ
ン電圧4が液晶に印加される電圧波形となる。ドレイン
電圧4はコモン電位3に対してほぼ対称となり、従って
液晶表示部73には直流成分が印加されない。
In FIG. 2, 4 indicates a drain voltage, and this train voltage 4 becomes the voltage waveform applied to the liquid crystal. The drain voltage 4 is almost symmetrical with respect to the common potential 3, so no DC component is applied to the liquid crystal display section 73.

このように第1図に示す駆動波形によって液晶の適正な
駆動が可能となる。本発明に係る駆動波形は、第1図に
示す波形に限定されず、第3図に示すようにゲートパル
スは正負同電位でな(ともよ(、コモン電位3に対しソ
ース電極に印加されるソース信号電圧2が直流成分がほ
とんどなく、正負対称である交番電圧であり、かつソー
ス信号電圧2がゲートパルス電圧と逆極性であれば使用
できる。
In this way, the driving waveform shown in FIG. 1 enables proper driving of the liquid crystal. The drive waveform according to the present invention is not limited to the waveform shown in FIG. 1, and as shown in FIG. It can be used if the signal voltage 2 has almost no direct current component and is an alternating voltage with positive and negative symmetry, and if the source signal voltage 2 has the opposite polarity to the gate pulse voltage.

尚、ゲートパルスがない部分では、Pチャンネル、Nチ
ャンネルの両TFTともオフになっているような特性の
TPTを使用することが必要である。
Note that it is necessary to use a TPT having such characteristics that both the P-channel and N-channel TFTs are turned off in a portion where there is no gate pulse.

本発明では第10図に示すように1つの表示画素電極に
対しNチャンネルTPTとPチャンネルTPTが1組と
なって並列にゲート、ソース、ドレイン6942間に接
続されている場合に対して有効な駆動法であるが、第4
図のようにTF′r基板の歩留り向上のために冗長性を
持たせ、2組あるいは3組以上のNチャンネルTPTと
PチャンネルTPTから構成されたパネルに対しても有
効である。
The present invention is effective when a pair of N-channel TPT and P-channel TPT are connected in parallel between the gate, source, and drain 6942 for one display pixel electrode as shown in FIG. Although it is a driving method, the fourth
As shown in the figure, redundancy is provided to improve the yield of TF'r substrates, and it is also effective for panels composed of two or more sets of N-channel TPTs and P-channel TPTs.

第4図において、11はゲートパスライン、12はソー
スパスライン、16 (a) 、 16 (b)は1組
のN、PチャンネルTPT、13は液晶表示部、14は
コモン電極、15は蓄積容量である。
In FIG. 4, 11 is a gate pass line, 12 is a source pass line, 16 (a) and 16 (b) are a pair of N and P channel TPTs, 13 is a liquid crystal display section, 14 is a common electrode, and 15 is a storage capacitor. It is.

また、第5図のように1つの表示画素電極に対しNチャ
ンネルT F T 26(a)とPチャンネルT P 
T 26(b)を接続し、NチャンネルT P T 2
6(a)とPチャンネルT P T 26(b)のゲー
ト電圧を別々に駆動する方式においても、第6図のよう
にそれぞれのゲートパルスの極性と反対の極性の信号電
圧を印加すればよい。
Further, as shown in FIG. 5, for one display pixel electrode, N channel T F T 26 (a) and P channel T P
Connect T 26(b) and connect N channel T P T 2
Even in the method of driving the gate voltages of 6(a) and P channel T P T 26(b) separately, it is sufficient to apply a signal voltage of the opposite polarity to the polarity of each gate pulse as shown in FIG. .

ここで、第5図21(a)はNチャンネルTFT用ゲー
トパスライン、21(b)はPチャンネルTFT用ゲー
トパスライン、22はソースパスライン、23は液晶表
示部、24はコモン電極、25は蓄積容量であり、第6
図において、(a)はNチャンネルTFT用の駆動波形
、(b)はPチャンネルTFT用の駆動波形であり、2
7(a)は正のゲートパルス、z7(b)は負のゲート
パルスであり、28はソース信号電圧である。
Here, FIG. 5 21(a) is a gate pass line for N-channel TFT, 21(b) is a gate pass line for P-channel TFT, 22 is a source pass line, 23 is a liquid crystal display section, 24 is a common electrode, and 25 is an accumulation capacity, and the sixth
In the figure, (a) is a drive waveform for N-channel TFT, (b) is a drive waveform for P-channel TFT, and 2
7(a) is a positive gate pulse, z7(b) is a negative gate pulse, and 28 is a source signal voltage.

また1画素を複数に分割してそのそれぞれに1組以上の
NチャンネルTPTとPチャンネルTPTを接続した素
子構成に対しても本発明は有効であり、そのそれぞれに
本発明の駆動法を適用すれば同様な効果が得られる。尚
、この場合にも第3図に示すような駆動波形も使用でき
る。
The present invention is also effective for element configurations in which one pixel is divided into a plurality of parts and one or more sets of N-channel TPT and P-channel TPT are connected to each of them, and the driving method of the present invention can be applied to each of them. A similar effect can be obtained. In this case, a driving waveform as shown in FIG. 3 can also be used.

また本発明はTPTで作られたアクティブマトリックス
のみに適用できるものではなく、半導体基板としてシリ
コンウェハーでも良いし、半導体材料としてシリコン以
外の半導体や化合物半導体で作られたアクティブマトリ
ックスに対しても応用が可能である。
Furthermore, the present invention is not only applicable to active matrices made of TPT, but also silicon wafers may be used as semiconductor substrates, and active matrices made of semiconductors other than silicon or compound semiconductors as semiconductor materials. It is possible.

更に本発明では、説明を簡単にするために第1図等にお
いてコモン電位は一定レベルとしたが、実際にはコモン
電位がフレーム毎、ライン毎あるいは1ドツト毎に変化
しているような駆動波彫金てに適用できる。
Furthermore, in the present invention, in order to simplify the explanation, the common potential is assumed to be at a constant level in FIG. Can be applied to engraving.

またTPTの構成としてスタガー、逆スタガー、コプレ
ナー等種々の方式が提案されてし入るが、本発明は全て
の構成のTPT番こ適用できるし、半導体材料としては
アモルファスシリコンでも、あるいはポリシリコンで作
成されたTPTでもよい。特にポリシリコンの場合には
、易動度が高いため周辺の駆動回路もTPTで作成でき
るが、駆動回路用の素子としては駆動マージンの点でC
−MOSが有利であり、その場合にはNチャンネルのT
PTとPチャンネルのTPTを同時に作り込めるため、
本発明の駆動方法を有効に利用できる。
Also, various types of TPT configurations have been proposed, such as staggered, reverse staggered, and coplanar structures, but the present invention can be applied to TPTs of all configurations, and the semiconductor material may be amorphous silicon or polysilicon. It may also be a TPT. In particular, in the case of polysilicon, the peripheral drive circuit can also be created using TPT due to its high mobility, but it is difficult to use TPT as an element for the drive circuit because of the drive margin.
- MOS is advantageous, in which case N-channel T
Since PT and P channel TPT can be created at the same time,
The driving method of the present invention can be effectively utilized.

また本発明は、白黒表示のTPTパネルにも使えるし、
カラーフィルター等を用いたカラー表示用のTPTパネ
ルにも使える。
The present invention can also be used for black-and-white TPT panels,
It can also be used for TPT panels for color display using color filters, etc.

[作 用] 本発明による第1図のような駆動波形を、第10図のよ
うに1つの表示画素電極に対しNチャンネルTPTとP
チャンネルTPTを並列に接続した構成のTPT素子に
印加したり、あるいは第6図の様な駆動波形を、第5図
の様に別々のゲート線で駆動されるNチャンネル、Pチ
ャンネルのTPT素子に印加すると、正のゲートパルス
でNチャンネルのTPTがONとなりソースラインから
負の信号がドレイン電極へ入る。その後ゲートが閉じT
PTがOFFとなった瞬間にNチャンネルTPTのゲー
ト・ドレイン間の寄生容量のために突き抜は電圧が発生
するが、ゲートパルスの方向とソース信号の極性が反対
のため、第2図のように液晶にはより大きな負の電圧が
印加される。その後TPTがOFFの期間はTPTパネ
ルの電圧保持特性により一定の電圧であったりあるいは
徐々に減少したりする。この時PチャンネルのTPTは
充分大きな負のしきい値を持っているのでOFFのまま
であり、駆動になんの影響も与えない。
[Function] The drive waveform as shown in FIG. 1 according to the present invention is applied to N-channel TPT and P for one display pixel electrode as shown in FIG.
Apply the drive waveform as shown in Figure 6 to a TPT element configured by connecting channel TPTs in parallel, or apply the drive waveform as shown in Figure 6 to N-channel and P-channel TPT elements driven by separate gate lines as shown in Figure 5. When applied, the N-channel TPT is turned on by a positive gate pulse, and a negative signal enters the drain electrode from the source line. Then the gate closes
At the moment the PT is turned OFF, a voltage is generated due to the parasitic capacitance between the gate and drain of the N-channel TPT, but since the direction of the gate pulse and the polarity of the source signal are opposite, the voltage is generated as shown in Figure 2. A larger negative voltage is applied to the liquid crystal. After that, during the period when the TPT is OFF, the voltage is constant or gradually decreases depending on the voltage holding characteristics of the TPT panel. At this time, since the P channel TPT has a sufficiently large negative threshold value, it remains OFF and has no effect on driving.

次に、次のフレームで負のゲートパルスが印加されると
、今度はPチャンネルのTPTがONと゛なりソースラ
インから正の信号がドレイン電極へ入る。その後ゲート
が閉じTPTがOFFとなった瞬間にはやはりPチャン
ネルTPTのゲート・ドレイン間の寄生容量のために突
き抜は電圧が発生するがその方向は正のゲートパルスの
時と対称となり、液晶に印加される電圧は第2図のよう
により大きな正の電圧が印加される。その後TPTがO
FFの期間はTPTパネルの電圧保持特性により一定の
電圧であったりあるいは徐々に減少したりする。
Next, when a negative gate pulse is applied in the next frame, the P-channel TPT is turned ON and a positive signal enters the drain electrode from the source line. After that, at the moment when the gate closes and the TPT turns OFF, a punch-through voltage is generated due to the parasitic capacitance between the gate and drain of the P-channel TPT, but its direction is symmetrical to that of the positive gate pulse, and the liquid crystal As shown in FIG. 2, a larger positive voltage is applied. After that, TPT is O
During the FF period, the voltage is constant or gradually decreases depending on the voltage holding characteristics of the TPT panel.

このときNチャンネルのTPTは充分大きな正のしきい
値を持っているためOFFのままであり、はやり駆動に
はなんの影響も与えない。
At this time, since the N-channel TPT has a sufficiently large positive threshold value, it remains OFF and has no effect on the speed drive.

このような駆動を行うと第2図から解るように液晶に印
加される電圧には直流成分が発生しない。また、ソース
電極にゲートパルスの極性と同じ極性の信号電圧を印加
する従来の駆動方法では、確かに直流電圧は印加されな
いが第12図のように液晶に印加される電圧が減少して
しまうのに対して、本発明では電圧が減少しないばかり
かむしろ増加させることもできる。
When such driving is performed, no DC component is generated in the voltage applied to the liquid crystal, as can be seen from FIG. Furthermore, in the conventional driving method in which a signal voltage of the same polarity as the gate pulse is applied to the source electrode, no direct current voltage is applied, but the voltage applied to the liquid crystal decreases as shown in Figure 12. On the other hand, in the present invention, the voltage is not only not reduced but can even be increased.

[実施例] 実施例1 ガラス基板(旭硝子社製rANガラスJ上に非晶質シリ
コン層を形成し、イオン注入によるセルファライン方式
により、第10図に示すような1組のNチャンネルとP
チャンネルのTPTを複数作成し、アクティブマトリッ
クス基板を完成させた。
[Example] Example 1 An amorphous silicon layer was formed on a glass substrate (rAN glass J manufactured by Asahi Glass Co., Ltd., and a set of N-channel and P-channels as shown in FIG. 10 was formed using the self-line method using ion implantation.
Multiple channel TPTs were created to complete the active matrix substrate.

万別のガラス基板上にカラーフィルタ、保護膜を形成し
、ITOをスパッタリングによって堆積したものを対向
基板とした。
A color filter and a protective film were formed on different glass substrates, and ITO was deposited by sputtering to serve as a counter substrate.

上述した2種類の基板に配向処理を施し、スペーサーを
介して張り合わせてセルとし、このセルに液晶を充填し
た。セルギャップは5μmとした。
The above-mentioned two types of substrates were subjected to an alignment treatment and pasted together with a spacer interposed therebetween to form a cell, and this cell was filled with liquid crystal. The cell gap was 5 μm.

次にパルスジェネレーターにより、第1図に示すような
正と負の極性を持ったゲートパルス発生させ、このセル
に印加した。コモン電位を中心としたゲートパルスの絶
対値はそれぞれ20 、Vとし、第1図に示すようにソ
ース信号電圧としではゲートパルスと反対の極性の電圧
をソース電極に印加した。
Next, a gate pulse with positive and negative polarities as shown in FIG. 1 was generated using a pulse generator and applied to this cell. The absolute value of each gate pulse centered on the common potential was 20 V, and as shown in FIG. 1, a voltage with the opposite polarity to the gate pulse was applied to the source electrode as the source signal voltage.

そして次にその電気光学特性の測定及び信頼性試験を実
施した。まず液晶の劣化については、1000時間の連
続通電試験をしても、液晶を書き込むためのしきい値電
圧が通電試験前の値とほとんど変化しておらず、また目
視的にも電極劣化等の不良モードが認められなかった。
Next, the electro-optical characteristics were measured and reliability tests were conducted. First of all, regarding the deterioration of the liquid crystal, even after 1000 hours of continuous current testing, the threshold voltage for writing to the liquid crystal hardly changed from the value before the current testing, and it was also visually observed that there was no electrode deterioration. No failure mode was recognized.

次に焼き付は現象については、2時間、4時間、12時
間、24時間、72時間と連続で同じパターンを通電し
、その後表示パターンを変えても、前のパターンが全く
残らなかった。
Next, regarding the phenomenon of burn-in, even if the same pattern of electricity was applied continuously for 2 hours, 4 hours, 12 hours, 24 hours, and 72 hours, and then the display pattern was changed, the previous pattern did not remain at all.

次にフリッカ−については、12時間および24時間の
通電試験をした後でも目視的には全く認められず、また
スペクトルアナライザーが解析してもフリッカ−が発生
するような周波数成分は全く認められなかった。
Next, regarding flicker, even after 12- and 24-hour power tests, no visible flicker was observed, and even when analyzed using a spectrum analyzer, no frequency components that would cause flicker were observed. Ta.

また信号電圧の大きさも、従来の第12図の駆動法の場
合には突き抜は電圧の影響で液晶に印加される電圧が実
質的に減少するため、より大きな値が必要であったが、
本発明ではスタティク駆動の場合とほぼ同じ電圧で駆動
できることが解った。
Furthermore, in the case of the conventional driving method shown in FIG. 12, the magnitude of the signal voltage required a larger value because the voltage applied to the liquid crystal substantially decreases due to the effect of the punching voltage.
It has been found that the present invention allows driving with approximately the same voltage as in static driving.

実施例2 次に、第5図のように1画素に付き1個づつのNチャン
ネルTPTとPチャンネルT F rをそれぞれ別々の
ゲートパルスで駆動するTPT素子を、実施例1と同じ
ようにイオン注入によるセルファライン方式により作成
した。
Example 2 Next, as shown in Example 1, a TPT element in which one N-channel TPT and one P-channel T F r are driven per pixel with separate gate pulses is ionized in the same manner as in Example 1. It was created using the self-injection method.

次にこのTPT素子に、パルスジェネレータより、第6
図に示すようにそれぞれのゲート電圧が正と負の極性を
持ったゲートパルス発生させ、印加した。ゲートパルス
の絶対値はそれぞれ20Vであり、ソース信号電圧とし
てはゲートパルスと反対の極性の電圧をソース電極に印
加した。
Next, a sixth pulse generator is applied to this TPT element by a pulse generator.
As shown in the figure, gate pulses with positive and negative polarities were generated and applied. The absolute value of each gate pulse was 20 V, and a voltage with a polarity opposite to that of the gate pulse was applied to the source electrode as the source signal voltage.

次に実施例1と同じように、その電気光学特性の測定お
よび信頼性試験を行ったが、実施例1と同様液晶の劣化
、焼付け、フリッカ−等の不良モードは発生しなかった
Next, in the same manner as in Example 1, the electro-optical characteristics were measured and reliability tests were conducted, but as in Example 1, no failure modes such as liquid crystal deterioration, burn-in, or flicker occurred.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明に依れば、ゲート・ドレイン間の寄
生容量による突き抜は電圧が対称となるため液晶に直流
成分が印加されない上、突き抜は電圧による電圧の減少
を防いだり、寄生容量が大きいTPTでは、むしろ信号
電圧よりも大きな電圧が印加されることになる。このた
め、いままで電圧の非対称のために発生していた液晶の
劣化、焼付は及びフリッカ−等の様々な不良モードを完
全になくすことができる上、駆動電圧の低減が図れる等
の効果が認められる。
As described above, according to the present invention, when punching is caused by parasitic capacitance between the gate and drain, the voltage is symmetrical, so no direct current component is applied to the liquid crystal, and punching prevents the voltage from decreasing due to the voltage and prevents the parasitic In a TPT with a large capacity, a voltage larger than the signal voltage will be applied. As a result, it is possible to completely eliminate various failure modes such as liquid crystal deterioration, burn-in, and flicker that have conventionally occurred due to voltage asymmetry, and it has been recognized that the driving voltage can be reduced. It will be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明にかかる駆動波形を示す電圧波形図 第2図は、本発明にかかる駆動波形により液晶に印加さ
れる電圧波形図 第3図は本発明にかかる駆動波形を示す電圧波形であっ
て、第1図とは別の態様のものの電圧波形図 第4図は1画素当り2組以上のNチャンネルTPTとP
チャンネルTPTで構成された本発明にかかる回路構成
図 第5図は1画素当り1組のNチャンネルTPTとPチャ
ンネルTPTで構成しそれぞれのゲートを別々のパルス
で駆動する本発明にががる回路構成図 第6図は第5図に示すTPT素子を駆動するゲートパル
スおよびソース電圧の本発明にががる電圧波形図 第7図は、従来のTPTの回路構成図 第8図は第7図に示す従来のTPTを駆動するための電
圧波形図 第9図は第7図に示す従来の回路構成及び従来のゲート
パルスにより液晶セルに印加される電圧波形図 第1O図は本発明にががる1画素当り1個のNチャンネ
ルTPTとPチャンネルTPTで構成されたTFTの回
路構成図 第11図は第1θ図のTPTを駆動するどき1こ用いる
従来の駆動波形図 第12図は第11図の従来の駆動波形による液晶に印加
される電圧波形図 1:ゲート電圧 2:ソース信号電圧 3:コモン電位 第 図 拓 1g 拓 1゜ 劃 拓 /1 図 躬 図
FIG. 1 is a voltage waveform diagram showing a driving waveform according to the present invention. FIG. 2 is a voltage waveform diagram applied to the liquid crystal by a driving waveform according to the present invention. FIG. 3 is a voltage waveform diagram showing a driving waveform according to the present invention. FIG. 4 is a voltage waveform diagram of a different aspect from that shown in FIG. 1, in which two or more sets of N-channel TPT and P
A circuit configuration diagram according to the present invention configured with channel TPTs Figure 5 shows a circuit according to the present invention configured with one set of N-channel TPT and P-channel TPT per pixel, and each gate is driven with a separate pulse. 6 is a voltage waveform diagram according to the present invention of the gate pulse and source voltage that drive the TPT element shown in FIG. 5. FIG. 7 is a circuit diagram of a conventional TPT. FIG. 9 is a voltage waveform diagram for driving the conventional TPT shown in FIG. 7, and a voltage waveform diagram applied to the liquid crystal cell by the conventional circuit configuration shown in FIG. Figure 11 is a circuit diagram of a TFT consisting of one N-channel TPT and one P-channel TPT per pixel. Voltage waveform applied to the liquid crystal according to the conventional drive waveform shown in the figure.Figure 1: Gate voltage 2: Source signal voltage 3: Common potential

Claims (1)

【特許請求の範囲】 1)絶縁性基板上に、行列状に電極を交差配列し、該電
極の交差部分近傍に能動素子を配置したアクティブマト
リックス基板と、透明電極を有する対向基板との間に液
晶が充填されたアクティブマトリックス型液晶表示素子
において、能動素子部分が少なくとも1組の並列接続さ
れたNチャンネルトランジスターとPチャンネルトラン
ジスターからなり、これらのトランジスターのソース電
極に印加されるソース信号電圧がコモン電位に対し直流
成分がほとんどなく、正負対称である交番電圧であり、
かつ該ソース信号電圧がゲートパルス電圧と逆極性とし
たことを特徴とするアクティブマトリックス型液晶表示
素子の駆動方法。 2)トランジスターが薄膜トランジスターであることを
特徴とする請求項(1)記載のアクティブマトリックス
型液晶表示素子の駆動方法。 3)請求項(1)又は請求項(2)に記載された駆動方
法を使用した液晶表示装置。
[Scope of Claims] 1) An active matrix substrate in which electrodes are arranged in a cross-sectional manner in rows and columns on an insulating substrate, and active elements are arranged near the intersections of the electrodes, and a counter substrate having transparent electrodes. In an active matrix type liquid crystal display element filled with liquid crystal, the active element part consists of at least one set of N-channel transistor and P-channel transistor connected in parallel, and the source signal voltage applied to the source electrodes of these transistors is common. It is an alternating voltage with almost no direct current component relative to the potential, and is symmetrical in positive and negative.
A method for driving an active matrix liquid crystal display element, characterized in that the source signal voltage has a polarity opposite to that of the gate pulse voltage. 2) The method for driving an active matrix liquid crystal display element according to claim 1, wherein the transistor is a thin film transistor. 3) A liquid crystal display device using the driving method according to claim (1) or claim (2).
JP13972490A 1990-05-31 1990-05-31 Active matrix type liquid crystal display device and driving method thereof Expired - Fee Related JP2861266B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13972490A JP2861266B2 (en) 1990-05-31 1990-05-31 Active matrix type liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13972490A JP2861266B2 (en) 1990-05-31 1990-05-31 Active matrix type liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH0434412A true JPH0434412A (en) 1992-02-05
JP2861266B2 JP2861266B2 (en) 1999-02-24

Family

ID=15251921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13972490A Expired - Fee Related JP2861266B2 (en) 1990-05-31 1990-05-31 Active matrix type liquid crystal display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP2861266B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667624A (en) * 1991-07-25 1994-03-11 Semiconductor Energy Lab Co Ltd Image display method for electrooptic device
KR100227692B1 (en) * 1995-09-06 1999-11-01 니시무로 타이죠 Lcd and its fabrication method
KR100252650B1 (en) * 1997-04-12 2000-05-01 구본준 Liquid crystal display device
WO2020054858A1 (en) * 2018-09-13 2020-03-19 日本精工株式会社 Spindle device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667624A (en) * 1991-07-25 1994-03-11 Semiconductor Energy Lab Co Ltd Image display method for electrooptic device
KR100227692B1 (en) * 1995-09-06 1999-11-01 니시무로 타이죠 Lcd and its fabrication method
KR100252650B1 (en) * 1997-04-12 2000-05-01 구본준 Liquid crystal display device
WO2020054858A1 (en) * 2018-09-13 2020-03-19 日本精工株式会社 Spindle device

Also Published As

Publication number Publication date
JP2861266B2 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
EP0524766B1 (en) Liquid crystal display device
USRE37906E1 (en) Display device and method of driving such a device
US8411003B2 (en) Liquid crystal display and methods of driving same
US20060208985A1 (en) Liquid crystal display device and operating method thereof
KR100284948B1 (en) Active Matrix Liquid Crystal Display
US6005543A (en) Liquid crystal display device and method of driving the same
JP3292520B2 (en) Liquid crystal display
KR960014824B1 (en) Active matrix liquid crystal display apparatus
JP3361040B2 (en) Liquid crystal display device
KR101278003B1 (en) Liquid crystal display pannel and driving method thereof
JP3054913B2 (en) Active matrix liquid crystal display
JPH0434412A (en) Method for driving active matrix type liquid crystal display element and active matrix type liquid crystal display element
KR100218041B1 (en) Liquid crystal display element and driving method of liquid crystal display element
JP3213072B2 (en) Liquid crystal display
JP2637835B2 (en) Active matrix display device and control method thereof
JPH05107555A (en) Active matrix type liquid crystal display device
JPH05249499A (en) Driving method for liquid crystal display panel
JPH05119742A (en) Liquid crystal panel driving method
JPH0363623A (en) Driving method for liquid crystal display device
JPH05110100A (en) Active matrix type liquid crystal display device
JPH03287235A (en) Active matrix type liquid crystal display element
JPH045633A (en) Active matrix type liquid crystal display element
JPH06118910A (en) Method for driving liquid crystal display device
JP3470459B2 (en) Active matrix type liquid crystal display device and driving method thereof
KR100879214B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees