JPH04324284A - Memory dimmer - Google Patents

Memory dimmer

Info

Publication number
JPH04324284A
JPH04324284A JP3092452A JP9245291A JPH04324284A JP H04324284 A JPH04324284 A JP H04324284A JP 3092452 A JP3092452 A JP 3092452A JP 9245291 A JP9245291 A JP 9245291A JP H04324284 A JPH04324284 A JP H04324284A
Authority
JP
Japan
Prior art keywords
scene
time
dimming control
memory
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3092452A
Other languages
Japanese (ja)
Inventor
Toshio Murakami
利夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3092452A priority Critical patent/JPH04324284A/en
Publication of JPH04324284A publication Critical patent/JPH04324284A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Abstract

PURPOSE:To decrease a time error when dimming control of a plurality of scenes is repeatedly performed. CONSTITUTION:Data A1,..., An of illumination levels for representing brightness of an illuminating lamp 11 are stored in a scene data memory 12. Fading times T11,..., Tn1 and holding times T12,..., Tn2 are set in a time data memory 13. A total sum of the fading and duration times is preset to a time control circuit 18. A control circuit 14 reads a memory content of the scene data memory 12 and the time data memory 13 given to an arithmetic circuit 15 to control the illuminating lamp 11 dimmed. The time control circuit 18 counts down a clock signal from a clock circuit 16 to give an interruption signal to a CPU 41 when a count value becomes 0. In the CPU 41, dimming control from the first scene is repeated in response to the interruption signal.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、舞台などの照明の明る
さを制御する装置、特に予め設定される複数シーン分の
照明の明るさを、シーン毎に繰返して再生する記憶調光
装置に関する。
[Field of Industrial Application] The present invention relates to a device for controlling the brightness of lighting on a stage or the like, and more particularly to a storage dimming device that repeatedly reproduces preset lighting brightness for multiple scenes for each scene. .

【0002】0002

【従来の技術】図7は、従来からの記憶調光装置の構成
を示すブロック図である。照明灯1の明るさのデータA
1,A2,・・・,Anは、予めシーンデータメモリ2
に設定される。照明灯1の明るさを、各データA1,A
2,・・・,Anに変化させるフェード時間T11,T
21,・・・,Tn1は、各シーンにおける持続時間T
12,T22,・・・,Tn2とともに、時間データメ
モリ3に予め設定される。シーンデータメモリ2および
時間データメモリ3に記憶されている内容は、制御回路
4によって順次的に読出され、演算回路5によって演算
される。演算回路5は、クロック回路6からのクロック
信号に従って、照明灯1の明るさを、次のシーンの明る
さになるようにフェード演算を行う。演算回路5におけ
る演算結果は、調光器7に与えられる。調光器7は、演
算回路5から与えられる明るさとなるように照明灯1を
駆動する。
2. Description of the Related Art FIG. 7 is a block diagram showing the configuration of a conventional storage dimming device. Brightness data A of lighting lamp 1
1, A2, ..., An are stored in the scene data memory 2 in advance.
is set to The brightness of lighting lamp 1 is determined by each data A1, A
2, ..., An fade time T11, T
21,...,Tn1 is the duration T in each scene
12, T22, . . . , Tn2 are preset in the time data memory 3. The contents stored in the scene data memory 2 and the time data memory 3 are sequentially read out by the control circuit 4 and are calculated by the calculation circuit 5. The arithmetic circuit 5 performs a fade operation on the brightness of the illumination lamp 1 according to the clock signal from the clock circuit 6 so that it becomes the brightness of the next scene. The calculation result in the calculation circuit 5 is given to the dimmer 7. The dimmer 7 drives the illumination lamp 1 to achieve the brightness given by the arithmetic circuit 5.

【0003】図8は、図7図示の制御回路4の動作を説
明するためのフローチャートである。ステップa1にお
いて、演算回路5内に設けられる現シーンバッファに、
シーンデータメモリ2から新しい現シーンデータをセッ
トする。次にステップa2において、演算回路5の次シ
ーンバッファにシーンデータメモリ2から、新しい次シ
ーンデータを読出してセットする。次にステップa3で
は、時間データメモリ3から、現シーンと次シーン間の
フェード時間、および次シーンの持続時間を演算回路5
内の時間データバッファに入れる。このようにして、演
算回路5がフェード制御のための演算を行う準備が完了
する。
FIG. 8 is a flow chart for explaining the operation of the control circuit 4 shown in FIG. In step a1, in the current scene buffer provided in the arithmetic circuit 5,
Set new current scene data from the scene data memory 2. Next, in step a2, new next scene data is read from the scene data memory 2 and set in the next scene buffer of the arithmetic circuit 5. Next, in step a3, the calculation circuit 5 calculates the fade time between the current scene and the next scene and the duration of the next scene from the time data memory 3.
time into the data buffer. In this way, preparations for the calculation circuit 5 to perform calculations for fade control are completed.

【0004】次にステップa4において、演算回路5か
ら終了信号が来たか否かが判断される。終了信号は、現
シーンから次シーンへのフェード制御が終了し、さらに
持続時間が経過したときに発生される。ステップa4で
は、終了信号が来るまで待期し、終了信号が来たときに
は再びステップa1からの動作を繰返す。
Next, in step a4, it is determined whether or not a termination signal has been received from the arithmetic circuit 5. The end signal is generated when the fade control from the current scene to the next scene ends and the duration time has elapsed. In step a4, the process waits until the end signal arrives, and when the end signal comes, the operation from step a1 is repeated again.

【0005】図7図示のような記憶調光装置によれば、
図9に示すような調光制御を自動的に行うことができる
。制御回路4は、シーンデータメモリ12および時間デ
ータメモリ13から、最後のシーンに対応する記憶内容
An;Tn1,Tn2を読出して調光制御した後では、
最初のシーンに対応する記憶内容A1;T11,T12
を読出して、最初のシーンから繰返して調光制御を行う
ように制御する。
According to the storage dimming device as shown in FIG.
Light control as shown in FIG. 9 can be performed automatically. After the control circuit 4 reads out the memory contents An;Tn1, Tn2 corresponding to the last scene from the scene data memory 12 and the time data memory 13 and performs dimming control,
Memory contents corresponding to the first scene A1; T11, T12
is read out, and the dimming control is performed repeatedly from the first scene.

【0006】図7図示の演算回路5は、クロック回路6
からのクロック信号を計数しながら、図9に示すような
照明レベルの演算を行う。この演算の過程で、経過時間
に僅かながらも誤差を生じる。すべてのシーンを調光制
御していく過程で、誤差時間は累積し、増大していく。 この結果、たとえば照明と音楽を、最初は同時にスター
トして演出するような場合に、シーンが進行するに従っ
て、音楽と照明の変化とのずれが大きくなること意味す
る。何回も繰返して演出を行うようなときは、照明と音
楽とは、ずれによって全くタイミングが合わなくなると
いう事態にもなり得る。
The arithmetic circuit 5 shown in FIG.
The illumination level is calculated as shown in FIG. 9 while counting the clock signals from the controller. In the process of this calculation, a slight error occurs in the elapsed time. In the process of controlling dimming for all scenes, the error time accumulates and increases. As a result, this means that, for example, when lighting and music are initially started at the same time and produced, as the scene progresses, the difference between the changes in the music and the lighting becomes larger. When a performance is repeated many times, the timing of the lighting and music may not match at all due to discrepancies.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、繰返
して調光制御を行っても、時間誤差を少なくすることが
できる記憶調光装置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a storage dimming device that can reduce time errors even when dimming control is performed repeatedly.

【0008】[0008]

【課題を解決するための手段】本発明は、照明負荷と、
照明負荷の明るさを表す複数シーン分のデータと、各シ
ーン間を移行するフェード制御時間と、各シーン毎の持
続時間とを記憶するメモリと、予め定める順序で最初の
シーンから最後のシーンまで、メモリからシーン毎の明
るさを表すデータ、フェード時間および持続時間を含む
記憶内容を読出し、フェード時間に従って照明負荷がデ
ータに従う明るさに移行するように調光制御し、フェー
ド時間経過後に、前記持続時間だけ前記データに従う明
るさで照明負荷を調光制御し、持続時間経過後、メモリ
から次のシーンに対する記憶内容を読出して調光制御し
、最後のシーンの調光制御が終了した後は最初のシーン
からの調光制御を繰返す調光制御手段と、最初のシーン
に対する調光制御開始時から、調光制御の経過時間を計
時し、経過時間がメモリに記憶してある最初のシーンか
ら最後のシーンまでのフェード時間および持続時間の総
和に達したとき、調光制御手段が最初のシーンから調光
制御を開始するように制御する時間管理手段とを含むこ
とを特徴とする記憶調光装置である。
[Means for Solving the Problems] The present invention provides a lighting load;
A memory that stores data for multiple scenes representing the brightness of the lighting load, the fade control time for transitioning between each scene, and the duration of each scene, and from the first scene to the last scene in a predetermined order. , reads the stored contents including the data representing the brightness of each scene, the fade time and the duration from the memory, controls the dimming so that the lighting load shifts to the brightness according to the data according to the fade time, and after the fade time has elapsed, the above-mentioned The lighting load is dimmed and controlled at a brightness according to the data for the duration, and after the duration elapses, the stored contents for the next scene are read from the memory and dimmed, and after the dimming control for the last scene is completed. A dimming control means repeats the dimming control from the first scene, and measures the elapsed time of the dimming control from the start of the dimming control for the first scene, and the elapsed time is stored in the memory from the first scene. and a time management means for controlling the dimming control means to start dimming control from the first scene when the sum of the fade time and duration up to the last scene is reached. It is a device.

【0009】[0009]

【作用】本発明に従えば、メモリには、照明負荷の明る
さを表す複数シーン分のデータと、各シーン間を移行す
るフェード時間と、各シーン毎の持続時間とを記憶する
。調光制御手段は、予め定める順序で、最初のシーンか
ら最後のシーンまで、メモリから記憶内容を読出して照
明負荷の明るさを制御する。調光制御手段は、最後のシ
ーンまでの調光制御が終了すると、最初のシーンからの
調光制御を繰返す。時間管理手段は、最初のシーンに対
する調光制御開始時から、調光制御の経過時間を計時す
る。経過時間が、フェード時間および継続時間の総和に
達したとき、時間管理手段は、調光制御手段が最初のシ
ーンから調光制御を開始するように制御する。このよう
にして、シーン毎の調光制御を繰返しても、時間誤差が
増大するのを防止することができる。
According to the present invention, the memory stores data for a plurality of scenes representing the brightness of the lighting load, the fade time for transition between each scene, and the duration for each scene. The dimming control means reads the stored contents from the memory from the first scene to the last scene in a predetermined order and controls the brightness of the lighting load. After completing the dimming control up to the last scene, the dimming control means repeats the dimming control from the first scene. The time management means measures the elapsed time of the dimming control from the start of the dimming control for the first scene. When the elapsed time reaches the sum of the fade time and the duration time, the time management means controls the dimming control means to start dimming control from the first scene. In this way, even if the dimming control is repeated for each scene, it is possible to prevent the time error from increasing.

【0010】0010

【実施例】図1は、本発明の一実施例の電気的構成を示
すブロック図である。照明負荷である白熱電灯などの照
明灯11の明るさである照明レベルを表すデータA1,
A2,A3,・・・,Anは、複数シーン分、シーンデ
ータメモリ12に予め設定される。時間データメモリ1
3には、各シーン毎に、各シーンに移行するフェード時
間T11,T21,T31,・・・,Tn1と、フェー
ド制御終了後に各シーンを持続させる持続時間T12,
T22,T32,・・・,Tn2が予め設定される。シ
ーンデータメモリ12および時間データメモリ13の記
憶内容は、制御回路14によってシーン毎に読出され、
演算回路15に与えられる。演算回路15は、クロック
回路16からのクロック信号に従って、時間経過に伴う
照明灯11の照明レベルを演算し、調光器17に与える
。調光器17は、位相制御を行いながら照明灯11を駆
動し、明るさを制御する。時間管理回路18は、時間デ
ータメモリ13に設定されるフェード時間T11,T2
1,T31,・・・,Tn1と、持続時間T12,T2
2,T32,・・・,Tn2の総和と、最初のシーンの
調光制御開始時からの経過時間とを比較し、経過時間が
総和時間に達すると制御回路信号を与える。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the electrical configuration of an embodiment of the present invention. Data A1 representing the illumination level, which is the brightness of the illumination light 11 such as an incandescent lamp, which is the illumination load;
A2, A3, . . . , An are set in advance in the scene data memory 12 for a plurality of scenes. Time data memory 1
3 includes, for each scene, fade times T11, T21, T31, ..., Tn1 for transitioning to each scene, and a duration T12 for continuing each scene after the end of fade control.
T22, T32, . . . , Tn2 are set in advance. The stored contents of the scene data memory 12 and the time data memory 13 are read out for each scene by the control circuit 14.
The signal is applied to the arithmetic circuit 15. The arithmetic circuit 15 calculates the illumination level of the illumination lamp 11 over time according to the clock signal from the clock circuit 16, and provides it to the dimmer 17. The dimmer 17 drives the illumination lamp 11 while performing phase control to control brightness. The time management circuit 18 has fade times T11 and T2 set in the time data memory 13.
1, T31,..., Tn1 and duration T12, T2
2, T32, . . . , Tn2 and the elapsed time from the start of dimming control for the first scene, and when the elapsed time reaches the total time, a control circuit signal is given.

【0011】制御回路14には、マイクロコンピュータ
などで実現される中央処理ユニット(以下「CPU」と
略称する)41と、CPU41の動作のためのプログラ
ムがストアされているプログラムメモリ42が含まれる
。時間管理回路18からの信号は、CPU41に割込み
信号として与えられる。
The control circuit 14 includes a central processing unit (hereinafter abbreviated as "CPU") 41 implemented by a microcomputer or the like, and a program memory 42 in which programs for the operation of the CPU 41 are stored. A signal from the time management circuit 18 is given to the CPU 41 as an interrupt signal.

【0012】演算回路15には、マイクロコンピュータ
などによって実現されるCPU51と、CPU51の動
作のためのプログラムがストアされ、ワークエリアなど
が設けられるメモリ52が含まれる。演算回路15には
、さらに、デジタル/アナログ変換回路(以下「D/A
」と略称する)53、現シーンバッファ54、次シーン
バッファ55、時間データバッファ56、インタフェイ
ス回路(以下「I/O」と略称する)57およびカウン
タ58が含まれる。
The arithmetic circuit 15 includes a CPU 51 implemented by a microcomputer or the like, and a memory 52 in which programs for the operation of the CPU 51 are stored and a work area and the like are provided. The arithmetic circuit 15 further includes a digital/analog conversion circuit (hereinafter referred to as "D/A").
) 53, a current scene buffer 54, a next scene buffer 55, a time data buffer 56, an interface circuit (hereinafter abbreviated as "I/O") 57, and a counter 58.

【0013】図2は、時間管理回路18の構成を示すブ
ロック図である。時間管理回路18には、プリセット可
能なダウンカウンタ61が含まれる。図1図示のCPU
41は、時間データメモリ13の記憶内容を読出し、フ
ェード時間T11,T21,T31,・・・,Tn1お
よび持続時間T12,T22,T32,・・・,Tn2
の総和を計算し、プリセットデータとしてダウンカウン
タ61にプリセットする。ダウンカウンタ61はクロッ
ク回路6からのクロック信号をダウンカウントし、計数
値が0になると制御回路15のCPU41へ割込み信号
を導出する。
FIG. 2 is a block diagram showing the configuration of the time management circuit 18. The time management circuit 18 includes a presettable down counter 61. CPU shown in Figure 1
41 reads the stored contents of the time data memory 13 and calculates the fade times T11, T21, T31,..., Tn1 and the duration T12, T22, T32,..., Tn2.
The total sum is calculated and preset in the down counter 61 as preset data. The down counter 61 counts down the clock signal from the clock circuit 6, and when the count value reaches 0, outputs an interrupt signal to the CPU 41 of the control circuit 15.

【0014】制御回路14の動作は、図3に示すように
行われる。ステップb1からスタートし、ステップb2
において時間データメモリ13から、記憶してある最後
のシーンまでの時間データを読出して加算する。次にス
テップb3において、加算した時間データを、時間管理
回路18へプリセットする。
The operation of the control circuit 14 is performed as shown in FIG. Start from step b1, step b2
In the step, the stored time data up to the last scene is read out from the time data memory 13 and added. Next, in step b3, the added time data is preset into the time management circuit 18.

【0015】次にステップb4において、演算回路15
の現シーンバッファ54に、シーンデータメモリ12か
ら新しい現シーンデータを読出してセットする。最初の
シーンから調光制御を開始するときは、照明レベルがす
べて0である暗転状態とする。中間のシーンについては
、それまで次シーンとして調光制御をしていたシーンの
データをセットする。次にステップb5において、演算
回路15の次シーンバッファ55に、シーンデータメモ
リ12から、現シーンの次のシーンのデータを読出して
セットする。ステップb4において、現シーンとして、
最後のシーンのデータをセットしたときは、次シーンと
しては、暗転シーンをセットする。最終シーンから最初
のシーンへ暗転シーンを経ないで直接移行するときは、
次シーンとして最初のシーンのデータをセットすればよ
いことは勿論である。次にステップb6で、時間データ
メモリ13から、次シーンへのフェード時間を読出して
、演算回路15の時間データバッファ56にセットする
Next, in step b4, the arithmetic circuit 15
The new current scene data is read from the scene data memory 12 and set in the current scene buffer 54 of When starting dimming control from the first scene, a dark state is set in which all illumination levels are 0. For intermediate scenes, the data for the scene that was previously subject to dimming control as the next scene is set. Next, in step b5, data for the scene next to the current scene is read from the scene data memory 12 and set in the next scene buffer 55 of the arithmetic circuit 15. In step b4, as the current scene,
When the data for the last scene is set, a blackout scene is set as the next scene. When transitioning directly from the final scene to the first scene without going through a blackout scene,
Of course, it is sufficient to set the data of the first scene as the next scene. Next, in step b6, the fade time to the next scene is read from the time data memory 13 and set in the time data buffer 56 of the arithmetic circuit 15.

【0016】演算回路15は、現シーンバッファ54、
次シーンバッファ55および時間データバッファ56に
セットされたデータに基づいて、次の数1の式で表され
るフェード演算を行い、その演算結果として照明レベル
を表す信号をD/A53から導出する。
The arithmetic circuit 15 includes a current scene buffer 54,
Based on the data set in the next scene buffer 55 and the time data buffer 56, a fade operation expressed by the following equation 1 is performed, and a signal representing the illumination level is derived from the D/A 53 as the result of the operation.

【0017】[0017]

【数1】Y=(A2−A1)X/T1+A1ここで、Y
は照明レベル、A1は現シーンバッファ54のストア内
容、A2は、次シーンバッファ55のストア内容、Xは
カウンタ58の計数値、T1は時間データバッファ56
のストア内容を表す。
[Equation 1] Y=(A2-A1)X/T1+A1 Here, Y
is the illumination level, A1 is the content stored in the current scene buffer 54, A2 is the content stored in the next scene buffer 55, X is the count value of the counter 58, and T1 is the time data buffer 56.
represents the store contents.

【0018】演算回路15の動作は、図4に従って行わ
れる。ステップc1において、制御回路14から現シー
ン、次シーンと、時間データのバッファに新しいデータ
がセットされるのを待つ。新しいデータがセットされる
と、ステップc2に移り、カウンタ58の計数値Xを読
む。次にステップc3において、前述の数1の式に従っ
て出力値Yを演算して、D/A53から導出する。次に
ステップc4において、出力値Yが次シーンバッファの
ストア内容であるA2のレベルに達したか否かが判断さ
れる。このレベルに達していないときはステップc2以
下の動作を繰返す。
The operation of the arithmetic circuit 15 is performed according to FIG. In step c1, the control circuit 14 waits for new data to be set in the current scene, next scene, and time data buffer. When new data is set, the process moves to step c2 and the count value X of the counter 58 is read. Next, in step c3, the output value Y is calculated according to the above equation 1 and derived from the D/A 53. Next, in step c4, it is determined whether the output value Y has reached the level of A2, which is the content stored in the next scene buffer. If this level has not been reached, the operations from step c2 onwards are repeated.

【0019】ステップc4で、出力値Yが次シーンバッ
ファ55のストア内容A2に達したと判断されると、カ
ウンタ58は、持続時間T2を計数するようにリセット
される。次にステップc5においては、カウンタの値X
を読む。次にステップc6で、経過時間であるカウンタ
の値Xが、持続時間T2に達しているか否かが判断され
る。持続時間T2に達するまでステップc5およびステ
ップc6を繰返す。経過時間Xが持続時間T2に達する
と、再びステップc1以下の動作が繰返される。
At step c4, when it is determined that the output value Y has reached the stored content A2 of the next scene buffer 55, the counter 58 is reset to count the duration T2. Next, in step c5, the counter value
I Read. Next, in step c6, it is determined whether the counter value X, which is the elapsed time, has reached the duration T2. Steps c5 and c6 are repeated until the duration T2 is reached. When the elapsed time X reaches the duration T2, the operations from step c1 onwards are repeated again.

【0020】図4に示すような動作によって、図5に示
すように、現シーンであるシーン1から次シーンである
シーン2まで、フェード時間T1で照明レベルA1から
A2まで移行し、持続時間T2で照明レベルA2の状態
が持続する制御が行われる。
By the operation shown in FIG. 4, as shown in FIG. 5, from the current scene, Scene 1, to the next scene, Scene 2, the illumination level changes from A1 to A2 with a fade time of T1, and a duration of T2. Control is performed to maintain the state of illumination level A2.

【0021】しかしながら、図4に示すような演算回路
15の動作においては、フェード時間T1の終了後、ス
テップc4で、出力値Yがシーン2の照明レベルA2に
なるか否かで判断している。このため、デジタル計算処
理に伴うまるめ誤差になどによって、時間的には誤差が
生じ得る。一方、フェード時間T1の経過を、カウンタ
58の計数値Xで判断するようにすると、照明レベルが
A2とは異なってしまう可能性がある。
However, in the operation of the arithmetic circuit 15 as shown in FIG. 4, after the end of the fade time T1, it is determined in step c4 whether the output value Y reaches the illumination level A2 of the scene 2. . Therefore, errors may occur in time due to rounding errors associated with digital calculation processing. On the other hand, if the elapse of the fade time T1 is determined by the count value X of the counter 58, there is a possibility that the illumination level will be different from A2.

【0022】本実施例においては、時間管理回路18に
よって、図3のステップb8〜ステップb11に示すよ
うな割込み動作を行い、時間誤差の累積を防止している
。すなわちステップb8において、時間管理回路18か
らの割込み信号が発生される。CPU41は、ステップ
b9で、強制的に現シーンバッファを00(暗転シーン
)、次シーンバッファに最初のシーン、時間データバッ
ファに最初のシーンのフェード時間データを入れる動作
を行う。これによって、最初のシーンからの調光制御を
行うための準備が完了する。次にステップb10および
ステップb11によって、ステップb2およびステップ
b3と同様の処理を行い、再びステップb4からの繰返
し動作を行う。
In this embodiment, the time management circuit 18 performs interrupt operations as shown in steps b8 to b11 in FIG. 3 to prevent accumulation of time errors. That is, in step b8, an interrupt signal is generated from the time management circuit 18. In step b9, the CPU 41 forcibly sets the current scene buffer to 00 (dark scene), the next scene buffer to the first scene, and the time data buffer to the fade time data of the first scene. This completes the preparation for performing dimming control from the first scene. Next, in step b10 and step b11, the same processing as in step b2 and step b3 is performed, and the repeating operation from step b4 is performed again.

【0023】図6は、シーン1からシーンnまで調光制
御を行ったときに、誤差時間が生じる状態を示す。本実
施例によれば、このような誤差時間が累積しても、最後
のシーンから最初のシーンに戻るときに解消することが
できる。
FIG. 6 shows a state in which an error time occurs when dimming control is performed from scene 1 to scene n. According to this embodiment, even if such error time accumulates, it can be resolved when returning from the last scene to the first scene.

【0024】[0024]

【発明の効果】以上のように本発明によれば、複数のシ
ーンによる調光制御を繰返しても、フェード時間と持続
時間の総和は、予め設定される時間となるように調光制
御することができる。これによって、繰返して調光制御
を行っても、時間誤差を少なくすることができる。
[Effects of the Invention] As described above, according to the present invention, even if the dimming control is repeated for a plurality of scenes, the dimming control can be performed so that the sum of the fade time and duration becomes the preset time. Can be done. Thereby, even if dimming control is performed repeatedly, time errors can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例の電気的構成を示すブロック
図である。
FIG. 1 is a block diagram showing the electrical configuration of an embodiment of the present invention.

【図2】図1図示の時間管理回路18の構成を示すブロ
ック図である。
FIG. 2 is a block diagram showing the configuration of the time management circuit 18 shown in FIG. 1;

【図3】図1図示の制御回路14の動作を示すフローチ
ャートである。
FIG. 3 is a flowchart showing the operation of the control circuit 14 shown in FIG. 1;

【図4】図1図示の演算回路15の動作を示すフローチ
ャートである。
FIG. 4 is a flowchart showing the operation of the arithmetic circuit 15 shown in FIG. 1;

【図5】図1図示の演算回路15による調光制御の状態
を示すグラフである。
FIG. 5 is a graph showing the state of dimming control by the arithmetic circuit 15 shown in FIG. 1;

【図6】図1図示の実施例による調光制御を説明するた
めのグラフである。
FIG. 6 is a graph for explaining dimming control according to the embodiment shown in FIG. 1;

【図7】従来からの記憶調光装置の電気的構成を示すブ
ロック図である。
FIG. 7 is a block diagram showing the electrical configuration of a conventional storage dimming device.

【図8】図7図示の制御回路4の動作を示すフローチャ
ートである。
8 is a flowchart showing the operation of the control circuit 4 shown in FIG. 7. FIG.

【図9】図7図示の記憶調光装置の動作を示すグラフで
ある。
FIG. 9 is a graph showing the operation of the storage dimming device shown in FIG. 7;

【符号の説明】[Explanation of symbols]

11  照明灯 12  シーンデータメモリ 13  時間データメモリ 14  制御回路 15  演算回路 16  クロック回路 17  調光器 18  時間管理回路 41,51  CPU 54  現シーンバッファ 55  次シーンバッファ 56  時間データバッファ 58  カウンタ 61  ダウンカウンタ 11 Lighting light 12 Scene data memory 13 Time data memory 14 Control circuit 15 Arithmetic circuit 16 Clock circuit 17 Dimmer 18 Time management circuit 41,51 CPU 54 Current scene buffer 55 Next scene buffer 56 Time data buffer 58 Counter 61 Down counter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  照明負荷と、照明負荷の明るさを表す
複数シーン分のデータと、各シーン間を移行するフェー
ド制御時間と、各シーン毎の持続時間とを記憶するメモ
リと、予め定める順序で最初のシーンから最後のシーン
まで、メモリからシーン毎の明るさを表すデータ、フェ
ード時間および持続時間を含む記憶内容を読出し、フェ
ード時間に従って照明負荷がデータに従う明るさに移行
するように調光制御し、フェード時間経過後に、前記持
続時間だけ前記データに従う明るさで照明負荷を調光制
御し、持続時間経過後、メモリから次のシーンに対する
記憶内容を読出して調光制御し、最後のシーンの調光制
御が終了した後は最初のシーンからの調光制御を繰返す
調光制御手段と、最初のシーンに対する調光制御開始時
から、調光制御の経過時間を計時し、経過時間がメモリ
に記憶してある最初のシーンから最後のシーンまでのフ
ェード時間および持続時間の総和に達したとき、調光制
御手段が最初のシーンから調光制御を開始するように制
御する時間管理手段とを含むことを特徴とする記憶調光
装置。
1. A memory for storing a lighting load, data for a plurality of scenes representing the brightness of the lighting load, a fade control time for transitioning between each scene, and a duration for each scene, and a predetermined order. reads out the stored contents, including data representing the brightness of each scene, fade time and duration, from the memory from the first scene to the last scene, and adjusts the light so that the lighting load shifts to the brightness according to the data according to the fade time. After the fade time has elapsed, the lighting load is dimmed at a brightness according to the data for the duration time, and after the duration time has elapsed, the stored content for the next scene is read from the memory and dimmed, and the last scene is After the dimming control is completed, the dimming control means repeats the dimming control from the first scene, and it measures the elapsed time of the dimming control from the start of the dimming control for the first scene, and stores the elapsed time in a memory. and a time management means for controlling the dimming control means to start dimming control from the first scene when the sum of the fade time and duration from the first scene to the last scene stored in the display is reached. A storage dimming device comprising:
JP3092452A 1991-04-23 1991-04-23 Memory dimmer Pending JPH04324284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3092452A JPH04324284A (en) 1991-04-23 1991-04-23 Memory dimmer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3092452A JPH04324284A (en) 1991-04-23 1991-04-23 Memory dimmer

Publications (1)

Publication Number Publication Date
JPH04324284A true JPH04324284A (en) 1992-11-13

Family

ID=14054795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3092452A Pending JPH04324284A (en) 1991-04-23 1991-04-23 Memory dimmer

Country Status (1)

Country Link
JP (1) JPH04324284A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138871A (en) * 1994-05-10 1996-05-31 Shiataa Design:Kk Remote control for follow spotlight
JP2006293143A (en) * 2005-04-13 2006-10-26 Lecip Corp Lighting control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138871A (en) * 1994-05-10 1996-05-31 Shiataa Design:Kk Remote control for follow spotlight
JP2006293143A (en) * 2005-04-13 2006-10-26 Lecip Corp Lighting control system

Similar Documents

Publication Publication Date Title
US20070086754A1 (en) Systems and methods for authoring lighting sequences
JPH0513177A (en) Illumination device
JP4650404B2 (en) Dimming system and dimming controller used therefor
JPH04324284A (en) Memory dimmer
JP2007273169A (en) Dimmer, lamp lighting apparatus and dimming system
JPH0447956B2 (en)
JP4742569B2 (en) Dimming device, dimming control program, and dimming device system
JP4586497B2 (en) Dimming control device
JPH0329155B2 (en)
FR2463557A1 (en) TELEVISION CAMERA AND SYSTEM WITH SEVERAL CAMERAS
JPH0744245A (en) Power controller, light control device and illuminating device using the same
JP2638018B2 (en) Memory dimmer
JP2728414B2 (en) Light control device
JP2600536Y2 (en) Light control device
JPH05326161A (en) Memory dimmer device
JPS62201081A (en) Parameter setting device for motor controller
JP2004126733A (en) Controller
JP3046638B2 (en) Memory dimmer
JPS60216499A (en) Memory dimming system
JPH0589970A (en) Dimming control device of lighting system
JPS61163413A (en) Controller
JPS61271786A (en) Dimmer
JPH1124782A (en) Clock control method for microprocessor and clock control type microprocessor system
JPH05211690A (en) Illumination control system
JPH0154835B2 (en)