JPH04311158A - Image reader - Google Patents

Image reader

Info

Publication number
JPH04311158A
JPH04311158A JP3103543A JP10354391A JPH04311158A JP H04311158 A JPH04311158 A JP H04311158A JP 3103543 A JP3103543 A JP 3103543A JP 10354391 A JP10354391 A JP 10354391A JP H04311158 A JPH04311158 A JP H04311158A
Authority
JP
Japan
Prior art keywords
voltage
image signal
reading
value
reference plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3103543A
Other languages
Japanese (ja)
Other versions
JP3130556B2 (en
Inventor
Takashi Ogamichi
隆司 小河路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP03103543A priority Critical patent/JP3130556B2/en
Publication of JPH04311158A publication Critical patent/JPH04311158A/en
Application granted granted Critical
Publication of JP3130556B2 publication Critical patent/JP3130556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To always stably and highly accurately execute shading correction without increasing cost by impressing a specific voltage as a reference voltage for an A/D conversion means. CONSTITUTION:The reading scanning of a white reference board 2 is executed and A/D conversion circuit 11 converts an image signal P into each digital signal value. A variable range detecting circuit 16 detects a maximum value and a minimum value in each line section from the diginal signal value. A CPU 10 allows a voltage generating circuit 14 to output the maximum and minimum voltage values. The minimum voltage value is impressed as the minus side reference voltage Vref (-) of the circuit 11 and the maximum voltage value is impressed as the plus side reference voltage Vref (+) through a selector 3. Since the level range of an analog image signal to be converted into a digital signal is narrowed to a minimum range to be required, the generation of quantizing errors is reduced. The number of quantizing bits is the same as a convensional method.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、白基準板の読み取り結
果に基づいて、原稿画像読取時のアナログ画信号をシェ
ーディング補正する画像読取装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus that performs shading correction on an analog image signal when reading an original image based on the results of reading a white reference plate.

【0002】0002

【従来の技術】原稿面を蛍光灯などの光源で照明し、そ
の反射光をラインイメージセンサで受光して原稿画像を
1ラインずつ順次読み取る画像読取装置がよく知られて
いる。
2. Description of the Related Art Image reading apparatuses are well known in which the surface of a document is illuminated with a light source such as a fluorescent lamp, and the reflected light is received by a line image sensor to sequentially read the document image line by line.

【0003】一般に、光源として蛍光灯などを使用する
場合、その照度分布にバラツキが発生すると共に、ライ
ンイメージセンサには、各画素ごとに感度にバラツキが
ある。
Generally, when a fluorescent lamp or the like is used as a light source, variations occur in the illuminance distribution, and in addition, in a line image sensor, there are variations in sensitivity for each pixel.

【0004】そこで、上記画像読取装置では、それらの
バラツキによる影響を防止し、一定濃度の画像を一定の
画信号レベルで取り出すようにするため、ラインイメー
ジセンサから得られる画信号をシェーディング補正する
ようにしている。
Therefore, in order to prevent the influence of these variations and to extract an image of a constant density at a constant image signal level, the image reading device described above performs shading correction on the image signal obtained from the line image sensor. I have to.

【0005】通常、シェーディング補正は、白色の基準
濃度を示す白基準板を読み取って、そのときの画信号の
レベル変化を記憶し、その後、原稿画像を読み取って、
得られた画信号を上記レベル変化に基づいて補正するよ
うにしている。
[0005] Normally, shading correction is performed by reading a white reference board that indicates the white reference density, storing the level change of the image signal at that time, and then reading the original image.
The obtained image signal is corrected based on the level change.

【0006】例えば、いま、白基準板を読み取って、図
8に示すようなレベル変動する画信号Pが得られたとす
る。
For example, suppose that a white reference plate is read and an image signal P whose level fluctuates as shown in FIG. 8 is obtained.

【0007】このとき、従来は、画信号Pをデシタル信
号に変換するためのA/D(アナログ・デジタル)変換
回路の+側リファレンス電圧として、画信号Pのピーク
電圧Vpを設定する一方、−側リファレンク電圧として
、そのピーク電圧Vpに対する一定割合の電圧、例えば
Vp/2を設定していた。そして、その設定状態で、再
度白基準板を読み取っていた。
At this time, conventionally, the peak voltage Vp of the image signal P is set as the + side reference voltage of an A/D (analog-digital) conversion circuit for converting the image signal P into a digital signal, while the - As the side reference voltage, a voltage at a certain ratio to the peak voltage Vp, for example, Vp/2, was set. Then, in this setting state, the white reference plate was read again.

【0008】A/D変換回路は、−側リファレンク電圧
から+側リファレンス電圧までの範囲を所定のデジタル
信号値に変換する。従って、いま、A/D変換回路の量
子化ビット数が4ビットであったとすると、画信号レベ
ルが電圧Vp/2のとき「0000」、ピーク電圧Vp
のとき「1111」というデジタル信号値をそれぞれ出
力する。
The A/D conversion circuit converts the range from the negative reference voltage to the positive reference voltage into a predetermined digital signal value. Therefore, if the number of quantization bits of the A/D conversion circuit is 4 bits, when the image signal level is voltage Vp/2, it is "0000", and the peak voltage Vp
When this happens, a digital signal value of "1111" is output.

【0009】このようなデジタル信号値を各画素ごとに
1ライン分メモリで記憶しておき、その後、原稿画像を
読み取る。いま、原稿画像を読み取って、1つの画素の
画信号レベルがViであったとする。また、記憶してい
るその画素のデジタル信号値がXであったする。この場
合、量子化ビット数が4ビットなので、量子化レベル数
は「16」であり、そのレベル数は、電圧Vp/2以上
の範囲に対応するので、電圧「0」からピーク電圧Vp
までの範囲は、その2倍の「32」に相当する。従った
、この場合、画信号レベルViを、次式に示す画信号レ
ベルVoにシェーディング補正することになる。
[0009] Such digital signal values are stored in a memory for one line for each pixel, and then the original image is read. Now, assume that a document image is read and the image signal level of one pixel is Vi. Also assume that the stored digital signal value of that pixel is X. In this case, since the number of quantization bits is 4 bits, the number of quantization levels is "16", and the number of levels corresponds to a range of voltage Vp/2 or more, so from voltage "0" to peak voltage Vp
The range up to is equivalent to twice that number, ``32''. Therefore, in this case, the image signal level Vi is subjected to shading correction to the image signal level Vo expressed by the following equation.

【0010】0010

【数1】Vo={32/(16+X)}・Vi[Math 1] Vo={32/(16+X)}・Vi

【001
1】ところで、この場合、画信号のピーク電圧Vpを1
00パーセントとすると、量子化誤差eは、e=100
/32となり、約3.1パーセントという大きい値にな
って、シーディング補正を高精度で実行することができ
ない。
001
1] By the way, in this case, the peak voltage Vp of the image signal is 1
00 percent, the quantization error e is e=100
/32, which is a large value of about 3.1%, making it impossible to perform seeding correction with high precision.

【0012】この量子化誤差eを減少させる1つの方法
として、量子化ビット数を大きくする方法がある。とこ
ろが、この方法は、A/D変換回路のコストが高くなる
One method for reducing this quantization error e is to increase the number of quantization bits. However, this method increases the cost of the A/D conversion circuit.

【0013】また、もう1つの方法として、A/D変換
回路に対する上記−側リファレンク電圧を上昇させ、白
基準板読取時の画信号をデジタル信号に変換する信号レ
ベル範囲を狭くする方法がある。
Another method is to increase the negative reference voltage for the A/D conversion circuit to narrow the signal level range for converting the image signal into a digital signal when reading the white reference plate.

【0014】ところが、この方法は、光源やラインイメ
ージセンサの特性の経年変化により、画信号レベルが、
設定した−側リファレンク電圧以下に低下すると、所定
のシェーディング補正ができなくなる。
However, with this method, the image signal level may change due to changes in the characteristics of the light source and line image sensor over time.
If the voltage falls below the set negative reference voltage, the predetermined shading correction cannot be performed.

【0015】[0015]

【発明が解決しようとする課題】このように、従来は、
シェーディング補正の精度を向上させようとすると、コ
ストが上昇したり、部品の特性変化に対応できなくなっ
たりして、常に安定な動作を実行できなくなるという問
題があった。
[Problem to be solved by the invention] In this way, conventionally,
Attempts to improve the accuracy of shading correction have resulted in problems such as increased cost and inability to respond to changes in component characteristics, making stable operation impossible at all times.

【0016】本発明は、上記の問題を解決し、コストを
上昇させることなく、常に安定に高精度のシェーディン
グ補正を実行することができる画像読取装置を提供する
ことを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image reading apparatus that can solve the above problems and always perform stable and highly accurate shading correction without increasing costs.

【0017】[0017]

【課題を解決するための手段】このために、第1の発明
は、アナログ画信号をデジタル信号に変換するA/D変
換手段には、デジタル信号値の最大値に対応する+側リ
ファレンス電圧と、零レベルに対応する−側リファレン
ス電圧とを印加するが、最初に、それらのリファレンス
電圧としてそれぞれ一定電圧を印加し、その状態で、白
基準板を読み取ってデジタル信号を取り出して、そのデ
ジタル信号1ライン内における最大値と最小値とを検知
し、その最大値を+側リファレンス電圧、最小値を−側
リファレンス電圧としてそれぞれ印加し、次に、その状
態で、白基準板を読み取ってデジタル信号を取り出し、
これにより得たデジタル信号のデータを記憶し、その後
、原稿画像を読み取って、得られたアナログ画信号を記
憶している上記データに基づいてレベル補正することに
より、所定のシェーディング補正を実行するようにして
いる。
[Means for Solving the Problem] To this end, the first invention provides an A/D conversion means for converting an analog image signal into a digital signal, and a positive reference voltage corresponding to the maximum value of the digital signal value. , and a negative reference voltage corresponding to the zero level.First, a constant voltage is applied to each of these reference voltages, and in that state, the white reference plate is read and a digital signal is extracted. Detect the maximum value and minimum value within one line, apply the maximum value as the + side reference voltage and the minimum value as the - side reference voltage, respectively. Next, in that state, read the white reference plate and output the digital signal. Take out the
The data of the digital signal obtained by this is stored, and then the original image is read, and the level of the obtained analog image signal is corrected based on the stored data, thereby executing a predetermined shading correction. I have to.

【0018】また、第2の発明では、白基準板を読み取
ってアナログ画信号のピーク値を検出し、そのピーク値
を+側リファレンス電圧として印加する一方、−側リフ
ァレンス電圧として各種電圧を順次印加すると共に、一
電圧印加するごとに白基準板を読み取ってデジタル信号
を取り出し、各種電圧印加時の各デジタル信号の内、1
ライン内に零の信号値がなく、かつ印加電圧が最大であ
る一電圧を−側リファレンス電圧として印加し、その状
態で、白基準板を読み取ってデジタル信号を取り出し、
これにより得たデジタル信号のデータを記憶して、上記
と同様にシェーディング補正するようにしている。
Further, in the second invention, the peak value of the analog image signal is detected by reading the white reference plate, and the peak value is applied as a positive reference voltage, while various voltages are sequentially applied as a negative reference voltage. At the same time, every time one voltage is applied, the white reference plate is read to extract digital signals, and one of the digital signals when various voltages are applied.
A voltage with no zero signal value in the line and the maximum applied voltage is applied as the negative reference voltage, and in that state, the white reference plate is read to extract the digital signal.
The data of the digital signal thus obtained is stored and shading correction is performed in the same manner as above.

【0019】[0019]

【作用】上記各発明によれば、A/D変換手段は、従来
のものがそのまま使用できると共に、+側および−側の
各リファレンス電圧には、常に白基準板読取時における
画信号の最大値と最小値とが正しく設定される。
[Operation] According to each of the above inventions, the conventional A/D conversion means can be used as is, and the reference voltages on the + side and - side are always set to the maximum value of the image signal when reading the white reference plate. and the minimum value are set correctly.

【0020】従って、光源やラインイメージセンサの経
年変化により、画信号レベルが変化したとしても、その
時点の画信号に応じて、デジタル信号に変換する信号レ
ベル範囲を最も狭く設定することができる。
Therefore, even if the image signal level changes due to aging of the light source or line image sensor, the signal level range to be converted into a digital signal can be set to the narrowest according to the image signal at that time.

【0021】これにより、コストを上昇させることなく
、常に安定に高精度のシェーディング補正を実行するこ
とができるようになる。
[0021] This makes it possible to always perform stable and highly accurate shading correction without increasing costs.

【0022】[0022]

【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0023】図1は、本発明の第1の実施例に係る画像
読取装置のブロック構成図を示したものである。図にお
いて、光源1は、白基準板2および通過する読取原稿3
を照明するものである。白基準板2または読取原稿3か
らの画像光は、ミラー4で反射し、レンズ5で集光して
ラインイメージセンサ6に入射している。
FIG. 1 shows a block diagram of an image reading apparatus according to a first embodiment of the present invention. In the figure, a light source 1 is connected to a white reference plate 2 and an original document 3 to be read passing through it.
It is intended to illuminate. Image light from the white reference plate 2 or the original to be read 3 is reflected by a mirror 4, condensed by a lens 5, and incident on a line image sensor 6.

【0024】ラインイメージセンサ6から出力される画
信号は、アンプ7に入力され、そのアンプ7の出力は、
可変利得増幅回路8に入力されている。可変利得増幅回
路8は、利得を任意に設定できるものである。この可変
利得増幅回路8には、RAM9からの信号およびCPU
10からの制御信号が入力され、その出力信号は、A/
D変換回路11とピークホールド回路12とに入力され
ている。
The image signal output from the line image sensor 6 is input to the amplifier 7, and the output of the amplifier 7 is
It is input to the variable gain amplifier circuit 8. The variable gain amplifier circuit 8 can arbitrarily set the gain. This variable gain amplifier circuit 8 receives signals from the RAM 9 and the CPU.
A control signal from A/10 is input, and its output signal is
The signal is input to a D conversion circuit 11 and a peak hold circuit 12.

【0025】A/D変換回路11には、セレクタ13の
出力が+側リファレンス電圧Vref(+)として入力
され、電圧発生回路14の一出力が−側リファレンス電
圧Vref(−)として入力されている。セレクタ13
には、ピークホールド回路12の出力と電圧発生回路1
4の他方の出力とが入力されている。
[0025] The output of the selector 13 is inputted to the A/D conversion circuit 11 as a + side reference voltage Vref (+), and one output of the voltage generation circuit 14 is inputted as a - side reference voltage Vref (-). . Selector 13
The output of the peak hold circuit 12 and the voltage generation circuit 1 are
The other output of 4 is input.

【0026】A/D変換回路11の出力は、RAM9と
デジタル画像処理部15と変動範囲検出回路16とに入
力されている。CPU10は、その変動範囲検出回路1
6の検知信号を入力し、可変利得増幅回路8,セレクタ
13および電圧発生回路14を制御している。また、こ
れらのほか、光源1の点灯や消灯,図示せぬ読取原稿3
の搬送機構などを制御している。
The output of the A/D conversion circuit 11 is input to the RAM 9, the digital image processing section 15, and the variation range detection circuit 16. The CPU 10 has a variation range detection circuit 1.
6 is input, and the variable gain amplifier circuit 8, selector 13, and voltage generation circuit 14 are controlled. In addition to these, the light source 1 may be turned on or off, and the reading document 3 (not shown) may be turned on or off.
It controls the transportation mechanism, etc.

【0027】以上の構成で、いま、本実施例の画像読取
装置が起動したとする。
Assume now that the image reading apparatus of this embodiment is started up with the above configuration.

【0028】この画像読取装置が起動すると、図2に示
すように、まず、光源1が点灯する(処理101)。次
いで、電圧発生回路14が、一定電圧Vrと0ボルトの
電圧を発生する。その0ボルトの電圧は、A/D変換回
路11の−側リファレンス電圧Vref(−)として印
加される。また、このとき、セレクタ13は、電圧発生
回路14が発生した上記一定電圧Vrを入力して、その
電圧をA/D変換回路11の+側リファレンス電圧Vr
ef(+)として印加する(処理102)。次いで、可
変利得増幅回路8の利得が「1」に設定される(処理1
03)。
When this image reading device is started, as shown in FIG. 2, first, the light source 1 is turned on (process 101). Next, the voltage generating circuit 14 generates a constant voltage Vr and a voltage of 0 volts. The 0 volt voltage is applied as the negative reference voltage Vref(-) of the A/D conversion circuit 11. Also, at this time, the selector 13 inputs the above-mentioned constant voltage Vr generated by the voltage generation circuit 14 and converts the voltage into the + side reference voltage Vr of the A/D conversion circuit 11.
It is applied as ef(+) (processing 102). Next, the gain of the variable gain amplifier circuit 8 is set to "1" (processing 1).
03).

【0029】この状態で白基準板2の読取走査を実行す
る。これにより、ラインイメージセンサ6は、画信号を
1ライン出力する。アンプ7は、その画信号を増幅し、
可変利得増幅回路8は、その画信号を入力して、この場
合、その信号レベルのまま画信号Pを出力する。
In this state, the white reference plate 2 is read and scanned. Thereby, the line image sensor 6 outputs one line of image signals. The amplifier 7 amplifies the image signal,
The variable gain amplifier circuit 8 receives the image signal as input, and in this case outputs the image signal P without changing the signal level.

【0030】ところで、上記一定電圧Vrは、このとき
可変利得増幅回路8から出力される画信号Pの最大レベ
ルより高くなるように予め設定されている。このため、
画信号Pは、図3に示すように、一定電圧Vr以下の一
定レベル範囲で変動するものとなる。
By the way, the constant voltage Vr is set in advance to be higher than the maximum level of the image signal P output from the variable gain amplifier circuit 8 at this time. For this reason,
As shown in FIG. 3, the image signal P fluctuates within a certain level range below a certain voltage Vr.

【0031】A/D変換回路11は、その画信号Pにお
ける−側リファレンス電圧Vref(−)から+側リフ
ァレンス電圧Vref(+)までの範囲、つまり0ボル
トから一定電圧Vrまでの範囲を各デジタル信号値に変
換する。変動範囲検出回路16は、そのデジタル信号の
信号値から、1ライン区間における最大値Vmaxと最
小値Vminとを検出する(処理104)。
The A/D conversion circuit 11 converts the range from the negative reference voltage Vref (-) to the positive reference voltage Vref (+) in the image signal P, that is, the range from 0 volts to a constant voltage Vr, to each digital signal. Convert to signal value. The variation range detection circuit 16 detects the maximum value Vmax and minimum value Vmin in one line section from the signal value of the digital signal (processing 104).

【0032】CPU10は、その最大値Vmaxと最小
値Vminとから、変動率Dを次式で算出する。
The CPU 10 calculates the fluctuation rate D from the maximum value Vmax and minimum value Vmin using the following formula.

【0033】[0033]

【数2】D=(Vmax−Vmin)/Vmax[Formula 2] D=(Vmax-Vmin)/Vmax

【00
34】そして、算出した変動率Dと、予め設定されてい
る一定値T1とを比較する(判断105)。ここで、変
動率Dが一定値T1以下であれば(判断105のN)、
さらに、最大値Vmaxと予め設定されている一定値T
2とを比較する(判断106)。
00
34] Then, the calculated fluctuation rate D is compared with a preset constant value T1 (judgment 105). Here, if the fluctuation rate D is less than the constant value T1 (N of judgment 105),
Furthermore, the maximum value Vmax and a preset constant value T
2 (decision 106).

【0035】ここで、最大値Vmaxが一定値T2以上
である場合には(判断106のN)、電圧発生回路14
で、上記最大値Vmaxと最小値Vminの各電圧値を
出力させる。そして、最大値Vmaxの電圧値を、A/
D変換回路11の+側リファレンス電圧Vref(+)
として印加し、最小値Vminの電圧値を、−側リファ
レンス電圧Vref(−)として印加する(処理107
)。
Here, if the maximum value Vmax is greater than or equal to the constant value T2 (N in judgment 106), the voltage generation circuit 14
Then, each voltage value of the maximum value Vmax and minimum value Vmin is output. Then, the voltage value of the maximum value Vmax is set to A/
+ side reference voltage Vref(+) of the D conversion circuit 11
The voltage value of the minimum value Vmin is applied as the negative reference voltage Vref(-) (process 107
).

【0036】この状態で、前記と同様に、再度白基準板
2を読み取り走査する。いま、A/D変換回路11の量
子化ビット数が、例えば4ビットであったとする。この
場合、A/D変換回路11は、図4に示すように、入力
された画信号Pの最小値Vminから最大値Vmaxま
での範囲を16等分して「0000」から「1111」
の各デジタル信号を出力する。RAM9は、このように
出力される各画素のデジタル信号値を1ライン分記憶す
る(処理108)。
In this state, the white reference plate 2 is read and scanned again in the same manner as described above. Assume now that the number of quantization bits of the A/D conversion circuit 11 is, for example, 4 bits. In this case, as shown in FIG. 4, the A/D conversion circuit 11 divides the range from the minimum value Vmin to the maximum value Vmax of the input image signal P into 16 equal parts, and divides the range from "0000" to "1111" into 16 equal parts.
output each digital signal. The RAM 9 stores one line of digital signal values of each pixel thus output (processing 108).

【0037】この後、原稿画像の読み取りを開始する。 すなわち、読取原稿3を搬送して副走査しながら、1ラ
インずつ読取走査を実行する(処理109)。
After this, reading of the original image is started. That is, while conveying the original 3 to be read and performing sub-scanning, reading scanning is performed line by line (process 109).

【0038】このとき、RAM9は、各ラインの読取走
査に同期して、記憶している各画素の上記デジタル信号
値を順次出力する。可変利得増幅回路8は、そのデジタ
ル信号値に基づいて利得を変化させながら、原稿画像を
読み取って得た各ラインの画信号を増幅する(処理11
0)。これにより、可変利得増幅回路8から出力される
画信号Pは、シェーディング補正されたものとなる。
At this time, the RAM 9 sequentially outputs the digital signal value of each stored pixel in synchronization with the reading scan of each line. The variable gain amplification circuit 8 amplifies the image signal of each line obtained by reading the original image while changing the gain based on the digital signal value (processing 11).
0). As a result, the image signal P output from the variable gain amplification circuit 8 has undergone shading correction.

【0039】ピークホールド回路12は、その画信号P
の1ラインごとにピーク値Vpを検出する。このとき、
セレクタ13は、そのピーク値Vpを入力して、A/D
変換回路11に+側リファレンス電圧Vref(+)と
して印加する。また、電圧発生回路14は、−側リファ
レンス電圧Vref(−)として0ボルトを印加する(
処理111)。
The peak hold circuit 12 receives the image signal P.
The peak value Vp is detected for each line. At this time,
The selector 13 inputs the peak value Vp and selects the A/D
It is applied to the conversion circuit 11 as a + side reference voltage Vref (+). Further, the voltage generation circuit 14 applies 0 volts as the negative reference voltage Vref(-) (
Processing 111).

【0040】これにより、A/D変換回路11は、上記
画信号Pの0レベルからピーク値Vpまでを所定の各デ
ジタル信号に変換する。そして、デジタル画像処理部1
5は、そのデジタル信号に変化された画情報に対して、
例えば、表示や記録などの各種処理を実行する(処理1
12)。
Thereby, the A/D conversion circuit 11 converts the image signal P from the 0 level to the peak value Vp into each predetermined digital signal. Then, the digital image processing section 1
5, for the image information changed to the digital signal,
For example, execute various processes such as display and recording (processing 1
12).

【0041】一方、前記において、変動率Dが一定値T
1を越えていた場合(判断105のY)、あるいは最大
値Vmaxが一定値T2未満であった場合には(判断1
06のY)、例えば、警報音やランプ表示などで、異常
の旨を警報する(処理113)。その後、同様の処理を
実行する(処理107へ)。
On the other hand, in the above, the fluctuation rate D is a constant value T
1 (Y in Judgment 105), or if the maximum value Vmax is less than the constant value T2 (Judgment 1
06 Y), an alarm to the effect of the abnormality is issued, for example, by an alarm sound or a lamp display (processing 113). Thereafter, similar processing is executed (proceed to processing 107).

【0042】ところで、一般に、白基準板2を読み取っ
たときの画信号Pの変動幅は、最大値の20〜30パー
セントといように小さい。いま、例えば、図4に示すよ
うに、その画信号Pの変動幅、つまり最大値Vmaxと
最小値Vmin間の幅が、最大値Vmaxの25パーセ
ントであったとする。
By the way, in general, the fluctuation range of the image signal P when reading the white reference plate 2 is as small as 20 to 30 percent of the maximum value. For example, as shown in FIG. 4, it is assumed that the fluctuation width of the image signal P, that is, the width between the maximum value Vmax and the minimum value Vmin, is 25% of the maximum value Vmax.

【0043】この場合、最大値Vmaxと最小値Vmi
n間の幅が、4ビットで量子化されるので、量子化レベ
ル数が16になる。最大値Vmaxは、その4倍で、「
64」に相当し、最小値Vminは、その3倍で「48
」に相当する。
In this case, the maximum value Vmax and the minimum value Vmi
Since the width between n is quantized by 4 bits, the number of quantization levels is 16. The maximum value Vmax is 4 times that value, "
64'', and the minimum value Vmin is three times that value, which is ``48''.
”.

【0044】従って、可変利得増幅回路8に入力される
1つの画素の画信号レベルをViとし、RAM9で記憶
している画信号の信号値をXとすると、可変利得増幅回
路8は、次式に示す画信号レベルVoにシェーディング
補正することになる。
Therefore, if the image signal level of one pixel input to the variable gain amplifier circuit 8 is Vi, and the signal value of the image signal stored in the RAM 9 is X, the variable gain amplifier circuit 8 can be calculated using the following formula. Shading correction is performed to the image signal level Vo shown in FIG.

【0045】[0045]

【数3】Vo={64/(48+X)}・Vi[Math 3] Vo={64/(48+X)}・Vi

【004
6】この場合、画信号のピーク電圧Vpを100パーセ
ントとすると、量子化誤差eは、e=100/64とな
り、約1.6パーセントになる。
004
6] In this case, assuming that the peak voltage Vp of the image signal is 100%, the quantization error e is e=100/64, which is approximately 1.6%.

【0047】以上のように、本実施例では、白基準板2
を読み取る場合、A/D変換回路11の各リファレンス
電圧Vref(+),Vref(−)に、まず一定の電
圧を設定して、画信号を取り出し、次に、その画信号の
最大値Vmaxと最小値Vminとを各リファレンス電
圧Vref(+),Vref(−)に設定して、デジタ
ル信号値を取り出すようにしている。
As described above, in this embodiment, the white reference plate 2
When reading, first set a constant voltage to each reference voltage Vref (+), Vref (-) of the A/D conversion circuit 11, extract the image signal, and then set the maximum value Vmax of the image signal. The minimum value Vmin is set to each reference voltage Vref(+), Vref(-), and the digital signal value is extracted.

【0048】従って、画信号の最小値Vminをデジタ
ル信号値の零に、最大値Vmaxをデジタル信号値の最
大値に、正しく設定することができ。
Therefore, the minimum value Vmin of the image signal can be correctly set to zero of the digital signal value, and the maximum value Vmax can be correctly set to the maximum value of the digital signal value.

【0049】これにより、常に安定にシェーディング補
正を行なうことができると共に、画信号のデジタル変換
時の量子化誤差が減少し、補正精度も向上する。また、
この場合、量子化ビット数は従来と同一であり、装置コ
ストが上昇することもない。
[0049] As a result, shading correction can always be performed stably, quantization errors during digital conversion of image signals are reduced, and correction accuracy is also improved. Also,
In this case, the number of quantization bits is the same as before, and the device cost does not increase.

【0050】また、本実施例では、画信号の変動幅が一
定値を越えていたり、最大値が一定値以下の場合、警報
を出力するので、オペレータは、経年変化等による光源
1の光量低下やラインイメージセンサ6の特性劣化を、
容易に知ることができる。
Furthermore, in this embodiment, an alarm is output when the fluctuation range of the image signal exceeds a certain value or the maximum value is below a certain value, so the operator can monitor the decrease in the light intensity of the light source 1 due to aging, etc. or the characteristic deterioration of the line image sensor 6.
It is easy to know.

【0051】なお、A/D変換回路11の+側リファレ
ンス電圧Vref(+)に、画信号の最大値Vmaxよ
りやや高い値を設定すると共に、−側リファレンス電圧
Vref(−)に、最小値Vminよりやや低い値を設
定するようにしてもよい。これにより、各電圧設定後に
おける信号レベルの変動に対応することができる。
Note that the + side reference voltage Vref (+) of the A/D conversion circuit 11 is set to a value slightly higher than the maximum value Vmax of the image signal, and the - side reference voltage Vref (-) is set to a value slightly higher than the maximum value Vmin. A slightly lower value may be set. Thereby, it is possible to deal with fluctuations in signal level after each voltage setting.

【0052】また、上記実施例では、画信号レベルが低
い場合、直ちに警報を出力するようにしたが、一定時間
待機した後、再度画信号レベルを検知して、それでも低
い場合に警報を出力するようにしてもよい。この動作は
、蛍光灯のように光量の上昇に時間がかかる光源を使用
している場合に有効である。
Furthermore, in the above embodiment, when the image signal level is low, the alarm is output immediately, but after waiting for a certain period of time, the image signal level is detected again, and if it is still low, the alarm is output. You can do it like this. This operation is effective when using a light source that takes time to increase in light intensity, such as a fluorescent lamp.

【0053】次に、本発明の第2の実施例を説明する。Next, a second embodiment of the present invention will be described.

【0054】図5は、本実施例の画像読取装置のブロッ
ク構成図を示したものである。図中、図1と同一符号は
同一ブロックを示し、同図では、光学系の各部とライン
イメージセンサ6およびアンプ7は省略している。
FIG. 5 shows a block diagram of the image reading apparatus of this embodiment. In the figure, the same reference numerals as in FIG. 1 indicate the same blocks, and in the figure, each part of the optical system, the line image sensor 6, and the amplifier 7 are omitted.

【0055】図において、ピークホールド回路12の出
力信号は、A/D変換回路11の+側リファレンス電圧
Vref(+)として印加されると共に、可変分圧回路
17に入力されている。可変分圧回路17は、入力電圧
を各種分圧比で分圧するもので、その出力は、A/D変
換回路11の−側リファレンス電圧Vref(−)とし
て印加されている。零データ判定回路18は、A/D変
換回路11の出力信号における信号値「0」の有無を判
定するものである。CPU10は、その判定結果を入力
して、可変分圧回路17やその他各部を制御している。
In the figure, the output signal of the peak hold circuit 12 is applied as the + side reference voltage Vref (+) to the A/D conversion circuit 11 and is also input to the variable voltage dividing circuit 17. The variable voltage divider circuit 17 divides the input voltage at various voltage division ratios, and its output is applied as a negative reference voltage Vref (-) to the A/D conversion circuit 11. The zero data determination circuit 18 determines the presence or absence of a signal value "0" in the output signal of the A/D conversion circuit 11. The CPU 10 inputs the determination result and controls the variable voltage dividing circuit 17 and other parts.

【0056】以上の構成で、本実施例の画像読取装置は
、起動すると、図6に示すように、まず光源1を点灯し
(処理201)、可変利得増幅回路8の利得を「1」に
設定する(処理202)。また、CPU10は、制御プ
ログラム上の変数Divを、Div=0.5とおく(処
理203)。
With the above configuration, when the image reading apparatus of this embodiment is started, it first turns on the light source 1 (process 201) and sets the gain of the variable gain amplifier circuit 8 to "1", as shown in FIG. Set (process 202). Further, the CPU 10 sets the variable Div on the control program to Div=0.5 (process 203).

【0057】そして、白基準板2の読取走査を実行する
。これにより、可変利得増幅回路8から画信号Pが出力
され、ピークホールド回路12は、その画信号Pのピー
ク値Vpを検出する(処理204)。
Then, the white reference plate 2 is read and scanned. As a result, the variable gain amplifier circuit 8 outputs the image signal P, and the peak hold circuit 12 detects the peak value Vp of the image signal P (processing 204).

【0058】ここで、可変分圧回路17に分圧比として
上記変数Divが設定される。これにより、画信号Pの
ピーク値Vpが、A/D変換回路11の+側リファレン
ス電圧Vref(+)として印加され、そのピーク値V
pと変数Divとの積に相当する電圧が、−側リファレ
ンス電圧Vref(−)として印加される(処理205
)。
Here, the variable Div is set in the variable voltage dividing circuit 17 as a voltage dividing ratio. As a result, the peak value Vp of the image signal P is applied as the + side reference voltage Vref(+) of the A/D conversion circuit 11, and the peak value Vp
A voltage corresponding to the product of p and the variable Div is applied as the negative reference voltage Vref(-) (process 205
).

【0059】この後、再度白基準板2の読取走査を実行
する。これにより、A/D変換回路11は、画信号Pの
電圧値0.5・Vp〜Vpまでの範囲をデジタル信号に
変換する。零データ判定回路18は、1ライン内におい
て、そのデジタル信号の信号値が「0」になったかどう
かを判定する(判断207)。
After this, the white reference plate 2 is read and scanned again. Thereby, the A/D conversion circuit 11 converts the voltage value range of 0.5·Vp to Vp of the image signal P into a digital signal. The zero data determination circuit 18 determines whether the signal value of the digital signal has become "0" within one line (determination 207).

【0060】いま、画信号Pが、図7に示すように、電
圧値0.5・Vpより高いレベルで変動していたとする
と、デジタル信号の信号値は、1ラインの全画素とも「
0」を越えることになる。このように、信号値「0」が
ない場合(判断207のN)、上記変数Divに「0.
1」だけ加算して(処理208)、同様の動作を実行す
る(処理205へ)。そして、デジタル信号に信号値「
0」がない場合には、さらに、その動作を繰り返す。
Now, if the image signal P is fluctuating at a level higher than the voltage value 0.5·Vp as shown in FIG. 7, the signal value of the digital signal will be "
It will exceed 0. In this way, if there is no signal value "0" (N in judgment 207), the variable Div is set to "0.
1'' (process 208), and performs the same operation (proceed to process 205). Then, the signal value “
If there is no "0", the operation is further repeated.

【0061】これにより、−側リファレンス電圧Vre
f(−)が0.1・Vpずつ上昇する。いま、−側リフ
ァレンス電圧Vref(−)が、図7の電圧値0.7・
Vpにおける区間aに示すように、画信号Pの信号レベ
ルを越えたとする。すると、その区間では、デジタル信
号の信号値が「0」になる。
[0061] As a result, the - side reference voltage Vre
f(-) increases by 0.1·Vp. Now, the negative side reference voltage Vref (-) has a voltage value of 0.7· in FIG.
Assume that the signal level of the image signal P is exceeded as shown in section a in Vp. Then, in that section, the signal value of the digital signal becomes "0".

【0062】このように信号値「0」を検知すると(判
断207のY)、上記変数Divを「0.1」だけ減算
して、可変分圧回路17を制御する。これにより、−側
リファレンス電圧Vref(−)として、画信号Pの信
号レベルを越える前の電圧値が印加される(処理209
)。
When the signal value "0" is detected in this way (Y in judgment 207), the variable Div is subtracted by "0.1" to control the variable voltage dividing circuit 17. As a result, a voltage value before exceeding the signal level of the image signal P is applied as the negative reference voltage Vref(-) (processing 209
).

【0063】この後、図2で説明した処理108以降の
動作を同様に実行する。すなわち、白基準板2の読取走
査を実行して、そのときの画信号のデジタル信号値をR
AM9で記憶する。そして、原稿の読取走査と、上記信
号値による可変利得増幅回路8の利得制御を開始する。 また、A/D変換回路11の+側リファレンス電圧Vr
ef(+)に画信号Pのピーク値Vp、−側リファレン
ス電圧Vref(−)に0ボルトを印加する。この状態
で、原稿画像を読み取って、デジタル画像処理部15で
処理する。
[0063] After this, the operations after process 108 described in FIG. 2 are executed in the same manner. That is, the white reference plate 2 is read and scanned, and the digital signal value of the image signal at that time is R.
Recorded at AM9. Then, reading scanning of the document and gain control of the variable gain amplifier circuit 8 based on the above signal value are started. In addition, the + side reference voltage Vr of the A/D conversion circuit 11
The peak value Vp of the image signal P is applied to ef(+), and 0 volt is applied to the negative reference voltage Vref(-). In this state, the original image is read and processed by the digital image processing section 15.

【0064】以上のように、本実施例では、白基準板2
を読み取る際、A/D変換回路11の+側リファレンス
電圧Vref(+)は、画信号のピーク値Vpを設定す
る一方、−側リファレンス電圧Vref(−)は、電圧
値0.5・Vpから0.1・Vpずつ上げながら、その
間に得られるデジタル画信号を判定している。そして、
信号値「0」を検知したとき、−側リファレンス電圧V
ref(−)を、その直前の電圧値に設定するようにし
ている。
As described above, in this embodiment, the white reference plate 2
When reading, the + side reference voltage Vref (+) of the A/D conversion circuit 11 sets the peak value Vp of the image signal, while the - side reference voltage Vref (-) changes from the voltage value 0.5·Vp. While increasing the voltage by 0.1·Vp, the digital image signal obtained during that time is judged. and,
When the signal value "0" is detected, the - side reference voltage V
ref(-) is set to the immediately previous voltage value.

【0065】これにより、前記実施例と同様に、白基準
板読取時に、画信号を常にその変動幅に対応したレベル
範囲でデジタル信号に変換することができるため、デジ
タル変換時の量子化誤差が減少し、シェーディング補正
時の補正精度も向上するようになる。
[0065] As a result, as in the embodiment described above, when reading the white reference plate, the image signal can be always converted into a digital signal within a level range corresponding to its fluctuation width, so that the quantization error during digital conversion can be reduced. The correction accuracy during shading correction also improves.

【0066】また、この場合、A/D変換回路11の出
力信号をチェックする零データ判定回路18は、信号「
0」の有無を判定するだけなので、図1の変動範囲検出
回路16に比べて、回路が簡単になる。また、A/D変
換回路11にリファレンス電圧を印加する回路は、ピー
クホールド回路12と可変分圧回路17のみでよいので
、図1の場合に比べて、回路が簡単で回路数も少なくて
済む。
Furthermore, in this case, the zero data determination circuit 18 that checks the output signal of the A/D conversion circuit 11 detects the signal "
Since only the presence or absence of "0" is determined, the circuit is simpler than the variation range detection circuit 16 of FIG. In addition, since the circuit that applies the reference voltage to the A/D conversion circuit 11 only needs to be the peak hold circuit 12 and the variable voltage divider circuit 17, the circuit is simpler and the number of circuits is smaller than in the case of FIG. .

【0067】なお、上記実施例では、−側リファレンス
電圧Vref(−)を、0.5・Vpという低い値から
0.1・Vpずつ上昇させるようにしたが、その1ステ
ップの上昇レベルは任意に設定できることは当然である
。また、高い電圧から順次低下させ、最初に画信号の最
小値未満になる電圧値に設定するようにしてもよい。
In the above embodiment, the negative reference voltage Vref(-) is increased by 0.1·Vp from a low value of 0.5·Vp, but the level of increase in one step is arbitrary. Of course, it can be set to Alternatively, the voltage may be lowered sequentially from a high voltage, and the voltage may be set to a voltage value that is less than the minimum value of the image signal first.

【0068】[0068]

【発明の効果】以上のように、本願の第1の発明によれ
ば、A/D変換手段のリファレンス電圧として、まず一
定電圧を印加して白基準板を読み取り、そのとき検出し
た画信号の最大値と最小値とリファレンス電圧として印
加して、所定の処理を行なうようにしたので、A/D変
換手段は、従来のものがそのまま使用できると共に、リ
ファレンス電圧には、常に白基準板を読取時の画信号の
最大値と最小値とが正しく設定されるので、コストを上
昇させることなく、常に安定に高精度のシェーディング
補正を実行することができるようになる。
As described above, according to the first invention of the present application, a constant voltage is first applied as a reference voltage of the A/D conversion means to read the white reference plate, and the image signal detected at that time is Since the maximum value and minimum value are applied as a reference voltage to perform the prescribed processing, the conventional A/D conversion means can be used as is, and the white reference plate is always read as the reference voltage. Since the maximum and minimum values of the image signal at the time are set correctly, it becomes possible to always perform stable and highly accurate shading correction without increasing costs.

【0069】また、第2の発明によれば、白基準板を読
み取って検出した画信号のピーク値を+側リファレンス
電圧として印加する一方、−側リファレンス電圧として
各種電圧を順次印加し、その間に得られたデジタル画信
号から、画信号の最小値に対応する一電圧を判定して−
側リファレンス電圧として印加すようにしたので、上記
と同様に、コストを上昇させることなく、常に安定に高
精度のシェーディング補正を実行することができるよう
になる。
According to the second invention, the peak value of the image signal detected by reading the white reference plate is applied as the + side reference voltage, while various voltages are sequentially applied as the - side reference voltage, and in the meantime, From the obtained digital image signal, determine one voltage corresponding to the minimum value of the image signal and -
Since it is applied as the side reference voltage, similarly to the above, it becomes possible to always perform stable and highly accurate shading correction without increasing the cost.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の第1実施例に係る画像読取装置のブロ
ック構成図。
FIG. 1 is a block configuration diagram of an image reading device according to a first embodiment of the present invention.

【図2】画像読取時の動作フローチャート。FIG. 2 is an operation flowchart when reading an image.

【図3】最初の白基準板読取時における画信号の説明図
FIG. 3 is an explanatory diagram of an image signal when reading a white reference plate for the first time.

【図4】2回目の白基準板読取時における画信号の説明
図。
FIG. 4 is an explanatory diagram of image signals when reading the white reference plate for the second time.

【図5】本発明の第2実施例に係る画像読取装置のブロ
ック構成図。
FIG. 5 is a block configuration diagram of an image reading device according to a second embodiment of the present invention.

【図6】その実施例における画像読取時の動作フローチ
ャート。
FIG. 6 is an operation flowchart during image reading in the embodiment.

【図7】上記実施例における白基準板読取時の画信号の
説明図。
FIG. 7 is an explanatory diagram of an image signal when reading a white reference plate in the above embodiment.

【図8】従来の白基準板読取時における画信号の説明図
FIG. 8 is an explanatory diagram of an image signal when reading a conventional white reference plate.

【符号の説明】[Explanation of symbols]

1  光源 2  白基準板 3  読取原稿 4  ミラー 5  レンズ 6  ラインイメージセンサ 7  アンプ 8  可変利得増幅回路 9  RAM 10  CPU 11  A/D変換回路 12  ピークホールド回路 13  セレクタ 14  電圧発生回路 15  デジタル画像処理部 16  変動範囲検出回路 17  可変分圧回路 18  零データ判定回路 1. Light source 2 White reference plate 3 Reading manuscript 4 Mirror 5 Lens 6 Line image sensor 7 Amplifier 8 Variable gain amplifier circuit 9 RAM 10 CPU 11 A/D conversion circuit 12 Peak hold circuit 13 Selector 14 Voltage generation circuit 15 Digital image processing section 16 Variation range detection circuit 17 Variable voltage divider circuit 18 Zero data judgment circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  白基準板または原稿画像を読み取って
1ラインずつアナログ画信号を取り出す読取手段と、そ
のアナログ画信号をデジタル画信号に変換するA/D変
換手段と、そのA/D変換手段に対してデジタル信号値
の最大値に対応する+側リファレンス電圧と零レベルに
対応する−側リファレンス電圧を印加する電圧印加手段
とを備え、白基準板の読取結果に基づいて原稿画像読取
時のアナログ画信号をシェーディング補正する画像読取
装置において、上記+側および−側リファレンス電圧と
してそれぞれ一定電圧を印加する一定電圧印加手段と、
その一定電圧を印加した状態で白基準板を読み取ってデ
ジタル画信号を取り出す白基準板第1読取手段と、上記
デジタル画信号の1ライン内における最大値と最小値と
を検知する最大最小検出手段と、上記+側リファレンス
電圧として上記最大値の電圧を印加すると共に−側リフ
ァレンス電圧として上記最小値の電圧を印加する最大最
終電圧印加手段と、上記最大値と最小値の各電圧を印加
した状態で白基準板を読み取ってデジタル画信号を取り
出す白基準板第2読取手段と、その白基準板を読み取っ
て得たデジタル画信号のデータを記憶する記憶手段と、
原稿画像を読み取ってアナログ画信号を取り出す原稿読
取手段と、そのアナログ画信号を記憶している上記デー
タに基づいてレベル補正するシェーディング補正手段と
を備えている画像読取装置。
1. A reading means for reading a white reference plate or an original image and extracting an analog image signal line by line, an A/D conversion means for converting the analog image signal into a digital image signal, and an A/D conversion means for the A/D conversion means. voltage application means for applying a + side reference voltage corresponding to the maximum value of the digital signal value and a - side reference voltage corresponding to the zero level, and based on the reading result of the white reference plate, the In an image reading device that performs shading correction on an analog image signal, constant voltage applying means applies constant voltages as the + side reference voltage and the − side reference voltage, respectively;
a white reference plate first reading means for reading the white reference plate and extracting a digital image signal with the constant voltage applied; and a maximum/minimum detection means for detecting the maximum value and minimum value within one line of the digital image signal. and a maximum final voltage applying means for applying the maximum voltage as the positive reference voltage and the minimum voltage as the negative reference voltage, and a state in which each of the maximum and minimum voltages is applied. a white reference plate second reading means for reading the white reference plate and extracting a digital image signal; a storage means for storing data of the digital image signal obtained by reading the white reference plate;
An image reading device comprising: a document reading device for reading a document image and extracting an analog image signal; and a shading correction device for level-correcting the analog image signal based on the data stored therein.
【請求項2】  白基準板または原稿画像を読み取って
1ラインずつアナログ画信号を取り出す読取手段と、そ
のアナログ画信号をデジタル画信号に変換するA/D変
換手段と、そのA/D変換手段に対してデジタル信号値
の最大値に対応する+側リファレンス電圧と零レベルに
対応する−側リファレンス電圧を印加する電圧印加手段
とを備え、白基準板の読み取り結果に基づいて原稿画像
読取時のアナログ画信号をシェーディング補正する画像
読取装置において、白基準板を読み取ってアナログ画信
号のピーク値を検出するピーク値検出手段と、そのピー
ク値を上記+側リファレンス電圧として印加するピーク
値印加手段と、上記−側リファレンス電圧として各種電
圧を順次印加する各種電圧印手段と、その各種電圧印手
段により一電圧印加するごとに白基準板を読み取ってデ
ジタル画信号を取り出す基準板第1読取手段と、上記各
種電圧に対応した各デジタル画信号の内1ライン内に零
の信号値がなくかつ印加電圧が最大である一電圧を上記
−側リファレンス電圧として印加する一電圧印加手段と
、上記一電圧を印加した状態で白基準板を読み取ってデ
ジタル信号を取り出す基準板第2読取手段と、上記白基
準板を読み取って得たデジタル信号のデータを記憶する
記憶手段と、原稿画像を読み取ってアナログ画信号を取
り出す原稿読取手段と、そのアナログ画信号を記憶して
いる上記データに基づいてレベル補正するシェーディン
グ補正手段とを備えている画像読取装置。
2. A reading means for reading a white reference plate or an original image and extracting an analog image signal line by line, an A/D conversion means for converting the analog image signal into a digital image signal, and an A/D conversion means for the A/D conversion means. voltage applying means for applying a + side reference voltage corresponding to the maximum value of the digital signal value and a - side reference voltage corresponding to the zero level, and based on the reading result of the white reference plate, the An image reading device that performs shading correction on an analog image signal includes a peak value detection means for reading a white reference plate and detecting a peak value of the analog image signal, and a peak value application means for applying the peak value as the above-mentioned + side reference voltage. , various voltage applying means for sequentially applying various voltages as the above-mentioned negative side reference voltage, and reference plate first reading means for reading the white reference plate and extracting a digital image signal every time one voltage is applied by the various voltage applying means, one voltage applying means for applying one voltage having no zero signal value in one line of each digital image signal corresponding to the various voltages and having the maximum applied voltage as the negative side reference voltage; a second reference plate reading means for reading the white reference plate in the applied state and extracting a digital signal; a storage means for storing data of the digital signal obtained by reading the white reference plate; and a storage means for reading the original image and extracting an analog image signal. An image reading device comprising: a document reading means for taking out the analog image signal; and a shading correction means for level-correcting the analog image signal based on the data stored therein.
【請求項3】  上記各種電圧印加手段は、上記ピーク
値検出手段により検出されたアナログ画信号のピーク値
を各種分圧比で分圧して上記−側リファレンス電圧とし
て印加する可変分圧手段と、上記分圧比を順次変更する
分圧比制御手段とにより構成していることを特徴とする
請求項2記載の画像読取装置。
3. The various voltage applying means includes variable voltage dividing means for dividing the peak value of the analog image signal detected by the peak value detecting means at various voltage dividing ratios and applying the divided voltage as the negative reference voltage; 3. The image reading apparatus according to claim 2, further comprising a partial pressure ratio control means for sequentially changing the partial pressure ratio.
JP03103543A 1991-04-10 1991-04-10 Image reading device Expired - Fee Related JP3130556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03103543A JP3130556B2 (en) 1991-04-10 1991-04-10 Image reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03103543A JP3130556B2 (en) 1991-04-10 1991-04-10 Image reading device

Publications (2)

Publication Number Publication Date
JPH04311158A true JPH04311158A (en) 1992-11-02
JP3130556B2 JP3130556B2 (en) 2001-01-31

Family

ID=14356758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03103543A Expired - Fee Related JP3130556B2 (en) 1991-04-10 1991-04-10 Image reading device

Country Status (1)

Country Link
JP (1) JP3130556B2 (en)

Also Published As

Publication number Publication date
JP3130556B2 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
US4578711A (en) Video data signal digitization and correction system
US5214518A (en) Multiple value image input equipment
US4876605A (en) Image reading device
US4723174A (en) Picture image processor
JPS58172061A (en) Signal processor
US5249068A (en) Image reading apparatus
US6211505B1 (en) Method and apparatus for checking shape
JPH04311158A (en) Image reader
US4414582A (en) Multiple line processing of video signals in a scanning type document reader
JPH04322575A (en) Analog/digital conversion system
JP2601168Y2 (en) Image processing device
JPH02141065A (en) Original reader
JP2991734B2 (en) Image binarization method
JP2552315B2 (en) Image reader
JP3226534B2 (en) Document reading device
JPH04334268A (en) Picture reader
JP3893163B2 (en) Image processing device
JP2001094785A (en) Image reader and image processor provided with the image reader
JPS61242170A (en) Signal processor
JPH1127525A (en) Image reader
JPS64867B2 (en)
JP3112962B2 (en) Image reading device
JPH02217980A (en) Quantizing device
JPH02116265A (en) Output correcting circuit for information read circuit
JPS62195980A (en) Picture reader

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees