JPH04299737A - 計算機の作動方法及び計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子計算機のシステムに
関するものである。特に、相対的に高速で動作する処理
装置と相対的に低速なメモリとの間でデータを効率よく
交換できる計算機アーキテクチャに関するものである。

【０００２】

【従来の技術】集積回路技術及び計算機アーキテクチャ
が急速に発展した結果、相対的に高速で動作する処理ユ
ニットと相対的に低速で動作するメモリとの間で生ずる
“メモリ参照遅延ギャップ（ｍｅｍｏｒｙ　ｒｅｆｅｒ
ｅｍｃｅ　ｄｅｌａｙ　ｇａｐ）”が増大している。１
００ＭＩＰＳに亘る最大スループットの高性能プロセッ
サチィップが商品として市販されている。これらのプロ
セッサチィップを処理ユニットとして用いるマルチプロ
セッサシステムも実用化されている。 一方、これら高性能なシステムをそのピーク速度で実行
させるために必要なメモリ装置は、構成上複雑すぎ又は
高価になりすぎてしまう。この結果、現在の高性能な計
算機システムの性能上の課題は、メモリ装置の効率では
なく処理ユニットの速度となる。この課題を解決するも
のとして、米国特許第４８１１２１５　号公報には、デ
ータ用及び命令用のキャッシュメモリを有する計算機が
開示されている。

【０００３】キャッシュメモリは、計算機システムの中
央処理装置と主記憶装置の間の高速バッファメモリであ
り、プロセッサからのメモリアクセスに応答し、アクセ
スされたデータがキャッシュメモリで使用可能になると
、主記憶装置を待機させることなく処理を実行する。 アクセスされるべきデータが使用可能な場合だけキャッ
シュ誤りが生じたことが表示され、このデータは主記憶
装置から先取りされ、その後このデータはキャッシュメ
モリに記憶される。この計算機システムの目的は、全体
として高速技術を用いる１次メモリの構築が高価になる
とこなく高速なデータ／命令アクセスを達成することに
ある。キャッシュメモリは、マイクロプロセッサチィッ
プからスーパーコンピュータの範囲に亘る多くの計算機
システムにおいて広く使用されている。プロセッサの処
理速度はメモリのアクセス時間よりも一層高速であるた
め、将来の計算システムにおいてキャッシュの有効性は
一層重要になる。

【０００４】高速な処理ユニットと低速なメモリとの間
の大きなメモリ参照遅延ギャップを解消するため、前述
した文献には“キャッシュ先取”として、既知の技術が
開示されている。この既知の技術において、メモリ参照
は、実際に必要になる前にキャッシュメモリに入力され
る。この先取が正しい場合、長時間に亘るメモリ参照遅
延時間はプログラムの実行とオーバラップ（部分的に又
は全体的に）させることができる。従って、処理装置を
待機させてしまうキャッシュ誤りの発生回数を低減させ
ることができる。

【０００５】キャッシュ先取メモリにおいて、活動停止
のサイクルはデータ及び命令をキャッシュに書込むため
に用いられる。最も一般的に用いられる従来のキャッシ
ュ先取技術として以下のものがある。 〔ＯＮＥ　ＢＬＯＣＫ　ＬＯＯＫ−ＡＨＥＡＤ〕キャッ
シュブロックｉが参照されこのブロックがキャッシュ中
にない場合（すなわち、キャッシュ誤りが生じたとき）
、キャッシュブロックｉ及びｉ＋１を共にキャッシュ中
に先取りする。 〔ＣＡＣＨＥ　ＢＬＯＣＫ　ＳＩＺＥ　ＧＲＥＡＴＥＲ
　ＴＨＡＮ　ＯＮＥ　〕１以上のブロックサイズのキャ
ッシュを用いる場合、先取りされるブロック中でただ１
個の項目の参照によってキャッシュ誤りが生じた際、１
以上の項目をキャッシュに先取りする。 〔ＡＬＷＡＹＳ　ＰＲＥＦＥＴＣＨＩＮＧ〕ブロックｉ
の各メモリについて参照する場合、ブロックｉ＋１がす
でにキャッシュにない場合このブロックｉ＋１をキャッ
シュに先取りする。

【０００６】ここで、“キャッシュブロックサイズ”は
、キャッシュと主記憶装置との間の情報伝達の基本単位
として規定する。“基本ブロック”は、１個の入力点と
１個の出力点を有する順次コード命令として規定する。

【０００７】これら全ての先取技術の基本原理は参照ブ
ロックの空間位置、すなわちプログラムの後で用いられ
る参照ブロックの位置は現在の参照ブロックの位置の近
傍にあるものとみなすことに基いている。これらの先取
技術は、メモリアクセスが順次の番号に従って参照を行
なう特性を有しているものとみなしている。命令キャッ
シュにおいて、これらの先取技術は良好な性能を達成し
ている。この理由は、命令の参照は一般的に順番に行な
われるためである。例えば、基本ブロック内において命
令は常に順序に従って行なわれる。通常、このキャッシ
ュヒット率は改善され、バストラフィックは命令キャッ
シュ先取において増大する。ここで、キャッシュヒット
率は、プログラムユニットからのデータアイテム要求が
キャッシュメモリで発見される可能性を意味する。

【０００８】

【発明が解決しようとする課題】しかしながら、順次先
取スキムはデータキャッシュの設計においては有効性が
ない。この理由は、これらの技術の全ては原理的に命令
キャッシュ用に設計されており、これらの基本原理は命
令の参照動作に基いているからである。データ参照動作
はどちらかというとランダムな参照動作であり、順次動
作である命令参照動作とは全く相異している。従って、
順次参照用に設計されている順次先取スキムをデータキ
ャッシュに適用することはほとんど有効性がないもので
ある。先取りされたデータが参照される機会は、命令キ
ャッシュにおいてよりもデータキャッシュにおける方が
一層低い。このため、参照されなかったデータはキャッ
シュに対して有害なものとなり、有用なキャッシュ空間
を不必要に占有することにより並びにバストラフィック
を増大させることによりシステムの全体性能を低下させ
てしまう。バスの帯域幅が限定されたリゾース（ｒｅｓ
ｏｕｒｃｅ）のシステムにおいて、バス接続（すなわち
、データバスを使用しようとする要求がより多くある状
態）性能が一層悪化してしまう。参照されないデータを
先取することによりバスラインがビジーな状態になると
、バスを用いる他の要求（例えば、命令先取）の処理が
遅延してしまう。高性能プロセッサチィップの場合処理
速度が極めて高速であるが、バスの帯域幅が物理的制約
例えばチィップのピンの全数により制限されているため
、上述した状態がしばしば生じてしまう。さらに、デー
タキャッシュの空間には制限があるため参照されようと
しているキャッシュ中のデータが非参照先取データで置
換されてしまうような不都合が生じ、この結果キャッシ
ュ誤りが生じてしまう。従って、データをいかにして参
照するかについて一層有効な思想が得られない限り、キ
ャッシュデータ先取を有効に活用することができなくな
ってしまう。

【０００９】上述した米国特許公報に記載されている別
の技術として、ロードされたデータが実際に到達する前
にロード命令の後プロセッサの実行を続行する技術があ
る。この技術を用いて実行速度を増大させるため、コン
パイラを用いてプログラムのＬＯＡＤ命令をスケジュー
リンクすることによりプログラムの実行からメモリアク
セス時間を潜在させる試みがなされている。あるＲＩＳ
Ｃ　（Ｒｅｄｕｃｅｄ　Ｉｎｓｔｒｕｃｔｉｏｎ　Ｓｅ
ｔＣｏｍｐｕｔｉｒ）　の設計思想において、コンパイ
ラは、データｉのＬＯＡＤ命令を適切にスケジューリン
クし、ｉについてのロードとデータｉの最初の使用との
間の時間を少なくともメモリからデータｉを先取りする
ために必要な時よりも長くなるように設定している。理
想状態において、全てのＬＯＡＤ命令はこのようにして
スケジュールすることができ、プログラムの実行におけ
る全てのメモリ参照遅延時間を潜在化することができる
。（データキャッシュとは異なり）コンパイラの助けに
よりデータが必要になる前にデータはレジスタに先取さ
れ、データキャッシュ及びその先取スムキは共に不要に
なるようになる。しかしながら、以下の理由により、こ
れは実際には真実ではない。

【００１０】第１に、たとえコンパイラが、データｉに
ついてのＬＯＡＤとデータｉの最初の使用との間の時間
がデータｉについてのメモリアクセス時間よりも長くな
るように全てのＬＯＡＤ命令をスケジュールすることが
できても、バストラフィックの問題は依然として残存す
る。システムに有用なレジスタの数が制限されているた
め、レジスタを再使用してその後直ちに参照されるデー
タ値だけをレジスタに記憶する必要がある。すなわち、
データが必要になったときにデータを主記憶装置から先
取りする必要がある。良好なレジスタ割当スキムを用い
ればメモリアクセス遅延時間をプログラム実行時間とオ
ーバラップさせることができるが、バストラフィックの
大部分を除去することはできない。レジスタファイルを
、現在の実行点からはるかに離れて参照されるデータに
対してバックアップメモリとして作用させるには小さす
ぎてしまうので、バストラフィックを低減させるために
はデータキャッシュが依然として必要である。

【００１１】第２に、ＬＯＡＤ命令のメモリアクセス遅
延時間をプログラムの実行とオーバラップさせることが
常に可能であるとは限らない。限られた数のレジスタを
再使用すること及びデータ中に依存性があることから、
命令のスケジューリングについて重要な制約がある。レ
ジスタ　Ｒｉ　についてのＬＯＡＤ命令はレジスタ　Ｒ
ｉ　の古い値を用いる命令を超えて移動させることがで
きない。つまり、レジスタ　Ｒｉ　についてのＬＯＡＤ
命令とレジスタ　Ｒｉ　の最初の使用との間のギャップ
の大きさに制限があり、この制限はメモリアクセス時間
よりも常に大きいとは限らない。プロセスサイクル時間
に対してメモリアクセス時間が増大するため、メモリア
クセス時間がプログラムの実行から完全にかくれる機会
は減少する。しかしながら、この課題はキャッシュ管理
には存在しない。レジスタ　Ｒｉ　に入力されようとし
ているデータのキャッシュへの先取はレジスタ　Ｒｉ　
のアクセスと平行して行なうことができる。従って、メ
モリアクセスによって生じるプロセッサのアイドル時間
に対してデータの先取は依然として有用である。

【００１２】第３に、ＬＯＡＤ命令を基本ブロックを超
えて移動させることにより、図１のプログラムの実行に
おいて正確さに問題が生ずるおそれがある。命令をある
基本ブロック　Ｂｉ　から別の基本ブロック　Ｂｊ　に
移動させる場合、ブロック　Ｂｉ　ではなく　Ｂｊ　だ
けを実行するプログラムの制御経路の実行に誤った解答
が生じてしまう。一方、このような問題はキャッシュ管
理においては生じない。キャッシュ管理スキムがあるプ
ログラムの実行経路に基いてデータの先取りを行ない実
際のプログラムの実行は別の経路に基いて行なう場合、
プログラムの実行の正確さに問題はなく、機械の性能が
影響を受けるおそれがある。

【００１３】第４に、プロセッサの命令組が限定されて
いるため、データｉについてのＬＯＡＤ命令をデータｉ
についての最初の使用から分離することは常に可能なも
のではない。例えば、ＣＩＳＣ（Ｃｏｍｐｌｅｘ　Ｉｎ
ｓｔｒｕｃｔｉｏｎｓ　Ｓｅｔ　Ｃｏｍｐｕｕｔｅｒ）
　の設計思想において、あるアリスメティック操作すな
わち論理操作のオペランドはメモリ直接アクセス型のも
のとすることができる。この結果、メモリオペランドア
クセス時間をプログラムの実行とオーバラップさせるコ
ンパイラ使用スケジューリンクは不可能になる。

【００１４】本発明の目的は、後で用いられるデータを
先取りするデータキャッシュ先取スキムを提供すること
にある。

【００１５】本発明の別の目的は、明白なキャッシュ制
御命令を用いることなく且つキャッシュ誤りがあっても
待機することなく自動的に初期化され得るデータキャッ
シュ先取スキムを提供することにある。

【００１６】本発明の別の目的は、平均データキャッシ
ュ誤りを減少させると共に、キャッシュ誤りを回避でき
ない場合でもメモリアクセス遅延時間をプログラムの実
行にオーバラップさせることにある。

【００１７】本発明の別の目的は、キャッシュ中に存在
する期間中参照されないデータの先取を回避させること
にある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
、本発明は、処理ユニットと主記憶装置を有するデジタ
ル計算機を作動させるに当たり、処理ユニット命令を命
令キャッシュに先取りさせ、先取りされた命令を前記命
令キャッシュで復調し、この命令によりいかなるデータ
が参照されるかを決定し、前記命令キャッシュで復調さ
れた先取命令に基いて前記主記憶装置からデータを先取
りすることを特徴とする。

【００１９】新しい命令キャッシュの設計（コンパイラ
駆動キャッシュ制御やチィップ命令キャッシュのマルチ
バッファ）並びにブランチターゲット述語技術（ｂｒａ
ｎｃｈｔａｒｇｅｔ　ｐｒｅｄｉｃｔｉｏｎ　ｔｅｃｈ
ｎｅｑｕｅ）の開発に伴ない、命令キャッシュの先取は
極めて正確に、且つ参照されるよりも一層早く実行する
ことができる。この結果、後で参照される可能性の高い
先取りされた命令からデータがいかにして参照されるか
についてのヒントが取り出される可能性が生ずる。すな
わち、キャッシュ中の命令は実行される高性能が高く、
命令の実行によって参照されるデータが使用される可能
性も高い。この情報はデータキャッシュ先取については
極めて重要である。この理由は、ブロック先取や常時先
取のような単純な推量機構よりも一層良好なデータ先取
参照動作が実現されるからである。 尚、上記ブロック先取や常時先取は順次参照の場合だけ
良好な作用を発揮するにすぎない。

【００２０】この技術は、“現行窓データキャッシュ先
取（ｃｕｒｒｅｎｔ　ｗｉｎｄｏｗ　ｄａｔａ　ｃａｃ
ｈｅｐｒｅｆｅｔｃｈｉｎｇ）”又は“ＣＷＤ　先取”
と称することにする。

【００２１】“インテリジェント”命令キャッシュ先取
スキム（例えば、欧州特許出願第９１２０１１３５．０
号公報に記載されているスキム）を用いて次の数サイク
ルで実行されることが予期される命令を高精度に先取す
る。特別なハードウェアを用いて、これら先取された命
令をプリデコードして先取された命令によって参照され
る全ての（数個の）データを見い出す。先取りされた命
令に関連する予期されたデータは順次データキャッシュ
に先取りされる。従って、データがキャッシュ中にすで
にない場合このデータは命令が実際に実行される前にキ
ャッシュに入力される。

【００２２】従って、プロセッサが命令を実行するため
にデータを先取りしたとき、ほとんど常時キャッシュヒ
ットが存在する。この理由は、このデータは直前にキャ
ッシュに先取りされているからである。データキャッシ
ュを構築することにより、データがキャッシュに先取り
された後変更されても、このデータは確実に一致する。 例えば命令流中の予期しないブランチにより生ずる適切
なデータの先取の失敗によりキャッシュ誤りが生ずるお
それがある。このキャッシュ誤りは正しい命令の実行を
犠牲にしてではなくデータ先取の遅延を犠牲にしてデー
タキャッシュにより処理される。

【００２３】次の数サイクルで実行される予定の命令が
命令キャッシュの先取ユニットで決定されると、この命
令はキャッシュ制御ユニットに送出され、ここでプリデ
コードされてデータのアドレスが決定される。ＣＷＤ　
先取スキムにおいて、参照すべきデータのアドレスモー
ドは３個のカテゴリーに分類される。ＩＭＭＥＤＩＡＴ
Ｅ　ＡＤＤＲＥＳＳＩＮＧ　ＭＯＤＥ　このアドレスモ
ードにおいて、オペランドの値は命令中で指定される。 このアドレスモードのもとではオペランドアドレスはな
い。ＤＩＲＥＣＴ　ＡＤＤＲＥＳＳＩＮＧ　ＭＯＤＥこ
のアドレスモードにおいて、オペランドのアドレスは命
令中に指定される。非自己変更命令であるとすると、オ
ペランドのアドレスはプログラムの実行中に変更されな
い。ＩＮＤＩＲＥＣＴＩＮＧ　　ＡＤＤＲＥＳＳＩＮＧ
　ＭＯＤＥ　このアドレスモードにおいて、オペランド
のアドレスはあるレジスタ（　例えば、インデックス又
は基準化されたレジスタ）　及び／又はメモリ位置の関
数となる。レジスタの値はプログラムの実行中に変更さ
れ得るので、この種のデータのオペランドアドレスは固
定されない。通常、アドレスの実行に際し、オペランド
アドレスは種々のメモリ位置を指示する。

【００２４】データ参照におけるこれら種類のアドレス
モードの各々は、ＣＷＤ　先取スキムにおけるデータ参
照用のアドレス計算するためのハードウエア（　先取さ
れた命令をプリデコードするためのハードウエア以外の
もの）に対して種々の要求を有している。

【００２５】本発明による計算機を作動させる方法の一
実施例においては、さらに、前記命令キャッシュで先取
りされた命令がデータを直接参照されるものかを決定し
、データを直接参照させている場合前記主記憶装置にデ
ータ要求を送出する工程を有する。

【００２６】別の実施例においては、さらに、前記命令
キャッシュで先取りされた命令がデータを間接的に参照
されるものかを前記処理ユニットのレジスタに基いて決
定し、処理ユニットの各レジスタに対して、レジスタが
使用され得る前に通過すべきプロセッササイクルの数の
計数を続行して正確な間接アドレス計算を行なう工程を
有する。

【００２７】このように構成すると、間接的なデータ参
照でさえも先取りすることができ、しかも命令の実行が
順次行なわれる限りキャッシュ誤りはほとんど全て回避
される。

【００２８】本発明による計算機を作動させる方法の別
の実施例においては、さらに、各先取り要求が実行され
得る前に通過すべきプロセスサイクルの数を表示するカ
ウンタと間連して、データ先取要求をキューメモリに保
持する工程を有する。このように構成すれば、先取は復
調命令と同期しないで行なうことができる。さらに、本
発明による方法の実施例においては、前記先取キューの
データ先取要求に関連するカウンタが、データを要求す
る先取された命令によって間接アドレス計算に用いられ
るレジスタ用に維持されているカウンタフィールドの最
上位に最初にセットされる。

【００２９】本発明による方法を実施するため、本発明
による計算機は、処理ユニットと、主記憶装置と、前記
主記憶装置から処理ユニットに対する命令を先取及び保
持するように構成した命令キャッシュ手段と、前記命令
キャッシュ手段に保持された命令においてデータの参照
が行なわれることを決定すると共に、この決定に際して
データの先取を発生させて前記データを取り込むデータ
キャッシュ制御手段と、前記主記憶装置に対して表示す
るものとしてキャッシュされたデータを保持するデータ
キャッシュ手段とを具えることを特徴とする。このよう
に構成することにより、プロセッサは別の操作を行なう
ことなく有効なデータキャッシングを達成することがで
きる。

【００３０】本発明による計算機の一実施例は、前記デ
ータキャッシュ制御手段が、データ先取の要求を先取キ
ューにバッファリングするキュー手段を具える。この場
合、回線の競合を緩和するためデータ先取を遅延させる
ことができる。

【００３１】緊急アドレスモードでデータ参照を行なう
場合、オペランドアドレスがないため、付加的なハード
ウエアは不要である。直接アドレスモードでデータ参照
を行なう場合も同様に付加的なハードウエアは不要であ
る。この理由は、オペランドのアドレスは命令で特定さ
れ、ＣＷＤ　先取スキムにおいてはアドレス計算が不要
になるからである。

【００３２】本発明による計算機の別の実施例は、前記
データキャッシュ制御手段が、命令が、前記処理ユニッ
トに具えられている１又はそれ以上のレジスタに保持さ
れている情報を用いる間接アドレスモードでデータの参
照を行なうかを決定すると共に、この際前記レジスタに
保持されている情報からデータの参照を決定するように
構成されていることを特徴とする。この場合、間接アド
レスシングを用いるデータ参照の多くは、キャッシュ誤
りの発生から阻止される。先取の後レジスタが変更され
た場合だけ、プロセッサがデータをアクセスした時プロ
セッサはデータキャッシュ手段においてキャッシュ誤り
を発生することができる。

【００３３】本発明による計算機の実施例において、各
レジスタは２個のアクセスポートと、処理ユニットをア
クセスさせる第１ポートと、データキャッシュ制御手段
をアクセスする第２ポートとを有する。

【００３４】間接アドレスモードでデータの参照を行な
う場合、アドレスのオペランドはレジスタ例えばベース
レジスタやインデックスレジスタのようなレジスタの値
の関数となるから、ＣＷＤ　先取スキムはアドレス計算
においてレジスタをアクセスする必要がある。この結果
、処理ユニットは、データキャッシュ制御ユニットが予
期したデータのアドレス計算するためレジスタファイル
を読出そうとすると同時にレジスタファイルをアクセス
する必要があるため、マルチーリード−ポート型レジス
タファイルが有用である。さらに、読出要求と書込要求
とがレジスタに同時に入力した場合、これら２個の要求
を順次処理する必要がある。はじめに書込要求を作動さ
せその次に読出要求を作動させる。アドレス計算を実行
する必要があるため、データキャッシュ制御ユニトにお
いては相当な計算容量が必要である。先取りされた命令
Ｉ中の参照データのアドレス　Ａｉ　が見い出されると
、位置　Ａｉ　の内容に対するデータ先取要求は直ちに
送出されるので、データ先取を実行するためのより長い
時間がある。 一方、メモリ位置　Ａｉ　の内容を先取することにより
得られたデータが命令Ｉの実行中に実際に参照されるデ
ータでない場合がある。

【００３５】データの参照に間接アドレスモードを用い
る場合、先取りされた命令Ｉ中の参照データのアドレス
　Ａｉ　の計算はインデックスの値及びレジスタ　Ｒｉ
　−−−−　Ｒｎ　の値に基いて行なう。データを先取
りするための十分な時間を確実に得るため、先取要求は
数個の命令の前に生じさせる必要がある。すなわち、メ
モリ位置Ａ　ｉ　の内容についての先取要求の発生と命
令Ｉの実行との間にある時間ギャップがある。一方、こ
の時間ギャップ中に、レジスタ　Ｒ１　−−−−　Ｒｎ
　の値が変更されない保証はない。 アドレス　Ａｉ　の計算に用いた全てのレジスタの値が
変更されない場合、先取りされたデータは命令Ｉの実行
に必要なデータとなる。一方、アドレス　Ａｉ　の計算
に用いたレジスタのうちの数個は時間ギャップ中に変更
することも可能である。この場合、先取されたデータは
命令Ｉの実行に必要なデータではなくなる。この理由は
、レジスタ　Ｒ１　−−−−　Ｒｎ　の新しい値はデー
タのアドレス計算に用いられ、レジスタ　Ｒ１　−−−
−　Ｒｎ　の新しい値は位置　Ａｉ　の実際の参照デー
タのアドレス計算に用いられるためである。

【００３６】上記課題を解消する実施例は、第１のカウ
ンタ手段が前記各レジスタとそれぞれ関連し、現在の処
理ユニット命令と将来の処理ユニットによる各レジスタ
の内容変更との間の処理サイクルの各計数を持続する。

【００３７】前記先取キューの先取要求と関連する第２
のカウンタ手段を具え、データ先取りを正確に実行する
前に通過すべき処理サイクルの数を表示するように構成
した本発明による計算機により、間接アドレシングの課
題は解決される。

【００３８】

【実施例】図２は本発明の正確な実施例を示す。計算機
の処理ユニット１０はレジスタファイル２０を含み、こ
のレジスタファイルはレジスタセル　Ｒ１　−−−−　
Ｒｎ　を有する。 レジスタファイル２０の各レジスタセルは２個のフィー
ルド、すなわちデータフィールドとカウンタフィールド
を有する。一般的なように、各レジスタセルのデータフ
ィールドはこのレジスタに記憶されている値を含んでい
る。アドレス計算においてデータ先取要求がレジスタを
用いる必要がある場合、レジスタのカウンタフィールド
を用いて送出する前にデータ先取要求を待機させる必要
のあるサイクルの数を表示する。カウンタフィールドは
キャッシュ制御ユニット３０により更新すなわちセット
する。先取りされた命令中にレジスタに対する書込操作
がある場合には必ずカウンタフィールドを　Ｔａｈｅａ
ｄ　にセットする。ここで、Ｔａｈｅａｄ　は、ＣＷＤ
　先取スキムが先取りする命令の数である。すなわち、
この　Ｔａｈｅａｄ　は、　Ｔａｈｅｄ個のサイクル後
ににだけ新しいレジスタの値が有用になることを表示す
る。レジスタのカウンタフィールド中の零値は、データ
の先取に必要なアドレス計算のために使用されるために
用意されることを意味する。各命令が実行された後、レ
ジスタファイルのレジスタの各々のカウンタフィールド
は、このカウンタフィールドを１だけデクリメントする
ことにより（零でない場合）更新される必要がある。先
取キュー４０を用いて、送出されるため待機ししている
データ先取要求をホールドする。この理由は、アドレス
計算に必要なレジスタの値が用意されず又はバスライン
が使用中のためである。アドレス計算に必要なレジスタ
の値が用意されていないため、データ先取要求が先取キ
ュー４０に入力されると、先取キューのカウンタフィー
ルドはアドレス計算に用いられるレジスタのカウンタフ
ィールドの値の最大値に設定される。これにより、アド
レスするまで先取要求を待機させる時間が再計算され得
ることを意味する。一旦先取キューの先取要求のカウン
タが零になると、その先取りアドレスが再計算されこの
先取要求が送出されることになる。各命令が実行された
後、先取キューの各先取要求のカウンタフィールドは１
だけデクリメントすることにより更新される必要があり
（零でない場合）、レジスタのカウンタフィールドにつ
いても同様な操作を行なう。

【００３９】ブランチが形成される場合必ず全てのレジ
スタのカウンタフィールドがリセットされ、ブランチの
前の先取キューに配置されている全ての先取要求が除去
される。すなわち、プログラムの実行がブランチに後続
する経路に沿って続行される場合、これら全てのカウン
タフィールド及び先取要求は将来のデータ基準に関する
正しいヒントを示すにすぎないためである。従って、ブ
ランチが一旦形成されると、これら全てのヒントは不要
になり除去する必要がある。

【００４０】ＣＷＤ　先取操作の第１実施例の制御機構
は以下のように要約される。次のＴ　ａｈｅａｄ　番目
のサイクルで実行される予定の命令Ｉは、命令キャッシ
ュ５０（命令キャッシュ先取ヒントがある場合）　又は
主記憶装置６０　（命令キャッシュ先取誤りがある場合
）　のいずれかからキャッシュ制御ユニットに送出され
る。

【００４１】先取りされた命令Ｉはキャッシュ制御ユニ
ット３０においてプリデコードされ、更新されようとし
ているレジスタ及び命令Ｉが実行される場合に参照され
るべきデータを検索する。

【００４２】先取された命令Ｉの実行により更新されよ
うとしているレジスタＲｉ　がある場合、レジスタ　Ｒ
ｉ　のカウンタフィールドを　Ｔａｈｅａｄ　に設定す
る。ここで、　Ｔａｈｅａｄ　は、ＣＷＤ　先取スキム
が先取りするサイクルの数である。先取りされた命令Ｉ
によって参照されるデータがある場合、データ先取要求
が発生する。予期された参照すべきデータが最も近いア
ドレスモードの場合、先取要求は送出しない。予期され
た参照データ　Ｄｉ　が直接的なアドレスモードの場合
、データキャッシュをチェックして参照データ　Ｄｉ　
がキャッシュ６０にすでにあるか否かを確認する。参照
データ　Ｄｉ　について先取キャッシュ誤りがある場合
だけＤｉ　の先取り要求を送出する。予期した参照デー
タ　Ｄｉ　が間接的なアドレスモードの場合並びに　Ｄ
ｉ　のアドレス計算に用いた全てのレジスタのカウンタ
フィールドが零の場合、データキャッシュ６０をチェッ
クして参照データ　Ｄｉ　がキャッシュ６０にすでにあ
るか否かを調べる。参照データ　Ｄｉ　がすでにキャッ
シュ６０に存在する場合、参照データ　Ｄｉ　について
の先取要求が打ち切られる。一方、キャッシュ中に存在
しない場合、参照データ　Ｄｉ　についての先取要求は
、バスラインがフリーになりしだい主記憶装置に送出さ
れる。

【００４３】先取りされた命令Ｉに係る参照データ　Ｄ
ｉ　が存在するか又は　Ｄｉ　のアドレス計算に用いた
レジスタのカウンタフィールドの数個が零でない場合、
　Ｄｉ　についての先取要求は先取キューに配置され、
そのカウンタフィールドは　Ｄｉ　のアドレス計算に用
いたレジスタの非零値である最大値にセットする。

【００４４】各命令の後、レジスタファイル２０及び先
取キュー４０の全てのカウンタは１だけデクリメントす
る（カウンタがすでに零になっている場合）。先取キュ
ーにおける先取要求のカウンタフィールドが零の場合、
その有効アドレスは再計算され、バスラインがフリーに
なりしだい、新しく計算されたアドレスを用いてデータ
先取要求を送出する。

【００４５】データ先取の進行中に、システムの機能的
ユニットに対してバスラインを使用する新たな要求があ
る場合において、以下の状況が生じた場合にはデータの
先取は打ち切られる。 １．新しい要求が命令キャッシュ誤りの場合。 ２．新しい要求が命令データキャッシュ誤りであり且つ
この新しい要求が現行のデータ先取要求と同一でない場
合　（制御ユニット３０はどのデータ先取要求が供給さ
れているかを考慮し、２個の要求を比較してこれらの要
求が同一か否かを確認する）。 ３．トラップ又はマスク不可能な割込のような一層高い
割込優先を有する他の要求が生じた場合。 ブランチが生ずると、ブランチ命令が実行される前に先
取キューに存在する全ての先取要求は先取キューから除
去される。

【００４６】図３はＣＷＤ　先取機構を有する計算機の
簡単化した実施例を示す。図３の実施例の図２に示す実
施例に勝る主要な利点は、制御機構及びハードウエアが
一層簡単になることである。図２と比較して、図３の実
施例の主要な特徴は、レジスタが更新されようとする時
及び先取要求が送出され得る時にブックキーピング操作
が全くないことである。図３の実施例は、先取られた命
令Ｉに参照データがあるか否かを確認しようとするだけ
である。命令中に参照データがある場合、必要な場合に
はそのアドレス　Ａｉ　はレジスタファイル中のレジス
タの現在の値を用いて直ちに計算される。次に、キャシ
ュがチェックされてアドレス　Ａｉ　の内容がすでにキ
ャッシュ中に存在するか否かを確認する。先取誤りがあ
る場合、アドレス　Ａｉ　についての先取要求は先取キ
ューに入力されバスラインがフリーになると送出される
。図３の実施例についての制御機構は以下のように要約
することができる。

【００４７】次の　Ｔａｈｅａｄ　番目のサイクルで実
行される予定の命令Ｉは、命令キャッシュ（命令キャッ
シュ先取ヒットがある場合）又は主記憶装置（命令キャ
ッシュ先取誤りがある場合）からデータキャッシュ制御
ユニットに送出する。ここで、　Ｔａｈｅａｄ　はＣＷ
Ｄ　先取スキムが先取りするサイクルの番号である。

【００４８】命令Ｉはキャッシュ制御ユニット３０にお
いてプリデコードされ、命令Ｉに係る参照データ　Ｄｉ
　のアドレスは、必要な場合レジスタファイル２０のあ
るレジスタの現在値を用いて検索する。命令Ｉに参照す
べきデータ　Ｄｉ　がある場合、データキャッシュ６０
をチェックしてデータ　Ｄｉ　が存在するか否かを確認
する。データ　Ｄｉ　がすでにデータキャッシュ６０に
存在する場合、先取要求は無視する。一方、データ　Ｄ
ｉ　がキャッシュメモリに存在しない場合、データ　Ｄ
ｉ　についての先取要求を先取キュー４０に入力させる
。データ　Ｄｉ　の先取は、バスラインがフリーになっ
たとき開始する。

【００４９】データの先取操作の進行中に、システムの
機能しているユニットに対してバスラインを使用する新
たな要求がある場合、以下の状態が生じたときデータの
先取を打ち切る。 １．新しい要求が命令キャッシュ誤りの場合。 ２．新しい要求がデータキャッシュ誤りであり、この新
しい要求が現在のデータ先取要求と同一でない場合。 ３．トラップ又はマスク不可能な割込のような高い割込
優先を有する他の要求がシステムに生じた場合。 ブランチが生ずると、ブランチの実行前に先取キューに
ある全ての先取要求は先取キューから除去される。

【００５０】図３の実施例において、レジスタが更新さ
れようとしているとき並びに先取要求を送出することが
できるときにおいて全てのブックキーピングが存在しな
いから、命令Ｉにより先取されたデータは、命令Ｉの実
行中に実際に参照される同一のデータではない。しかし
ながら、この状況はさほど悪いものではない。データＤ
ｉ　の先取りとデータ　Ｄｉ　の実際の参照との間の時
間的ギャップ　Ｔａｈｅａｄ　は数個の命令にすぎない
からである。この正しくないデータ先取の機会はさほど
高くない。このコンパィラは、ＣＷＤ　先取スキムのア
ドレス計算に用いたレジスタを更新させる命令を移動さ
せて一層早く発生させることにより、この状態を回避し
続けることもできる。さらに、データ参照ポインタは通
常一定時間で更新される。従って、アドレス計算にレジ
スタの古い値を用いてＣＷＤ　スキムのデータ先取を行
なう場合、生ずる参照アドレスはすでにデータキャッシ
ュに先取りされているデータを指示しなければならない
。この場合、先取は何んら送出されずデータキャッシュ
混乱も全く生じない。

【図面の簡単な説明】

【図１】図１は従来のレジスタプレローデング技術によ
る課題を説明するための線図である。

【図２】図２は本発明の正確な実施例を示すブロック図
である。

【図３】図３は一層簡単化した本発明の実施例を示すブ
ロック図である。

【符号の説明】

１０　　処理ユニット ２０　　レジスタファイル ３０　　制御ユニット ４０　　先取キュー ５０　　命令キャッシュ ６０　　主記憶装置

Claims (14)

【特許請求の範囲】
1. 【請求項１】　　処理ユニットと主記憶装置を有するデ
   ジタル計算機を作動させるに当たり、処理ユニット命令
   を命令キャッシュに先取りさせ、先取りされた命令を前
   記命令キャッシュで復調し、この命令によりいかなるデ
   ータが参照されるかを決定し、前記命令キャッシュで復
   調された先取命令に基いて前記主記憶装置からデータを
   先取りすることを特徴とする計算機の作動方法。
2. 【請求項２】　　請求項１に記載の計算機の作動方法に
   おいて、さらに、前記命令キャッシュで先取りされた命
   令がデータを直接参照されるものかを決定し、データを
   直接参照させている場合前記主記憶装置にデータ要求を
   送出する工程を有することを特徴とする計算機の作動方
   法。
3. 【請求項３】　　請求項１又は２に記載の計算機の作動
   方法において、さらに、前記命令キャッシュで先取りさ
   れた命令がデータを間接的に参照されるものかを前記処
   理ユニットのレジスタに基いて決定し、処理ユニットの
   各レジスタに対して、レジスタが使用され得る前に通過
   すべきプロセッササイクルの数の計数を続行して正確な
   間接アドレス計算を行なう工程を有することを特徴とす
   る計算機の作動方法。
4. 【請求項４】　　請求項３に記載の計算機の作動方法に
   おいて、さらに、各先取り要求が実行され得る前に通過
   すべきプロセスサイクルの数を表示するカウンタと間連
   して、データ先取要求をキューメモリに保持する工程を
   有することを特徴とする計算機の作動方法。
5. 【請求項５】　　請求項４に記載の計算機の作動方法に
   おいて、前記先取キューのデータ先取要求に関連するカ
   ウンタが、データを要求する先取された命令によって間
   接アドレス計算に用いられるレジスタ用に維持されてい
   るカウンタフィールドの最上位に最初にセットされるこ
   とを特徴とする計算機の作動方法。
6. 【請求項６】　　処理ユニットと、主記憶装置と、前記
   主記憶装置から処理ユニットに対する命令を先取及び保
   持するように構成した命令キャッシュ手段と、前記命令
   キャッシュ手段に保持された命令においてデータの参照
   が行なわれることを決定すると共に、この決定に際して
   データの先取を発生させて前記データを取り込むデータ
   キャッシュ制御手段と、前記主記憶装置に対して表示す
   るものとしてキャッシュされたデータを保持するデータ
   キャッシュ手段とを具えることを特徴とする計算機。
7. 【請求項７】　　請求項６に記載の計算機において、前
   記データキャッシュ制御手段を、命令に対して順次アド
   レスで前記決定を実行するように前記処理ユニットのプ
   ログラムカウンタの後段に配置したことを特徴とする計
   算機。
8. 【請求項８】　　請求項７に記載の計算機において、前
   記データキャッシュ制御手段が、データ先取の要求を先
   取キューにバッファリングするキュー手段を具えること
   を特徴とする計算機。
9. 【請求項９】　　請求項８に記載の計算機において、前
   記データ先取を送出し、又はデータ参照が間接アドレス
   モードの場合前記データ先取要求を先取キューに入力さ
   せる手段を具えることを特徴とする計算機。
10. 【請求項１０】　　請求項６、７、８又は９に記載の計
    算機において前記データキャッシュ制御手段が、命令が
    、前記処理ユニットに具えられている１又はそれ以上の
    レジスタに保持されている情報を用いる間接アドレスモ
    ードでデータの参照を行なうかを決定すると共に、この
    際前記レジスタに保持されている情報からデータの参照
    を決定するように構成されていることを特徴とする計算
    機。
11. 【請求項１１】　　請求項１０に記載の計算機において
    、前記各レジスタが、２個のアクセスポートと、処理ユ
    ニットをアクセスさせる第１ポートと、データキャッシ
    ュ制御手段をアクセスさせる第２ポートとを有すること
    を特徴とする計算機。
12. 【請求項１２】　　請求項１０又は１１に記載の計算機
    において、第１のカウンタ手段が前記各レジスタとそれ
    ぞれ関連し、現在の処理ユニット命令と将来の処理ユニ
    ットによる各レジスタの内容変更との間の処理サイクル
    の各計数を持続することを特徴とする計算機。
13. 【請求項１３】　　請求項１２及び８に記載の計算機に
    おいて、前記先取キューの先取要求と関連する第２のカ
    ウンタ手段を具え、データ先取りを正確に実行する前に
    通過すべき処理サイクルの数を表示するように構成した
    ことを特徴とする計算機。
14. 【請求項１４】　　請求項１３に記載の計算機において
    、前記数を、データの参照を決定するために用いた１又
    はそれ以上のレジスタと関連する各計数値の最高値に初
    期設定する手段を具えることを特徴とする計算機。