JPH04254363A - Lead frame and semiconductor integrated circuit device utilizing the same - Google Patents
Lead frame and semiconductor integrated circuit device utilizing the sameInfo
- Publication number
- JPH04254363A JPH04254363A JP3015362A JP1536291A JPH04254363A JP H04254363 A JPH04254363 A JP H04254363A JP 3015362 A JP3015362 A JP 3015362A JP 1536291 A JP1536291 A JP 1536291A JP H04254363 A JPH04254363 A JP H04254363A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead frame
- lead
- package
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000725 suspension Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、リードフレーム及びそ
れを用いた半導体集積回路装置に関し、特に表面実装形
ＬＳＩパッケージのリフロー・クラック耐性の向上に適
用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a semiconductor integrated circuit device using the lead frame, and more particularly to a technique effective for improving reflow crack resistance of a surface-mounted LSI package.
【０００２】0002
【従来の技術】従来、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ） などの表面実装形ＬＳＩパッケージは
、図４に示すように、合成樹脂からなるパッケージ本体
１０内に封止した矩形のタブ（ダイパッドともいう）２
の周囲に多数のリード４を配置し、これらのリード４と
タブ２上の半導体チップ１１とをワイヤ１２で接続した
構造となっている。上記タブ２は、リード４と同じ４２
アロイなどの導電材からなり、リードフレームの状態で
は、その四隅に設けたタブ吊りリード３によってリード
フレームに支えられている。[Prior Art] Conventionally, QFP (Quad Flat P
As shown in FIG. 4, a surface-mounted LSI package such as a package) has a rectangular tab (also called a die pad) 2 sealed inside a package body 10 made of synthetic resin.
A large number of leads 4 are arranged around the tab 2, and these leads 4 and the semiconductor chip 11 on the tab 2 are connected by wires 12. The tab 2 above is the same 42 as the lead 4.
It is made of a conductive material such as an alloy, and when it is in a lead frame state, it is supported by the lead frame by tab suspension leads 3 provided at its four corners.
【０００３】上記のような表面実装形ＬＳＩパッケージ
は、リフロー半田付け時におけるパッケージ・クラック
の発生をいかに抑えるかが大きな課題となっている。パ
ッケージ・クラックとは、パッケージが吸湿している場
合、リフロー半田付け時の熱に起因する剪断応力によっ
てタブと樹脂との界面などが剥離し、この剥離部が水蒸
気圧によって拡大して樹脂が割れる現象であり、これが
チップの上面で発生すると、ワイヤの切断などの深刻な
不良を引き起こす。[0003] A major problem with surface-mounted LSI packages as described above is how to suppress the occurrence of package cracks during reflow soldering. Package cracking is when a package absorbs moisture, and the interface between the tab and the resin separates due to the shear stress caused by the heat during reflow soldering, and this peeled part expands due to water vapor pressure, causing the resin to crack. If this phenomenon occurs on the top surface of the chip, it will cause serious defects such as wire breaks.
【０００４】１９８５アイ・イー・イー・イー／アイ・
アール・ピー・エス（１９８５ＩＥＥＥ／ＩＲＰＳ）１
９６頁Ｆｉｇ−９には、パッケージ・クラック対策を施
した表面実装形ＬＳＩパッケージの一例が記載されてい
る。この文献に記載されたＬＳＩパッケージは、図５に
示すように、パッケージ本体１０の下面にタブ２の裏面
に達する貫通孔１３を設け、この貫通孔１３を通じてパ
ッケージ内の水蒸気を外部に逃がす構造になっている。1985 I.E.E.E./I.E.E.
RPS (1985 IEEE/IRPS) 1
FIG. 9 on page 96 describes an example of a surface-mounted LSI package that has measures against package cracks. As shown in FIG. 5, the LSI package described in this document has a structure in which a through hole 13 that reaches the back surface of the tab 2 is provided on the lower surface of the package body 10, and water vapor inside the package escapes to the outside through the through hole 13. It has become.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、パッケ
ージ本体の下面に貫通孔を設けた前記従来技術は、この
貫通孔を通じてパッケージ内に水分が浸入し易いため、
パッケージの耐湿寿命が低下する虞れがある。[Problems to be Solved by the Invention] However, in the prior art in which a through hole is provided on the lower surface of the package body, moisture easily enters into the package through the through hole.
There is a risk that the moisture resistance life of the package will be reduced.
【０００６】また、パッケージ本体に貫通孔を設けるた
めに特殊なモールド金型を必要とするため、パッケージ
コストの上昇を招くという問題がある。さらに、モール
ド後に金型からパッケージ本体を取り外す際、貫通孔の
近傍にストレスが加わるため、リフロー半田付け時に貫
通孔の近傍でパッケージ・クラックが発生し易くなる虞
れもある。[0006] Furthermore, since a special mold is required to provide the through hole in the package body, there is a problem in that the package cost increases. Furthermore, when the package body is removed from the mold after molding, stress is applied to the vicinity of the through-hole, so there is a risk that package cracks are likely to occur in the vicinity of the through-hole during reflow soldering.
【０００７】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、表面実装形ＬＳＩパッケ
ージのパッケージ・クラック耐性を向上させることので
きる技術を提供することにある。The present invention has been made in view of the above-mentioned problems, and its purpose is to provide a technique that can improve the package crack resistance of a surface-mounted LSI package.
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【０００９】[0009]
【課題を解決するための手段】本発明の表面実装形ＬＳ
Ｉパッケージ用リードフレームは、コーナー部にタブ吊
りリードを設けたタブの各辺とそれに対向するタイバー
とのなす角をほぼ４５度にしたものである。[Means for solving the problems] Surface mount type LS of the present invention
The lead frame for an I package has an angle of approximately 45 degrees between each side of a tab with a tab suspension lead provided at the corner and a tie bar facing the tab.
【００１０】0010
【作用】上記した手段によれば、タブの各辺とそれに対
向するタイバーとのなす角を従来の０度（平行）からほ
ぼ４５度とすることにより、コーナー部に設けたタブ吊
りリードの長さを最短にすることができる。これにより
、リフロー半田付け時にパッケージ内で発生した高圧の
水蒸気が上記タブ吊りリードと樹脂との界面を通じて外
部に抜け易くなるため、パッケージ・クラックの発生率
が低減される。[Operation] According to the above-mentioned means, by changing the angle between each side of the tab and the tie bar facing it from the conventional 0 degrees (parallel) to approximately 45 degrees, the length of the tab suspension lead provided at the corner portion is increased. can be minimized. This makes it easier for high-pressure water vapor generated within the package during reflow soldering to escape to the outside through the interface between the tab suspension lead and the resin, thereby reducing the incidence of package cracks.
【００１１】[0011]
【実施例】図１に示す本実施例のリードフレーム１は、
例えば表面実装形ＬＳＩパッケージの一種であるＱＦＰ
の組立てに用いるものである。このリードフレーム１の
中央部には、半導体チップを搭載する矩形のタブ（ダイ
パッド）２が配置されており、このタブ２のコーナー部
には、ダブ２を支える四本のタブ吊りリード３が設けら
れている。[Example] The lead frame 1 of this example shown in FIG.
For example, QFP, which is a type of surface mount LSI package.
It is used for assembling. A rectangular tab (die pad) 2 on which a semiconductor chip is mounted is placed in the center of the lead frame 1, and four tab suspension leads 3 supporting the dub 2 are provided at the corners of this tab 2. It is being
【００１２】上記タブ２の外側には、複数本のリード４
がタブ２を囲むように設けられている。リード４は、パ
ッケージ本体の内部に封止される領域と外部に露出する
領域との境界部となるモールドライン（Ｍ）の内側をイ
ンナーリード部、外側をアウターリード部とそれぞれ称
しており、アウターリード部のピッチは、例えば０．５
ｍｍ程度である。A plurality of leads 4 are provided on the outside of the tab 2.
are provided so as to surround the tab 2. In the lead 4, the inside of the mold line (M), which is the boundary between the area sealed inside the package body and the area exposed to the outside, is called an inner lead part, and the outside part is called an outer lead part. The pitch of the lead part is, for example, 0.5
It is about mm.
【００１３】リード４の中途部には、リード４の支持と
モールド時における樹脂の溢出防止とを兼ねた枠状のタ
イバー（ダム）５が設けられている。本実施例のリード
フレーム１は、前記タブ２の各辺とそれに対向するタイ
バー５とのなす角がほぼ４５度になっている。A frame-shaped tie bar (dam) 5 is provided in the middle of the lead 4 to support the lead 4 and to prevent resin from overflowing during molding. In the lead frame 1 of this embodiment, the angle formed between each side of the tab 2 and the tie bar 5 opposing it is approximately 45 degrees.
【００１４】リードフレーム１の最外周部は、外枠６お
よび内枠７からなる。上記外枠６には、リードフレーム
１をモールド金型の所定箇所に位置決めする際のガイド
となるガイト孔８が設けられている。リードフレーム１
を構成する上記タブ２、タブ吊りリード３、リード４、
タイバー５、外枠６および内枠７は、例えば４２アロイ
、銅などの導電材料からなるフープ材をプレス加工また
はエッチングにより一体成形したもので、フープ材の板
厚は、１５０〜２５０μｍ程度である。リードフレーム
１は上記した各部によって構成される単位フレームを一
方向に複数個連設した構成になっている。The outermost peripheral portion of the lead frame 1 consists of an outer frame 6 and an inner frame 7. The outer frame 6 is provided with a guide hole 8 that serves as a guide when positioning the lead frame 1 at a predetermined location in the mold. Lead frame 1
The above-mentioned tab 2, tab suspension lead 3, lead 4,
The tie bar 5, outer frame 6, and inner frame 7 are integrally formed by pressing or etching a hoop material made of a conductive material such as 42 alloy or copper, and the thickness of the hoop material is about 150 to 250 μm. . The lead frame 1 has a structure in which a plurality of unit frames constituted by the above-mentioned parts are arranged in series in one direction.
【００１５】図２は、上記リードフレーム１を用いて組
立てられたＱＦＰ９の概略平面図である。FIG. 2 is a schematic plan view of a QFP 9 assembled using the lead frame 1 described above.
【００１６】エポキシ系樹脂などの合成樹脂からなるパ
ッケージ本体１０内に封止された前記タブ２の上には、
例えば論理ＬＳＩを形成したシリコン単結晶からなる半
導体チップ１１が搭載されており、この半導体チップ１
１とリード４とは、ＡｕまたはＣｕからなるワイヤ１２
を介して電気的に接続されている。On the tab 2 sealed in the package body 10 made of synthetic resin such as epoxy resin, there is a
For example, a semiconductor chip 11 made of silicon single crystal forming a logic LSI is mounted.
1 and lead 4 are wires 12 made of Au or Cu.
electrically connected via.
【００１７】上記ＱＦＰ９を組立てるには、常法に従っ
てリードフレーム１のタブ２上に半導体チップ１１を接
着し、次いで上記半導体チップ１１のボンディングパッ
ドとリード４との間にワイヤ１２をボンディングした後
、このリードフレーム１をモールド金型に装着してパッ
ケージ本体１０を成形する。続いて、リードフレーム１
の不要箇所、すなわちパッケージ本体１０の外部に露出
したタブ吊りリード３の一部やタイバー５、外枠６およ
び内枠７をプレスで切断除去した後、リード４のアウタ
ーリード部を成形する。To assemble the QFP 9, the semiconductor chip 11 is bonded onto the tab 2 of the lead frame 1 in accordance with a conventional method, and then the wires 12 are bonded between the bonding pads of the semiconductor chip 11 and the leads 4. This lead frame 1 is mounted in a mold to form a package body 10. Next, lead frame 1
After cutting and removing unnecessary portions of the tab suspension leads 3, tie bars 5, outer frame 6, and inner frame 7 exposed to the outside of the package body 10 using a press, the outer lead portions of the leads 4 are molded.
【００１８】上記ＱＦＰ９によれば、タブ２の各辺とそ
れに対向するタイバー５とのなす角をほぼ４５度とした
ことにより、タブ２の各コーナー部に設けたタブ吊りリ
ード３の長さを最短にすることができる。これにより、
リフロー半田付け時にパッケージ内で発生した高圧の水
蒸気が上記タブ吊りリード３と樹脂との界面を通じて外
部に抜け易くなるので、パッケージ・クラックの発生率
を低減することができる。この場合、パッケージ本体１
０内のタブ吊りリード３の長さを５ｍｍまたはそれ以下
とすることにより、パッケージ・クラックの発生率を著
しく低減できることが本発明者の実験により明らかとな
った。According to the QFP9, the angle between each side of the tab 2 and the tie bar 5 facing it is approximately 45 degrees, so that the length of the tab suspension lead 3 provided at each corner of the tab 2 can be reduced. can be made as short as possible. This results in
Since high-pressure water vapor generated within the package during reflow soldering can easily escape to the outside through the interface between the tab suspension lead 3 and the resin, the incidence of package cracks can be reduced. In this case, package body 1
The inventor's experiments have revealed that by setting the length of the tab suspension lead 3 in the package to 5 mm or less, the incidence of package cracks can be significantly reduced.
【００１９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。[0019] Above, the invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Needless to say.
【００２０】前記実施例では、タブの四箇所のコーナー
部にそれぞれ一本ずつのタブ吊りリードを設けたリード
フレームに適用した場合について説明したが、例えば図
３に示すように、タブ２の四箇所のコーナー部のうちの
二箇所だけにタブ吊りリード３を設けたリードフレーム
１に適用することもできる。In the above embodiment, the case where the lead frame is applied is explained in which one tab suspension lead is provided at each of the four corners of the tab. For example, as shown in FIG. The present invention can also be applied to a lead frame 1 in which the tab hanging leads 3 are provided at only two of the corner portions.
【００２１】前記実施例では、ＱＦＰ用のリードフレー
ムに適用した場合について説明したが、タブおよびタブ
吊りリードを有する表面実装形ＬＳＩパッケージ全般に
適用することができる。In the above embodiment, the case where the present invention is applied to a QFP lead frame has been described, but the present invention can be applied to all surface mount type LSI packages having tabs and tab suspension leads.
【００２２】[0022]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。[Effects of the Invention] Among the inventions disclosed in this application, the effects obtained by the typical inventions will be briefly explained as follows.
It is as follows.
【００２３】タブのコーナー部にタブ吊りリードを設け
た表面実装形ＬＳＩパッケージ用リードフレームにおい
て、タブの各辺とそれに対向するタイバーとのなす角を
ほぼ４５度とすることにより、リフロー半田付け時にパ
ッケージ内で発生した高圧の水蒸気が上記タブ吊りリー
ド３と樹脂との界面を通じて外部に抜け易くなるので、
表面実装形ＬＳＩパッケージのパッケージ・クラック耐
性が向上する。In a lead frame for a surface mount type LSI package in which a tab hanging lead is provided at the corner of the tab, the angle between each side of the tab and the opposing tie bar is approximately 45 degrees, so that it can be easily used during reflow soldering. The high-pressure water vapor generated inside the package easily escapes to the outside through the interface between the tab suspension lead 3 and the resin.
The package crack resistance of surface-mounted LSI packages is improved.
【図１】本発明の一実施例であるリードフレームの平面
図である。FIG. 1 is a plan view of a lead frame that is an embodiment of the present invention.
【図２】このリードフレームを用いたＱＦＰの概略図で
ある。FIG. 2 is a schematic diagram of a QFP using this lead frame.
【図３】本発明の他の実施例であるＱＦＰの概略図であ
る。FIG. 3 is a schematic diagram of a QFP that is another embodiment of the present invention.
【図４】従来のＱＦＰの概略図である。FIG. 4 is a schematic diagram of a conventional QFP.
【図５】従来のＱＦＰの断面図である。FIG. 5 is a cross-sectional view of a conventional QFP.
１ リードフレーム ２ タブ ３ タブ吊りリード ４ リード ５ タイバー ６ 外枠 ７ 内枠 ８ ガイド孔 ９ ＱＦＰ １０ パッケージ本体 １１ 半導体チップ １２ ワイヤ １３ 貫通孔 Ｍ モールドライン 1 Lead frame 2 Tab 3 Tab hanging lead 4 Lead 5 Tie bar 6 Outer frame 7 Inner frame 8 Guide hole 9 QFP 10 Package body 11 Semiconductor chip 12 Wire 13 Through hole M Mold line
Claims (5)
ー部にタブ吊りリードを設けた表面実装形ＬＳＩパッケ
ージ用のリードフレームであって、前記タブの各辺とそ
れに対向するタイバーとのなす角をほぼ４５度にしたこ
とを特徴とするリードフレーム。1. A lead frame for a surface mount type LSI package in which a tab suspension lead is provided at the corner part of a tab on which a semiconductor chip is mounted, the angle between each side of the tab and a tie bar opposing it being approximately A lead frame characterized by its 45-degree angle.
特徴とする請求項１記載のリードフレーム。2. The lead frame according to claim 1, having four tab suspension leads.
ムを用いた表面実装形ＬＳＩパッケージを有することを
特徴とする半導体集積回路装置。3. A semiconductor integrated circuit device comprising a surface-mounted LSI package using the lead frame according to claim 1 or 2.
Ｐであることを特徴とする請求項３記載の半導体集積回
路装置。[Claim 4] The surface mount type LSI package is a QF
4. The semiconductor integrated circuit device according to claim 3, wherein the semiconductor integrated circuit device is P.
りリードの長さは、５ｍｍまたはそれ以下であることを
特徴とする請求項３または４記載の半導体集積回路装置
。5. The semiconductor integrated circuit device according to claim 3, wherein the length of the tab suspension lead sealed within the package body is 5 mm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015362A JPH04254363A (en) | 1991-02-06 | 1991-02-06 | Lead frame and semiconductor integrated circuit device utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015362A JPH04254363A (en) | 1991-02-06 | 1991-02-06 | Lead frame and semiconductor integrated circuit device utilizing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04254363A true JPH04254363A (en) | 1992-09-09 |
Family
ID=11886688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015362A Pending JPH04254363A (en) | 1991-02-06 | 1991-02-06 | Lead frame and semiconductor integrated circuit device utilizing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04254363A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283655A (en) * | 1993-03-26 | 1994-10-07 | Kyocera Corp | Package for housing semiconductor element |
| US7199306B2 (en) | 1994-12-05 | 2007-04-03 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
-
1991
- 1991-02-06 JP JP3015362A patent/JPH04254363A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283655A (en) * | 1993-03-26 | 1994-10-07 | Kyocera Corp | Package for housing semiconductor element |
| US7199306B2 (en) | 1994-12-05 | 2007-04-03 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
| US7397001B2 (en) | 1994-12-05 | 2008-07-08 | Freescale Semiconductor, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (en) | Resin-sealed semiconductor device | |
| JP2000286374A (en) | Semiconductor integrated circuit device | |
| JP2008160148A (en) | Method of forming electronic package | |
| JP2005531137A (en) | Partially patterned leadframe and method for its manufacture and use in semiconductor packaging | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| KR20000048011A (en) | A semiconductor device | |
| JPS6281738A (en) | Lead frame and semiconductor device using said lead frame | |
| JPS60167454A (en) | Semiconductor device | |
| JPH07161876A (en) | Semiconductor integrated circuit device and its manufacture, and mold used for its manufacture | |
| JPH11150213A (en) | Semiconductor device | |
| JPH04254363A (en) | Lead frame and semiconductor integrated circuit device utilizing the same | |
| JPS60120543A (en) | Semiconductor device and lead frame used therefor | |
| JP3528711B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| JPH0582706A (en) | Lead frame | |
| JPH01296653A (en) | Resin-sealed semiconductor device | |
| JPH0870087A (en) | Lead frame | |
| JPH02170454A (en) | Lead frame | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JPH01209751A (en) | Lead frame | |
| JPH0645496A (en) | Semiconductor device and mounting method | |
| JP3251436B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| KR200169135Y1 (en) | Semiconductor package | |
| JP2607576B2 (en) | Semiconductor device | |
| JPH08279585A (en) | Lead frame and its semiconductor device |