JPH04229302A - Control processor - Google Patents

Control processor

Info

Publication number
JPH04229302A
JPH04229302A JP40830090A JP40830090A JPH04229302A JP H04229302 A JPH04229302 A JP H04229302A JP 40830090 A JP40830090 A JP 40830090A JP 40830090 A JP40830090 A JP 40830090A JP H04229302 A JPH04229302 A JP H04229302A
Authority
JP
Japan
Prior art keywords
data
ram
stored
processing
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40830090A
Other languages
Japanese (ja)
Inventor
Tomio Hagiwara
萩原 富男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP40830090A priority Critical patent/JPH04229302A/en
Publication of JPH04229302A publication Critical patent/JPH04229302A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To read stored data out at a high speed at the time of restarting by storing and holding the data at a high speed and also storing and holding process data even at the stop of a power source. CONSTITUTION:The process data are stored in the array variable areas of a working RAM 32 for fast processing and a RAM 34 for data storage holding to which a battery E as an uninterruptive power source is connected, the stored process data are read out, and the array variable area of the RAM 34 for data storage holding is initialized at the start of the operation of the working RAM 32.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は制御処理装置に関し、特
にプログラマブルコントローラ(PC)等に接続されて
データ処理を行う制御処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control processing device, and more particularly to a control processing device that is connected to a programmable controller (PC) or the like and performs data processing.

【0002】0002

【従来の技術】従来、プログラマブルコントローラ(以
下、必要に応じてPCと記載する)には周辺装置が接続
されて利用されている。例えば、ミニコンピュータを接
続して生産指示のデータローディング、現場でのオンラ
インデバックあるいは運転モニタおよび保全等のシステ
ム管理等に利用している。
2. Description of the Related Art Conventionally, peripheral devices have been connected to a programmable controller (hereinafter referred to as a PC if necessary). For example, a minicomputer is connected and used for data loading of production instructions, on-site debugging, and system management such as operation monitoring and maintenance.

【0003】また、ツールはラダーサポートソフトウェ
アを利用してオンラインモニタ等に利用している。
[0003] Also, the tool uses ladder support software and is used for online monitoring and the like.

【0004】この場合、ミニコンピュータでは通常一つ
のワーキングRAM等の配列変数エリアに処理データを
一時的に格納し、あるいは指示内容に即応して読み出し
て、所定のデータ処理を実行している。また、処理デー
タは磁気記録媒体、所謂、フロッピィディスク、ハード
ディスクあるいはICカード等に記録して保持し、以後
の所定の時期に読み出して新たな所望のデータ処理を行
っている。
In this case, the minicomputer normally stores processing data temporarily in an array variable area such as a working RAM, or reads it out immediately in response to instructions to execute predetermined data processing. In addition, processing data is recorded and held on a magnetic recording medium, such as a floppy disk, hard disk, or IC card, and read out at a predetermined time thereafter to perform new desired data processing.

【0005】このようにして、ミニコンピュータでは比
較的速度が速い一つのワーキングRAMの配列変数エリ
アでデータ処理を行うとともに、この処理データを磁気
記録媒体等に記憶して保持するようにしている。
[0005] In this way, in the minicomputer, data processing is performed in the array variable area of one relatively fast working RAM, and the processed data is stored and retained in a magnetic recording medium or the like.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
従来のミニコンピュータで使用されるワーキングRAM
の配列変数エリアに記憶された処理データは電源停止、
例えば、装置の使用停止の間は記憶保持できない。所謂
、揮発性であるためワーキングRAMに記憶された処理
データは磁気記憶媒体に記憶して保持している。この磁
気記録媒体への記憶、読み出しはファイルをオープンさ
せた後、所定の処理手順で実行される。
[Problem to be Solved by the Invention] However, the working RAM used in the above-mentioned conventional minicomputer
The processing data stored in the array variable area of
For example, memory cannot be retained while the device is out of use. Since the processing data is so-called volatile, the processing data stored in the working RAM is stored and held in a magnetic storage medium. This storage and reading from the magnetic recording medium is performed according to a predetermined processing procedure after opening the file.

【0007】この処理手順はワーキングRAMの配列変
数エリアを利用する場合に比較して複雑であり、その処
理、実行速度が遅く、再起動時等に不便を伴う欠点があ
る。
This processing procedure is more complicated than the case of using the array variable area of the working RAM, and has disadvantages such as slow processing and execution speed, and inconvenience when restarting the system.

【0008】本発明は上記の課題に鑑みてなされ、その
目的は電源停止時にも処理データを記憶保持するととも
に、そのデータの記憶保持の処理手順が容易、且つ、高
速に実行されて、再起動における記憶データの読み出し
が高速で実行され、その使用の利便性が向上する優れた
制御処理装置を提供することにある。
The present invention has been made in view of the above-mentioned problems, and its purpose is to store and retain processed data even when the power is turned off, and to easily and quickly execute the processing procedure for storing the data, so that it can be restarted easily. An object of the present invention is to provide an excellent control processing device that can read stored data at high speed and improve the convenience of its use.

【0009】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成するために、少なくとも処理データを記録保持する制
御処理装置において、処理データを並列して記憶し、且
つ、記憶された処理データが並列して読み出される配列
変数エリアの第1および第2の記憶素子と、第1の記憶
素子の電源停止の際にも第2の記憶素子の動作が連続す
るように電源を供給する無停電電源と、第2の記憶素子
に記憶保持された処理データを第1の記憶素子が記憶動
作を開始する際に初期化する初期化制御手段とを備える
ものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention stores at least the processed data in parallel in a control processing device that records and holds the processed data, and the stored processed data an uninterruptible power supply that supplies power to the first and second storage elements of the array variable area that are read in parallel, and so that the second storage element continues to operate even when the power to the first storage element is stopped; and an initialization control means for initializing the processing data stored and held in the second storage element when the first storage element starts a storage operation.

【0010】0010

【作用】本発明の制御処理装置によれば、配列変数エリ
アの第1および第2の記憶素子は同一のデータの並列処
理を行うとともに、装置の電源停止、例えば、使用停止
の間も無停電電源でバックアップされる第2の記憶素子
の配列変数エリアの処理データが記憶保持される。この
際、第1および第2の記憶素子は、例えば、ワーキング
RAMが用いられ、そのデータ処理が高速で実行される
[Operation] According to the control processing device of the present invention, the first and second storage elements of the array variable area process the same data in parallel, and there is no power outage even when the device is powered off, for example, when it is not in use. Processing data in the array variable area of the second storage element backed up by the power supply is stored and held. At this time, working RAMs, for example, are used as the first and second storage elements, and data processing thereof is executed at high speed.

【0011】そして、第2の記憶素子の配列変数エリア
は第1の記憶素子の動作開始時に一括して初期化されて
、第1および第2の記憶素子が同一のデータの並列処理
を行うようにされる。これによって、再起動における記
憶データの読み出しが高速で実行されるものとなり、そ
の利用の利便性が向上する。
[0011]The array variable area of the second storage element is initialized all at once when the first storage element starts operating, so that the first and second storage elements process the same data in parallel. be made into As a result, reading of stored data upon restarting is executed at high speed, and the convenience of its use is improved.

【0012】0012

【実施例】以下、本発明の制御処理装置の実施例を図面
に基づいて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the control processing device of the present invention will be described in detail with reference to the drawings.

【0013】図1において、10は、例えば、工作用ロ
ボット等の制御を行うための周知のプログラマブルコン
トローラである。このPC10には、例えば、生産指示
のデータローディング、現場でのオンラインデバックあ
るいは運転モニタおよび保全等のシステム管理等に利用
する制御処理装置としてのミニコンピュータ20が接続
されている。
In FIG. 1, 10 is a well-known programmable controller for controlling, for example, a work robot. A minicomputer 20 is connected to the PC 10 as a control processing device used for, for example, data loading of production instructions, on-site debugging, and system management such as operation monitoring and maintenance.

【0014】以下、この構成を詳細に説明する。This configuration will be explained in detail below.

【0015】PC10は図示しないマイクロプロセッサ
等のCPU、ワーキングRAM、制御プログラムが格納
されたシステムROM、ユーザプログラムを格納するユ
ーザプログラムROM、CRTおよび設定値等の入力を
行うキー群を備えるコンソール等が設けられた周知の構
成である。
The PC 10 includes a CPU such as a microprocessor (not shown), a working RAM, a system ROM storing a control program, a user program ROM storing a user program, a CRT, and a console equipped with a group of keys for inputting setting values, etc. This is a well-known configuration.

【0016】次に、ミニコンピュータ20は、PC10
のバスラインを共用して情報通信を行うものであり、こ
のミニコンピュータ20にはマイクロプロセッサ等のC
PU24と、この装置の制御プログラムが格納されたシ
ステムプログラムROM28と、ユーザが作成したプロ
グラムを格納するユーザプログラムROM29とがバス
ライン30に接続されている。
Next, the minicomputer 20 is a PC 10
The minicomputer 20 uses a common bus line for information communication, and this minicomputer 20 includes a microprocessor or other C.
The PU 24, a system program ROM 28 storing a control program for this device, and a user program ROM 29 storing a program created by a user are connected to a bus line 30.

【0017】さらに、このミニコンピュータ20のバス
ライン30には、処理データを電源断の場合に記憶保持
しない、所謂、揮発性の配列変数エリアのワーキング用
RAM32と、このワーキング用RAM32と同様に配
列変数エリアのデータ格納および読み出しの並列処理を
行うデータ記憶保持用RAM34が設けられている。こ
のデータ記憶保持用RAM34にはダイオートDを通じ
て電圧を印加する通常電源と、充電可能な電池Eの両方
が接続されている。
Further, the bus line 30 of the minicomputer 20 includes a working RAM 32 which is a so-called volatile array variable area that does not store and retain processing data when the power is turned off, and an array similar to the working RAM 32. A data storage/holding RAM 34 is provided that performs parallel processing of data storage and readout of variable areas. Both a normal power supply that applies voltage through a diode D and a rechargeable battery E are connected to this data storage RAM 34.

【0018】ここで通常電源とは各部に所要の電圧・電
流を供給するためのものである。この場合、通常動作は
通常電源からの電圧で行い、且つ、電池Eに抵抗Rを通
じて充電を行う。したがって、データ記憶保持用RAM
34は、このミニコンピュータ20の通常電源が断とさ
れても、電池Eを電源として動作を続けることになり、
動作の停止はない。すなわち、記憶したデータの記憶が
通常電源の断でも保持される。
[0018] Here, the normal power supply is for supplying the required voltage and current to each part. In this case, normal operation is performed using the voltage from the normal power source, and the battery E is charged through the resistor R. Therefore, RAM for data storage
34 will continue to operate using battery E as a power source even if the normal power of this minicomputer 20 is cut off.
There is no stoppage of operation. That is, the stored data is retained even when the power is turned off.

【0019】またバスライン30には、入出力インター
フェース(I/F)回路36が接続され、ここに表示装
置(CRT)38、動作指示およびデータ入力用のキー
ボード40、フロッピィディスクが装着される外部記憶
装置42および他の装置、例えば、集中管理の制御処理
を行う上位コンピュータと接続するための通信装置44
が接続されている。
An input/output interface (I/F) circuit 36 is also connected to the bus line 30, which includes a display device (CRT) 38, a keyboard 40 for inputting operation instructions and data, and an external device to which a floppy disk is attached. A communication device 44 for connecting to a storage device 42 and other devices, such as a host computer that performs central management control processing.
is connected.

【0020】次に、前記の構成の動作について説明する
Next, the operation of the above configuration will be explained.

【0021】PC10がシステムプログラムROM28
に格納された制御プログラムで所定の動作を行い、続い
て、ミニコンピュータ20あるいは通信装置44を通じ
て接続されたコンピュータとのデータ伝送を行う。
[0021] The PC 10 has a system program ROM 28.
A predetermined operation is performed using a control program stored in the computer, and then data is transmitted to the minicomputer 20 or a computer connected through the communication device 44.

【0022】このデータ伝送は、入出力インターフェー
ス(I/F)回路36に接続される表示装置38、キー
ボード40を利用して、所定の指示内容の処理を実行す
ることにより行われる。
This data transmission is performed by using a display device 38 and a keyboard 40 connected to an input/output interface (I/F) circuit 36 to process predetermined instruction contents.

【0023】この場合、ワーキング用RAM32とデー
タ記憶保持用RAM34には、CPU24による制御で
、バスライン30上の処理データが配列変数エリアにお
ける記憶領域のアドレスを指定して同時に記憶され、あ
るいは、記憶した処理データが同時に読み出される。 このように、ワーキング用RAM32とデータ記憶保持
用RAM34には同一の処理データ、例えば、当日の生
産量を示す処理データが記憶され、あるいは処理データ
が同時に読み出される。この場合、データ記憶保持用R
AM34は通常電源でワーキング用RAM32とCPU
24等とともに動作している。そして、所定の処理が完
了すると、ワーキング用RAM32とデータ記憶保持用
RAM34に記憶された処理データが、ユーザのキーボ
ード40の操作により、外部記憶装置42のフロッピィ
ディスクに格納される。そして、ミニコンピュータ20
の通常電源が断となり、動作が停止する。
In this case, under the control of the CPU 24, the processing data on the bus line 30 is simultaneously stored in the working RAM 32 and the data storage RAM 34 by specifying the address of the storage area in the array variable area. The processed data is read out at the same time. In this way, the working RAM 32 and the data storage RAM 34 store the same processing data, for example, processing data indicating the current day's production amount, or read out the processing data at the same time. In this case, R for data storage
AM34 is a working RAM32 and CPU with normal power supply.
It operates together with 24 etc. When the predetermined processing is completed, the processing data stored in the working RAM 32 and the data storage RAM 34 is stored in the floppy disk of the external storage device 42 by the user's operation of the keyboard 40. And mini computer 20
The normal power supply is cut off and operation stops.

【0024】この際、データ記憶保持用RAM34には
電池Eから自動的に電圧が印加されるため、電源停止と
なることはなく、動作し続けることになる。そして、例
えば、翌日の再起動に前日の稼働状況を表す処理データ
を表示装置38に表示して、その内容を確認する。この
再起動時のデータ記憶保持用RAM34の読み出し処理
は、外部記憶装置42から読み出す場合に比較して高速
で読み出されることになる。
At this time, since voltage is automatically applied to the data storage RAM 34 from the battery E, the power supply will not be stopped and it will continue to operate. Then, for example, when restarting the next day, the processing data representing the previous day's operating status is displayed on the display device 38, and its contents are confirmed. The reading process of the data storage holding RAM 34 at the time of restarting is faster than reading from the external storage device 42.

【0025】図2は、システムROM28に格納された
同時記憶・読み出し処理の動作制御プログラムに対応し
たフローチャートを示している。
FIG. 2 shows a flowchart corresponding to the operation control program for simultaneous storage and readout processing stored in the system ROM 28.

【0026】まず、ステップ101でワーキング用RA
M32とデータ記憶保持用RAM34の配列変数エリア
の初期化が行われる。
First, in step 101, the working RA
The array variable areas of M32 and data storage RAM 34 are initialized.

【0027】そして、ステップ102で所定のユーザプ
ログラムがユーザプログラムROM29から読み出され
る。
Then, in step 102, a predetermined user program is read from the user program ROM 29.

【0028】続いて、ステップ103では、データ記憶
保持用RAM34の配列変数エリアの中の変数エリアの
確保の命令が実行されたか否かが判断される。ここで、
Yesの確保の指示が行われた場合は、ステップ104
で配列変数エリアの中の変数エリアを定義してステップ
102に戻る。
Subsequently, in step 103, it is determined whether an instruction to secure a variable area in the array variable area of the data storage RAM 34 has been executed. here,
If the instruction to secure Yes is given, step 104
A variable area in the array variable area is defined in step 102, and the process returns to step 102.

【0029】すなわち、次のユーザプログラムをユーザ
プログラムROM29から読み出して、ワーキング用R
AM32の配列変数エリアの中の処理データ保持の変数
エリアの定義に移行する。
That is, the next user program is read from the user program ROM 29, and the working R
Moving on to the definition of the variable area for holding processing data in the array variable area of AM32.

【0030】一方、ステップ103でNoの場合、すな
わち、データ記憶保持用RAM34の配列変数エリアの
中の変数エリアの確保の命令が実行されない場合は、ス
テップ105でワーキング用RAM32の変数エリアの
確保の命令が実行されたか否かが判断される。
On the other hand, if the answer in step 103 is No, that is, if the command to secure the variable area in the array variable area of the data storage RAM 34 is not executed, then in step 105 the instruction to secure the variable area in the working RAM 32 is executed. It is determined whether the instruction has been executed.

【0031】ここで、Yesの場合は、ステップ106
で変数エリアを定義してステップ102に戻る。
Here, if Yes, step 106
A variable area is defined in step 102, and the process returns to step 102.

【0032】またステップ105でNoの場合は、次の
ステップ107でデータ記憶保持用RAM34の変数エ
リアの初期化が命令されたか否かが判断される。
If the answer is No in step 105, it is determined in the next step 107 whether or not initialization of the variable area of the data storage RAM 34 has been instructed.

【0033】ここでYesの場合は、ステップ108で
データ記憶保持用RAM34の変数エリアの初期化が実
行される。
If YES here, the variable area of the data storage RAM 34 is initialized in step 108.

【0034】また、Noの場合は、次のステップ109
で所定の命令の実行が行われて、ステップ102に戻る
。このように配列変数エリアの処理が実行される。
[0034] If the answer is No, proceed to the next step 109.
The predetermined command is executed in step 102, and the process returns to step 102. In this way, processing of the array variable area is executed.

【0035】このようにして、比較的処理速度が速いワ
ーキング用RAM32とデータ記憶保持用RAM34で
同一のデータの並列処理が実行されるとともに、データ
記憶保持用RAM34の配列変数エリアが一括して初期
化される。さらに装置の電源停止時には、電池Eでバッ
クアップされるデータ記憶保持用RAM34の配列変数
エリアに処理データが記憶保持される。したがって、例
えば、翌日の再起動時に、前日の稼動状況を表す処理デ
ータがフロッピィディスクを用いた記憶装置からの読み
出しよりも高速で読み出されるものとなり、再起動時の
動作処理が遅延するという煩わしさがなくなる。
In this way, parallel processing of the same data is executed in the working RAM 32 and the data storage RAM 34, which have relatively fast processing speeds, and the array variable area of the data storage RAM 34 is initialized all at once. be converted into Furthermore, when the power of the apparatus is stopped, the processing data is stored and held in the array variable area of the data storage and holding RAM 34 backed up by the battery E. Therefore, for example, when restarting the next day, processing data representing the previous day's operating status will be read out faster than reading from a storage device using a floppy disk, causing the inconvenience of a delay in operational processing upon restart. disappears.

【0036】[0036]

【発明の効果】以上説明したように、本発明の制御処理
装置によれば、比較的処理速度が速い第1および第2の
記憶素子は同一のデータの並列処理を行うとともに、第
2の記憶素子の配列変数エリアが一括して初期化され、
さらに装置の電源停止、例えば、使用停止時に無停電電
源でバックアップされる第2の記憶素子の配列変数エリ
アに処理データが記憶保持されるため、再起動時におけ
るデータの読み出しが高速で行われて、動作処理が遅延
することなく、その使用の利便性が向上するという利点
を有する。
As explained above, according to the control processing device of the present invention, the first and second storage elements, which have relatively high processing speeds, process the same data in parallel, and the second storage element processes the same data in parallel. The array variable area of the elements is initialized all at once,
Furthermore, when the device is powered down, for example when the device is stopped, the processed data is stored and retained in the array variable area of the second storage element that is backed up by an uninterruptible power supply, so data can be read out at high speed when the device is restarted. , it has the advantage that the operational processing is not delayed and the convenience of its use is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の制御処理装置の構成を示すブロック図
である。
FIG. 1 is a block diagram showing the configuration of a control processing device of the present invention.

【図2】実施例における同時記憶・読み出し処理の動作
制御のプログラムに対応したフローチャートを示してい
る。
FIG. 2 shows a flowchart corresponding to a program for controlling operation of simultaneous storage and readout processing in the embodiment.

【符号の説明】[Explanation of symbols]

10  プログラマブルコントローラ 20  ミニコンピュータ 24  CPU 28  システムプログラムROM 29  ユーザプログラムROM 30  バスライン 32  ワーキング用RAM 34  データ記憶保持用RAM E  電池 10 Programmable controller 20 Mini computer 24 CPU 28 System program ROM 29 User program ROM 30 Bus line 32 Working RAM 34 RAM for data storage E Battery

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  少なくとも処理データを記録保持する
制御処理装置において、上記処理データを並列して記憶
し、且つ、記憶された上記処理データが並列して読み出
される配列変数エリアの第1および第2の記憶素子と、
上記第1の記憶素子の電源停止の際にも第2の記憶素子
の動作が連続するように電源を供給する無停電電源と、
上記第2の記憶素子に記憶保持された上記処理データを
第1の記憶素子が記憶動作を開始する際に初期化する初
期化制御手段と、を備えることを特徴とする制御処理装
置。
1. In a control processing device that records and holds at least processed data, the processed data is stored in parallel, and the stored processed data is read out in parallel in first and second array variable areas. a memory element, and
an uninterruptible power supply that supplies power so that the second storage element continues to operate even when the power to the first storage element is stopped;
A control processing device comprising: initialization control means for initializing the processing data stored and held in the second storage element when the first storage element starts a storage operation.
JP40830090A 1990-12-27 1990-12-27 Control processor Pending JPH04229302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40830090A JPH04229302A (en) 1990-12-27 1990-12-27 Control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40830090A JPH04229302A (en) 1990-12-27 1990-12-27 Control processor

Publications (1)

Publication Number Publication Date
JPH04229302A true JPH04229302A (en) 1992-08-18

Family

ID=18517772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40830090A Pending JPH04229302A (en) 1990-12-27 1990-12-27 Control processor

Country Status (1)

Country Link
JP (1) JPH04229302A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146168A (en) * 2007-12-14 2009-07-02 Omron Corp Part mounting substrate for plc

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146168A (en) * 2007-12-14 2009-07-02 Omron Corp Part mounting substrate for plc

Similar Documents

Publication Publication Date Title
KR950001418B1 (en) Pop up control system for portable computer having setup function and popup function
JPH0876872A (en) Computer device
JPH04229302A (en) Control processor
KR100568246B1 (en) Computer System And Controlling Method Thereof
JP2561340B2 (en) Information processing device
JPH0332803B2 (en)
JPH01130202A (en) Numerical controller
KR100292155B1 (en) Digital computer having easy operation environment and using method thereof
JPH023847A (en) Host link work station set up system
JPH04169929A (en) Boot priority changing device
JPH0581089A (en) Electronic equipment
JPH05274155A (en) Floppy disk device containing automatic program starting function
JPS58168121A (en) Processing system of power failure restoration
JPH1078812A (en) Method for transferring data and device for controlling data transfer
JPS61248107A (en) Operation system for large capacity part program in numerical controller
JPH0475145A (en) Hardware checking system for computer
JPH05204750A (en) Data holding system for program controller
JPH0519881A (en) Electronic equipment
JPS63311446A (en) Power supply on/off function test system for logical device
JPS6349863A (en) Terminal equipment
JP2003263839A (en) Method for formatting memory medium of medium exchange type memory device
JPS6349250B2 (en)
JPH02235133A (en) Semiconductor disk device
JPH06223028A (en) Suspend resume controller
JPH0365735A (en) Vicarious execution system for diagnosis processing

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990630