JPH04205418A - 記憶装置およびアンダーフロー処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、見かけ上無限大のスタック領域からデータを
取り出す、即ちポツプする際に生ずるアンダーフローの
処理を高速化する方法とそのための記憶装置に関する。

（従来の技術） 第８図は、同一サイズの記憶ブロック１が複数個環状に
結合した記憶装置の従来の構成を示し、同図において、
２はデータ、３は二次記憶域、４はスタック領域である
。該記憶装置は１ブロック毎にラストイン・ファースト
アウトの順でデータ２の読み書きがなされるいわゆるス
タック構造である。そして、第８図（Ａ）はオーバーフ
ローを起こしていない場合、第８図（Ｂ）はオーバーフ
ローを起こしている場合を各々示している。

第９図は、前記記憶装置を用いてデータのブツシュ・ポ
ツプを行なう場合の典型的なアルゴリズムを示しており
、以下、同図に基づいて従来例の処理のアルゴリズムを
説明する。

該記憶装置の使用を開始した直後の状態では、ステップ
５０に示すように、１段目の記憶ブロック１に対して書
き込みや読み出しがなされる。そして該記憶ブロック１
へのアクセスが終了すれば、ステップ５１に示すように
使用していた記憶ブロック１を解放、即ちポツプしてス
テップ５６へ進む一方、ブツシュする必要がある場合に
はステップ５２へ進む。さらにスタック最上段の記憶ブ
ロック１ａにデータ２ａのブツシュが行われ、環状にな
った記憶装置の１周分を使い果たすと、次のブツシュで
オーバーフローを生ずる（ステップ５３）。

従来の記憶装置においては、装置を司るオペレーティン
グシステム（以下Ｏ８と略す）は、二次記憶域３への退
避の状況を管理するためのスタック領域４を外部メモリ
上に割り当てて持っている（第８図）。該Ｏ５は、オー
バーフローで押出されたデータを二次記憶域３のいずれ
のアドレスに退避させるかを計算し、前記スタック領域
４にその退避アドレスを格納し、その後、データの退避
に必要なバイト数を二次記憶域３上に割り当て、上書き
で壊されるデータをその領域に退避させた後、前記オー
バーフローを起こした記憶ブロック１に新しいデータを
書き込んでオーバーフロー処理を終了する（以上ステッ
プ５４．５５）。

その後において、記憶装置からデータをポツプしていく
場合（ステップ５１）にはオーバーフローした回数と同
じ回数だけ必ずアンダーフローが発生する（ステップ５
６）。この場合、二次記憶域３へ退避させていたデータ
を元にあった記憶ブロック１へ復帰させる必要がある。

そこで、従来例では前記Ｏ８が管理するメモリ上のスタ
ック領域４からデータの退避アドレスを得、二次記憶域
３の当該退避アドレスからデータを読み込んで記憶ブロ
ック１を元どうりにし、アンダーフロー処理を終える（
ステップ５８）。そしてデータを全てポツプし終えたら
記憶装置の使用は終了する（ステップ５７）。

（発明が解決しようとする課題） しかるに、前記のようなアンダーフロー処理方法では、
退避アドレスの格納に外部メモリ上のスタックを用いる
ので、該スタックをブツシュ・ポツプするための余分な
手続が必要になるという第１の課題があった。

また、退避されたデータを二次記憶域から記憶ブロック
へ復帰させる動作は比較的緩慢であり、その間に記憶ブ
ロックへの書き込み・読み出しが実行できないため、待
ち時間が必要になるという第２の課題があった。

さらに、二次記憶域への退避アドレスの計算をＯ８に任
せていたために、扱うデータのサイズが固定長であるに
も拘らず領域の割り当てや解放をハードウェア化し難く
、その分オーバーフロー或いはアンダーフローの処理に
時間か掛かるという第３の課題があった。

前記に鑑み、本発明はスタックからデータを取り出す際
のアンダーフロー処理を高速化できるアンダーフロー処
理方法および該処理方法に用いる記憶装置を提供するこ
とを目的とする。

（課題を解決するための手段） 請求項（１）の発明は、主として前記第１の課題を解決
するものであって、アンダーフロー処理方法を、同一サ
イズの記憶ブロック群から構成され且つ先端と終端とが
環状に結合されており、ラストイン・ファーストアウト
の順で１ブロックずつデータの書き込み・読み出しがな
される記憶領域と、前記各記憶ブロック中に設けられ二
次記憶域に退避したデータの退避アドレスを書き込む退
避アドレス格納領域とを備えた記憶装置を用い、オーバ
ーフロー発生時に、記憶ブロックから二次記憶域に退避
したデータの退避アドレスをアンダーフロー限界に相当
する記憶ブロックの退避アドレス格納領域に書き込み、
アンダーフロー発生時に、前記退避アドレス格納領域に
書き込まれた退避アドレスを参照することにより前記二
次記憶域から前記記憶ブロックへデータを復帰させる構
成とするものである。　　　ゝ また、請求項（′２Ｊの発明は、主として前記第１およ
び第２の課題を解決するものであって、アンダーフロー
処理方法を、同一サイズの記憶ブロック群から構成され
且つ先端と終端とが環状に結合されており、ラストイン
・ファーストアウトの順で１ブロックずつデータの書き
込み・読み出しがなされる記憶領域と、オーバーフロー
時に記憶ブロックから追い出されたデータを格納するデ
ータバッファレジスタと、二次記憶域に退避したデータ
の退避アドレスを保持する退避アドレス保持レジスタと
を備えた記憶装置を用い、゛オーバーフロー発生時には
、前記データバッファレジスタが格納しているデータと
前記退避アドレス保持レジスタが保持している退避アド
レスとを二次記憶域に退避させた後、退避先の退避アド
レスを前記退避アドレス保持レジスタに書き込むと共に
オーバーフロー時に前記記憶ブロックから追い出された
データを前記データバッファレジスタに格納し、アンダ
ーフロー発生時には、前記データバッファレジスタが格
納しているデータを前記記憶ブロックに復帰させた後に
、前記退避アドレス保持レジスタに書き込まれた前記退
避先の退避アドレスを参照することにより前記二次記憶
域に退避しているデータを前記データバッファレジスタ
に転送すると共に、前記二次記憶域に前記データと一緒
に退避していた前記退避アドレスを前記退避アドレス保
持レジスタに書き込み、その後、二次記憶域における退
避のために使用されていた領域を解放する構成とするも
のである。

さらに請求項（３）の発明は、主として前記第３の課題
を解決するものであって、記憶装置を、同一サイズの記
憶ブロック群から構成され且つ先端と終端とが環状に結
合されており、ラストイン・ファーストアウトの順で１
ブロックずつデータの書き込み・読み出しがなされる記
憶装置を対象とし、二次記憶域における退避データ格納
領域の先頭アドレスを保持するベースアドレスレジスタ
と、二次記憶域に退避してきたデータを格納した領域の
アドレスと前記先頭アドレスとの差分を保持するオフセ
ットレジスタと、次のオーバーフロー時にデータを退避
させるべきオフセットを保持する次オフセットレジスタ
と、オーバーフローによりデータが退避してくる毎に、
前記オフセットレジスタが保持している値に予め設定さ
れた定数値を加算し、加算された値を前記次オフセット
レジスタに書き込む加算器とを備えている構成とするも
のである。

（作用） 請求項（１）の発明の構成により、アンダーフロー時に
記憶ブロックから二次記憶域に退避しており記憶ブロッ
クへ復帰させるべきデータの退避アドレスを記憶ブロッ
ク内に設けられた退避アドレス格納領域に有しているた
め、Ｏ８が退避アドレス管理用のスタックを操作する必
要がなくなるので、Ｏ８の動作が軽減する。

請求項（２）の発明の構成により、アンダーフロー時に
記憶ブロックに復帰させるべきデータを予めデータバッ
ファレジスタにバッファリングしているため、記憶ブロ
ックにデータを復帰させるまでの待ち時間を低減するこ
とができるので復帰処理は極めて高速である。

また、データバッファレジスタへの次のデータの読み込
みが完了するまでの間たけ記憶ブロックのブツシュ・ポ
ツプを票止しておけば、記録ブロックへのデータの読み
書きは自由にてきるため、二次記憶域へのアクセス時間
に余裕を持たせることができる。

請求項（３）の発明の構成により、退避領域のベースア
ドレスを示すレジスタとオフセットを示すレジスタとを
操作する機構を有しているため、データを退避させる場
合のアドレス計算をノー−ドウエア化し易い。

（実施例） 以下、本発明の第１実施例を第１図および第２図に基づ
いて説明する。

第１図は、請求項（１）の発明に関し、第１実施例のア
ンダーフロー処理方法のアルゴリズムを示すフローチャ
ート、第２図は第１実施例に用いる記憶装置の構成並び
にアンダーフロー処理の概要を示す模式図である。

第２図に示す記憶装置は、第８図に示した従来例の記憶
装置の構成から退避アドレスを管理するためのスタック
偵域４を取り除き、代わりに個々の記憶ブロック１のす
べてに退避アドレス格納領域５を設けたものである。

第１図のフローチャートにおいて、オーバーフローまた
はアンダーフローを起こさない場合の処理は、第９図に
示す前記従来例のアルゴリズムと同様である（ステップ
１１．１２）。

第１図のステップ１３においてオーバーフローを生じた
場合の本実施例における処理（ステップ１４．１５）を
第２図（Ａ）、（Ｂ）に基づき説明する。

データ２ｂが記憶ブロック１ａに対して書き込み要求を
起こすと、退避アドレスを計算する機構（ここでは同図
中のＭＭＵ）か退避アドレスを計算し、追い出されたデ
ータ２ａを二次記憶域３に退避させる。このとき記憶ブ
ロック１ａの退避アドレス格納領域５に書かれていた退
避アドレス６もデータの一部として二次記憶領域３に退
避させる。データ２ａの退避アドレス６の格納は、記憶
ブロック１をポツプするとアンダーフローを生じてしま
う記憶ブロック１の退避アドレス格納領域５に対して行
なう。本実施例では記憶ブロックｌｂ中の退避アドレス
格納領域うである。データ２ａの退避が完了するとデー
タ２ｂを記憶ブロック１ｂに書き込み、オーバーフロー
処理を終了する。

第１図のステップ１６においてアンダーフローを生じた
場合の本実施例における処理（ステップ１８）を第２図
（Ｃ）、　　（Ｄ）に基づき説明する。

アンダーフロー限界のブロック１ｂからデータ２ｃをポ
ツプすると、アンダーフローの例外が発生し、データ２
ａを記憶ブロック１ａに復帰させる必要が生ずる。この
とき記憶ブロックｌｂ内の退避アドレス格納領域５に書
き込まれていた退避アドレス６を用いて二次記憶域３か
らデータ２ａを読み出す。また退避データに含まれてい
る１回前のオーバーフロー時の退避アドレス６を記憶ブ
ロック１ａの退避アドレス格納領域５に書き込み、アン
ダーフロー処理を終了する。

以上のように第１実施例によれば、二次記憶域３に退避
したデータの退避アドレス６を記憶ブロック１内に有し
ているため、Ｏ８が退避アドレス管理用のスタックを操
作する必要がなくなるので、オーバーヘッドを低減でき
て処理の高速化を図ることかできる。

以下、本発明の第２実施例を第３図〜第５図に基づいて
説明する。

第３図は請求項（２）の発明に関し、第２実施例のアン
ダーフロー処理方法のアルゴリズムを示すフローチャー
ト、第４図は第２実施例に用いる記憶装置の構成並びに
オーバーフロー処理の概要を示す模式図、第５図はアン
ダーフロー処理の概要を示す模式図である。

第４図に示す記憶装置は、第８図に示した従来例の記憶
装置の構成から退避アドレスを管理するためのスタック
領域４を取り除き、代わりに退避アドレス保持レジスタ
７を設け、さらに退避データのバッファリングを行なう
ためのデータバッファレジスタ８を設けたものである。

第３図のフローチャートにおいて、オーバーフローまた
はアンダーフローを起こさない場合の処理は、第９図に
示す従来例のアルゴリズムと同様である（ステップ３１
．３２）。

第３図のステップ３３においてオーバーフローを生じた
場合の本実施例における処理（ステップ３４．３５．３
６）を第４図に基づき説明する。

まず、スタック最上段の記憶ブロック１ａに対してデー
タ２ｂの書き込み要求があり、オーバーフローの例外か
発生すると、退避アドレスを計算する機構が退避アドレ
スａｄｄｒ２を計算し、退避アドレス保持レジスタ７の
内容ａｄｄｒｌと、データバッファレジスタ８が保持し
ていたデータ２ｃとを二次記憶域３のアドレスａｄｄｒ
２に退避させる。ここでａｄｄｒｌはもう一回前のオー
バーフローでデータを退避させたときの退避アドレスを
示している。

その後、退避アドレスａｄｄｒ２を退避アドレス保持レ
ジスタ７に書き込み、ブロック１ａから追い出されてき
たデータ２ａをデータバッファレジスタ８に書き込み、
データ２ｂをブロック１ａに書き込んでオーバーフロー
処理を終了する。

第３図のステップ３７においてアンダーフローを生じた
場合の本実施例における処理（ステップ３９．４０．４
１）を第５図に基づき説明する。

アンダーフロー限界のブロック１ｂからデータ２をポツ
プとすると、アンダーフローの例外か発生し、データバ
ッファレジスタ８内のデータ２ａをブロック１ａに復帰
させる必要か生ずる。このときデータバッファレジスタ
８内に復帰させるべきデータ２ａが入っているのでこれ
を即座に記憶ブロック１ａに入れ、記憶ブロック１上で
の処理を回復する。この間に退避アドレス保持レジスタ
７が保持するアドレスａｄｄｒ２を参照して、次のアン
ダーフローて記録ブロック１に復帰させるべきデータ２
Ｃを二次記憶域３から読み出し、データバッファレジス
タ８に入れる。この時データ２ｃと一緒に二次記憶域３
へ退避させてあったアドレスａｄｄｒｌを退避アドレス
保持レジスタ７に入れる。このａｄｄ　ｒ　１は次のア
ンダーフロー発生時に読み出すべき退避アドレスである
。以上の手続きでアンダーフロー処理を終了する。

前記のように、第２実施例では記憶ブロック１に復帰さ
せるべきデータを予めデータバッファレジスタ８にバッ
ファリングしているので復帰処理か極めて高速である。

また、読み出すべき退避アドレスも予め分かっているの
で、データバッファレジスタ８へのデータ取り込みも高
速に行なえる。

さらに、データバッファレジスタ８への次のデータの読
み込みが完了するまでの間だけ記憶ブロック１のブツシ
ュやポツプを禁止しておけば、記録ブロック１へのデー
タの読み書きは自由にでき、二次記憶域３へのアクセス
時間に余裕を持たせることができる。

なお、各記憶ブロック１に第１実施例に示した退避アド
レス格納領域５を持たせ、第２実施例における退避アド
レス保持レジスタ７をデータバッファレジスタ８の一部
とみれば、本第２実施例は前記第１実施例をバッフ７リ
ングした場合と見ることができる。

以下、本発明の第３実施例を第６図に基づいて説明する
。

第６図は請求項（３）の発明に関し、データの二次記憶
域３への退避アドレスを生成する機構を示している。

同図において、９は退避アドレスのベースを格納するベ
ースアドレスレジスタであって、記憶装置の使用を開始
した時点でベースアドレスが決定され、決定されたベー
スアドレスはベースアドレスレジスタ９に書き込まれる
。これによりベースアドレスを自動的に割り当てること
ができる。

同図において、１０はオフセットレジスタであって、デ
ータ退避領域のベースからのオフセットを示す。また同
図において１１は加算器であって、該加算器１１はデー
タが二次記憶域３に退避された場合、予めプログラムさ
れた定数値かオフセットレジスタ１０の値に加算される
よう設定されている。この場合の定数値は通常、退避デ
ータの大きさを示し、加算器１１の加算結果は次オフセ
ットレジスタ１２に書き込まれる。次の退避データは該
退避アドレスから書き込みか行われる。スタックかポツ
プした場合にオフセットレジスタ１０の値が正しく減少
するように設定すれば、以上のアルゴリズムで次のデー
タ退避でのオフセットレジスタ１２の値は正しく計算さ
れる。

以上のように第３実施例によれば、退避アドレスの生成
をハードウェアで行なえるので、Ｏ８への負担を軽減さ
せることができる。

以下、本発明の第４実施例を第７図に基づいて説明する
。

第７図は、第３実施例の機構を第２実施例の機構と組み
合わせたものである。即ち第６図に示すオフセットレジ
スタ１０を第４図に示す退避アドレス保持レジスタ７と
みなすと、第２実施例のアルゴリズムによりデータのポ
ツプ時に退避アドレス保持レジスタ７は正しく値が減少
するので、次のデータ退避時におけるオフセットレジス
タ１２の値は正しく計算される。但し、加算は退避アド
レス保持レジスタ７に退避アドレスが書き込まれた後に
行なうように設定する。

（発明の効果） 以上説明したように、請求項（１）の発明によると、ア
ンダーフロー時に二次記憶域に退避しており記憶ブロッ
クに復帰させるべきデータの退避アドレスを記憶ブロッ
ク内に有しているため、Ｏ８が退避アドレス管理用のス
タックを操作する必要がなくなるので、Ｏ８の動作のオ
ーバーヘッドを軽減でき、アンダーフロー処理の高速化
を図ることができる。

請求項（２）の発明によると、アンダーフロー時に記憶
ブロックに復帰させるべきデータを予めデータバッファ
レジスタにバッファリングしているため、記憶ブロック
にデータを復帰させるまでの待ち時間を低減することか
できるので、復帰動作の高速化を図ることかできる。

また、データバッファレジスタへの次のデータの読み込
みが完了するまでの間を除いて記録ブロックへのデータ
の読み書きを自由にできるため、二次記憶域からのデー
タの読み出し時間に余裕を持たせることができる。

請求項（３）の発明の構成により、退避領域のへ一スア
ドレスを示すレジスタとオフセットを示すレジスタとを
操作する機構を有しているため、データを退避させる場
合のアドレス計算をハードウェア化し易いので、Ｏ８の
アンダーフロー処理負担の軽減と該処理の高速化を図る
ことができる。

【図面の簡単な説明】

第１図は本発明の第１実施例に係るアンダーフロー処理
方法のアルゴリズムを示すフローチャート図、第２図は
前記第１実施例におけるオーバーフロー時およびアンダ
ーフロー時の処理の概要を示す模式図、第３図は本発明
の第２実施例に係るアンダーフロー処理方法のアルゴリ
ズムを示すフローチャート図、第４図は前記第２実施例
に用いる記憶装置の構成並びにオーバーフロー時の処理
の概要を示す模式図、第５図は前記第２実施例における
アンダーフロー時の処理の概要を示す模式図、第６図は
本発明の第３実施例に係る記憶装置の構成を示す模式図
、第７図は本発明の第４実施例に係る記憶装置の構成を
示す模式図、第８図は従来の記憶装置の構成並びに同装
置におけるオーバーフロー時の処理の概要を示す模式図
、第９図は前記従来の記憶装置でのアルゴリズムを示す
フローチャート図である。 １・・・記憶ブロック（記憶領域） ２・・・データ ３・・・二次記憶域、 ４・・・スタック領域 ５・・・退避アドレス格納領域 ６・・・退避アドレス ７・・・退避アドレス保持レジスタ ８・・・データバッファレジスタ ９・・・ベースアドレスレジスタ １０・・・オフセットレジスタ １１・・・加算器 １２・・・次オフセットレジスタ

Claims (3)

【特許請求の範囲】
1. （１）同一サイズの記憶ブロック群から構成され且つ先
   端と終端とが環状に結合されており、ラストイン・ファ
   ーストアウトの順で１ブロックずつデータの書き込み・
   読み出しがなされる記憶領域と、前記各記憶ブロック中
   に設けられ二次記憶域に退避したデータの退避アドレス
   を書き込む退避アドレス格納領域とを備えた記憶装置を
   用い、 オーバーフロー発生時に、記憶ブロックから二次記憶域
   に退避したデータの退避アドレスをアンダーフロー限界
   に相当する記憶ブロックの退避アドレス格納領域に書き
   込み、 アンダーフロー発生時に、前記退避アドレス格納領域に
   書き込まれた退避アドレスを参照することにより前記二
   次記憶域から前記記憶ブロックへデータを復帰させるこ
   とを特徴とするアンダーフロー処理方法。
2. （２）同一サイズの記憶ブロック群から構成され且つ先
   端と終端とが環状に結合されており、ラストイン・ファ
   ーストアウトの順で１ブロックずつデータの書き込み・
   読み出しがなされる記憶領域と、オーバーフロー時に記
   憶ブロックから追い出されたデータを格納するデータバ
   ッファレジスタと、二次記憶域に退避したデータの退避
   アドレスを保持する退避アドレス保持レジスタとを備え
   た記憶装置を用い、 オーバーフロー発生時には、前記データバッファレジス
   タが格納しているデータと前記退避アドレス保持レジス
   タが保持している退避アドレスとを二次記憶域に退避さ
   せた後、退避先の退避アドレスを前記退避アドレス保持
   レジスタに書き込むと共にオーバーフロー時に前記記憶
   ブロックから追い出されたデータを前記データバッファ
   レジスタに格納し、 アンダーフロー発生時には、前記データバッファレジス
   タが格納しているデータを前記記憶ブロックに復帰させ
   た後に、前記退避アドレス保持レジスタに書き込まれた
   前記退避先の退避アドレスを参照することにより前記二
   次記憶域に退避しているデータを前記データバッファレ
   ジスタに転送すると共に、前記二次記憶域に前記データ
   と一緒に退避していた前記退避アドレスを前記退避アド
   レス保持レジスタに書き込み、その後、二次記憶域にお
   ける退避のために使用されていた領域を解放することを
   特徴とするアンダーフロー処理方法。
3. （３）同一サイズの記憶ブロック群から構成され且つ先
   端と終端とが環状に結合されており、ラストイン・ファ
   ーストアウトの順で１ブロックずつデータの書き込み・
   読み出しがなされる記憶装置であって、 二次記憶域における退避データ格納領域の先頭アドレス
   を保持するベースアドレスレジスタと、 二次記憶域に退避してきたデータを格納した領域のアド
   レスと前記先頭アドレスとの差分を保持するオフセット
   レジスタと、 次のオーバーフロー時にデータを退避させるべきオフセ
   ットを保持する次オフセットレジスタと、 オーバーフローによりデータが退避してくる毎に、前記
   オフセットレジスタが保持している値に予め設定された
   定数値を加算し、加算された値を前記次オフセットレジ
   スタに書き込む加算器とを備えていることを特徴とする
   記憶装置。