JPH0419558B2 - - Google Patents
Info
- Publication number
- JPH0419558B2 JPH0419558B2 JP56045042A JP4504281A JPH0419558B2 JP H0419558 B2 JPH0419558 B2 JP H0419558B2 JP 56045042 A JP56045042 A JP 56045042A JP 4504281 A JP4504281 A JP 4504281A JP H0419558 B2 JPH0419558 B2 JP H0419558B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- signal
- display
- video
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims 2
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000001902 propagating effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 2
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明はデータ表示システムに関する。
優れたマンマシンインターフエース機能を有す
るCRTデイスプレイ装置は近年著しい普及をみ
せ、英数字、かなのみならず漢字及び図形を表示
するものも実用化されており、電子計算機システ
ムの入出力装置として不可欠な存在となつてい
る。 一方、映像機器においてはVTR（ビデイオテー
プレコーダ）や大形スクリーン表示器が普及して
きている。 従来、CRTデイスプレイ装置は電子計算機が
出力する情報をリアルタイムで表示すれば十分で
あつたし、又、１人の専任オペレータが見るだけ
で十分であつた。 ところで近年、電子計算機システムの発展に伴
い、様々なところに電子計算機システムが使われ
る様になるにつれ種々の要求が生じてきた。例え
ば、CRTデイスプレイの表示画面を記録してお
き、後、必要時再生し、電子計算機がリアルタイ
ムで出力する情報と同一画面上に重ね合わせて表
示すること等である。しかしながら、従来の電子
計算機システムにおいては上記の機能を満足する
ものは存在せず、出現が望まれていたものであ
る。 本発明は上記要望に鑑みてなされたものであ
り、記録された情報を再生し、電子計算機がリア
ルタイムで出力する情報と同一画面上に重ね合わ
せて表示することが可能なデータ表示装置を提供
することを目的とする。又、前記重ねて表示され
た信号を記録するデータ表示装置を提供すること
を他の目的とする。更に表示器として大形スクリ
ーン表示器を使つた表示システム以上の機能を持
つたデータ表示装置を提供することも他の目的と
する。 以下、図面を使用して本発明に関し詳細に説明
する。 第１図は本発明にて使用される表示制御装置の
実施例を示したブロツク図である。図において、
１１はCPU、１２は通信回線制御装置、１３は
キーボード入力装置、１４は主メモリである。前
記各装置１１、１２、１３、１４はバスへ共通接
続される。１５は１画面分あるいはそれ以上の表
示情報を記憶するリフレツシユメモリである。該
リフレツシユメモリ１５における表示データの
READ／WRITEはリフレツシユメモリ制御装置
１６が司どる。１７は前記リフレツシユメモリ１
５から得られる内容を入力とし表示ドツトパター
ンに変換出力するパターン発生器である。このパ
ターン発生器１７により生成される表示ドツトパ
ターンデータはドライバ１８により、CRTある
いはスクリーンにて構成される表示器１０へ供給
される。尚、１９は表示に必要な一連のタイミン
グ信号を生成するタイミング信号発生装置であつ
て、前記リフレツシユメモリ制御装置１６、パタ
ーン発生器１７、ドライバ１８はいずれもここか
ら得られる信号に基ずいて動作する。 第２図は第１図におけるタイミング信号発生装
置の詳細を示す回路ブロツク図である。図におい
て、２１は基本クロツク発生器、２２〜２５はカ
ウンタであつて前記基本クロツク発生器２１から
得られる基本クロツクを基に各種周波数成分のク
ロツクが生成される。カウンタ２２は７進のドツ
トカウンタ、カウンタ２３は64進カウンタ、カウ
ンタ２４は10進のスライスカウンタ、カウンタ２
５は26進のローカウンタである。２６〜３０はデ
コーダであつて、前記各カウンタ２２、２３、２
４、２５の内容をそれぞれデコードし、各種タイ
ミング信号を生成する。３１はセレクタであり、
入力Ａ，Ｂのいずれかを選択し出力する。 第３図は第２図における各部分の動作タイミン
グを示すタイミングチヤートである。 第４図ａは本発明によりなされる表示例を示
し、５×７ドツトマトリクスの文字を７×10ドツ
トマトリクスのセグメント（区画）内に表示する
ことを示している。ｂはａのドツト構成で１画面
あたり40カラム×20ローの表示を行うことを示し
ている。 第５図は本発明におけるデータ表示装置の実施
例を示すブロツク図である。図において、５１は
映像同期信号を記録し再生する映像同期信号記録
装置、５２は前述した表示制御装置である。前記
映像同期信号記録装置５１、表示制御装置５２出
力は機能回路５３へ供給される。機能回路５３は
前記映像同期信号記録装置５１の再生出力から同
期信号を取り出し、表示制御装置５２へ供給する
手段、ならびに前記映像同期信号記録装置５１の
再生出力と前記表示制御装置５２の出力とを重ね
合わせて表示器５４へ供給する手段とを持つ。機
能装置５３については第７図にて詳細に説明す
る。 第６図は本発明におけるデータ表示装置の他の
実施例を示すブロツク図である。 第５図の実施例との差異は前記機能回路５３、
表示器５４間に更に映像同期信号記録装置５５が
増設されていることである。この映像同期信号記
録装置５５により重ね合わされた映像信号と同期
信号が記録されるものである。 第７図は第５図・第６図にて示される機能回路
の内部構成を示すブロツク図である。図におい
て、６１は映像信号同期信号出力（ライン５０
１）を得同期信号を取り出しライン２０１，２０
２を介して表示制御装置５２へ供給する同期信号
分離器である。６２は加算回路である。該加算回
路６２へは、前記映像同期信号記録装置５１出力
（ライン５０１）ならびに増幅器６３を介して得
られる表示制御装置５２出力が供給され、ここで
両信号が重ね合わされ、ライン５０３を介してセ
レクタ６６の入力Ａに供給される。一方、６４は
表示制御装置５２より得られる垂直同期信号
（VSYNC）と水平同期信号（HSYNC）を合成
する回路であつて、ここで得られる合成信号は加
算回路６５の一入力端へ供給される。該加算回路
６５の他入力端へは前記表示制御装置５２からの
出力が供給されており、ここで得られる重ね合せ
出力はライン５０４を介してセレクタ６６の入力
Ｂに供給される。該セレクタ６６はライン２１０
を介して得られる信号によりＡ又はＢに入力され
る信号のいずれかを出力する。 第８図は第７図における各部の波形を示したも
のである。 以下、本発明の動作につき詳細に説明する。ま
ず、第１図に示した表示制御装置の動作から説明
する。キーボード１３から入力される情報あるい
は回線より入力される情報は、CPU１１の制御
の下、リフレツシユメモリ１５へ順次記憶され
る。一方、タイミング信号発生装置１９によつて
発せられる表示タイミング信号により前記リフレ
ツシユメモリ１５へ格納された情報は順次読出さ
れ、パターン発生器１７によりドツトパターンに
変換され、これを表示器１０へ供給することによ
り所望のデータの表示を得る。 第２図と第３図を使つてタイミング信号発生装
置１９の動作を説明する。 まず、基本クロツク発生器２１により基本とな
るクロツクが発生されドツトカウンタ２２へ供給
される。このクロツクの周期は１ドツト表示時間
と等しい。ドツトカウンタ２２は７進カウンタで
あつて１文字表示の時間を規定する。カラムカウ
ンタ２３は64進カウンタであつて１ラスタの掃引
時間を規定する。スライスカウンタ２４は10進カ
ウンタにより構成され、１ローの表示時間を規定
する。ローカウンタ２５は26進カウンタにより構
成され、表示の１フレームの時間を規定する。 カラムカウンタ２３が“９”〜“48”をカウン
トしているときにデコーダ２７の働きによりライ
ン２０４に信号が出力される。これはこの間に文
字表示を行うフラグ信号として使用される。又、
カラムカウンタ２３が“59”〜“63”をカウント
しているとき、デコーダ２７の働きにより、ライ
ン２０６に信号が出力される。これは水平同期信
号（HSYNC）として使われる。又、ローカウン
タ２５が“３”〜“22”をカウントしていると
き、デコーダ２９の働きにより、ライン２０３に
信号が出力される。これは、この間に文字表示を
行うフラグ信号として前記ライン２０４とあわせ
て用いられる。ローカウンタ２５が“25”をカウ
ントしており、スライスカウンタ２４が“７”〜
“９”をカウントしたとき、デコーダ３０の働き
により、ライン２０５に信号が出力される。これ
は垂直同期信号（VSYNC）として使われる。 一方、ローとカラムのカウンタ２３、２５の内
容（ライン２０９）は、リフレツシユメモリ１５
から表示情報を読出すときのリフレツシユメモリ
アドレス情報として使われる。 この様にして同期信号ならびに表示タイミング
信号が作られる。同期信号２０５，２０６はセレ
クタ３１を介し、ドツトカウンタ２２、カラムカ
ウンタ２３、スライスカウンタ２４、ローカウン
タ２５を初期化する様に接続されている。従つ
て、セレクタ３１が入力Ｂ（HSYNC，VSYNC）
を選択しているときは、カラムカウンタ２３が値
“63”から“１”だけ歩進するときにドツトカウ
ンタ２２、カラムカウンタ２３が初期化される。 一方、セレクタ３１が入力Ａ（映像同期信号記
録装置５１から取り出される同期信号）を選択し
ている時は、外部からライン２０１を介して得ら
れる信号により、ドツトカウンタ２２、カラムカ
ウンタ２３、スライスカウンタ２４、ローカウン
タ２５が初期化され、ライン２０２を介して得ら
れる信号により、ドツトカウンタ２２、ラインカ
ウンタ２３を初期化する様に作用する。 ライン２０１、２０２を伝播する信号はそれぞ
れ映像同期信号記録装置（第５図５１）の再生出
力から取り出される垂直同期信号及び水平同期信
号である。 上記した如く、映像同期信号記録装置５１に同
期して表示制御装置５２中のリフレツシユメモリ
１５に記憶された表示情報が繰返し読出され、映
像同期信号記録装置５１により再生される映像と
重ね合わされ表示器５４に表示される。 セレクタ３１が、入力Ａ，Ｂのいずれかを選択
するかは信号ライン２１０を伝播する信号によつ
て決められる。信号ライン２１０は例えば外部同
期／内部同期切換スイツチ（図示せず）に接続さ
れる。 第５図，第６図の実施例を用いてデータ表示装
置としての動作につき詳細に説明する。 まず、第５図の実施例から説明する。映像同期
信号記録装置５１の再生出力はライン５０１を介
して機能回路５３に入力される。ここでは同期信
号が取り出され、取り出された信号はライン２０
１，２０２を介して、表示制御装置５２へ供給さ
れる。表示制御装置５２は、ライン２０１，２０
２上を伝播する信号に同期して、リフレツシユメ
モリ１５から表示情報を読出し、パターン発生器
１７を介してドツトパターンに変換し、ライン５
０２を介して機能回路５３へ供給する。機能回路
５３は、ライン５０１，５０２上を伝播する信号
を重ね合わせ、ライン５０３を介して表示器５４
へ送出する。この様にすることにより、表示器５
４上では映像同期信号記録装置５１の出力と表示
制御装置５２の出力が重ね合わされ所望のデータ
が表示されるものである。 次に第６図に示した実施例につき説明する。基
本的な動作は第５図に示した実施例と同様であ
る。ここでは第５図に示した実施例に更に映像同
期信号記録装置５５が追加されている。これによ
り、前記重ね合わされた信号（ライン５０３上を
伝播する信号）がそのまま記録される。 第７図は第５，６図における機能回路５３の詳
細を示したブロツク図であつて、各部の波形は第
８図に示されている。以下、この波形を参照しな
がら機能回路５３の動作につき詳細に説明する。 まず、ライン５０１上を伝播する信号は同期信
号分離器６１へ入力され、ここで水平同期信号と
垂直同期信号に分離される。それぞれライン２０
２，２０１を介して表示制御装置５２のセレクタ
３１へ供給される。信号ライン５０１上を伝播す
る信号は又、加算回路６２の一入力としても加え
られる。 尚、表示制御装置５２から映像信号がライン５
０２を介して入力される。この信号は増幅器６３
により適正なレベルに調整され、加算回路６２の
他方の入力端へ供給される。加算回路６２では前
記ライン５０１と５０２上を伝播する信号を重ね
合すものである。この加算回路６２出力はライン
５０３、セレクタ６６、ライン５０５を介して表
示器へ送出される。 一方、表示制御装置５２が前述した外部同期信
号（ライン２０１，２０２上を伝播する信号）に
よつてではなく、内部で発せられる同期信号にて
動作する場合、その信号はライン２０５，２０６
を介して合成回路６４へ供給される。ここで合成
された信号は前記表示制御装置５２より得られる
映像信号と共に加算回路６５へ供給される。加算
回路６５では前述同様両信号の重ね合せがなさ
れ、その出力をライン５０４を介してセレクタ６
６へ供給する。セレクタ６６はライン２１０上を
伝播する信号に基ずきＡ，Ｂのいずれかの入力を
選択し、ライン５０５を介して表示器へ供給す
る。この様にして表示器へ所望のデータを表示す
るものである。 以上説明の如く本発明によれば、リアルタイム
で表示される情報を記録することができ初期の目
的が達せられる。又、記録された情報を再生し、
且つリアルタイムで出力される情報を重ね合わせ
て表示が可能となる。更に上記重ね合わされた信
号を再び記録することも可能となるものである。
るCRTデイスプレイ装置は近年著しい普及をみ
せ、英数字、かなのみならず漢字及び図形を表示
するものも実用化されており、電子計算機システ
ムの入出力装置として不可欠な存在となつてい
る。 一方、映像機器においてはVTR（ビデイオテー
プレコーダ）や大形スクリーン表示器が普及して
きている。 従来、CRTデイスプレイ装置は電子計算機が
出力する情報をリアルタイムで表示すれば十分で
あつたし、又、１人の専任オペレータが見るだけ
で十分であつた。 ところで近年、電子計算機システムの発展に伴
い、様々なところに電子計算機システムが使われ
る様になるにつれ種々の要求が生じてきた。例え
ば、CRTデイスプレイの表示画面を記録してお
き、後、必要時再生し、電子計算機がリアルタイ
ムで出力する情報と同一画面上に重ね合わせて表
示すること等である。しかしながら、従来の電子
計算機システムにおいては上記の機能を満足する
ものは存在せず、出現が望まれていたものであ
る。 本発明は上記要望に鑑みてなされたものであ
り、記録された情報を再生し、電子計算機がリア
ルタイムで出力する情報と同一画面上に重ね合わ
せて表示することが可能なデータ表示装置を提供
することを目的とする。又、前記重ねて表示され
た信号を記録するデータ表示装置を提供すること
を他の目的とする。更に表示器として大形スクリ
ーン表示器を使つた表示システム以上の機能を持
つたデータ表示装置を提供することも他の目的と
する。 以下、図面を使用して本発明に関し詳細に説明
する。 第１図は本発明にて使用される表示制御装置の
実施例を示したブロツク図である。図において、
１１はCPU、１２は通信回線制御装置、１３は
キーボード入力装置、１４は主メモリである。前
記各装置１１、１２、１３、１４はバスへ共通接
続される。１５は１画面分あるいはそれ以上の表
示情報を記憶するリフレツシユメモリである。該
リフレツシユメモリ１５における表示データの
READ／WRITEはリフレツシユメモリ制御装置
１６が司どる。１７は前記リフレツシユメモリ１
５から得られる内容を入力とし表示ドツトパター
ンに変換出力するパターン発生器である。このパ
ターン発生器１７により生成される表示ドツトパ
ターンデータはドライバ１８により、CRTある
いはスクリーンにて構成される表示器１０へ供給
される。尚、１９は表示に必要な一連のタイミン
グ信号を生成するタイミング信号発生装置であつ
て、前記リフレツシユメモリ制御装置１６、パタ
ーン発生器１７、ドライバ１８はいずれもここか
ら得られる信号に基ずいて動作する。 第２図は第１図におけるタイミング信号発生装
置の詳細を示す回路ブロツク図である。図におい
て、２１は基本クロツク発生器、２２〜２５はカ
ウンタであつて前記基本クロツク発生器２１から
得られる基本クロツクを基に各種周波数成分のク
ロツクが生成される。カウンタ２２は７進のドツ
トカウンタ、カウンタ２３は64進カウンタ、カウ
ンタ２４は10進のスライスカウンタ、カウンタ２
５は26進のローカウンタである。２６〜３０はデ
コーダであつて、前記各カウンタ２２、２３、２
４、２５の内容をそれぞれデコードし、各種タイ
ミング信号を生成する。３１はセレクタであり、
入力Ａ，Ｂのいずれかを選択し出力する。 第３図は第２図における各部分の動作タイミン
グを示すタイミングチヤートである。 第４図ａは本発明によりなされる表示例を示
し、５×７ドツトマトリクスの文字を７×10ドツ
トマトリクスのセグメント（区画）内に表示する
ことを示している。ｂはａのドツト構成で１画面
あたり40カラム×20ローの表示を行うことを示し
ている。 第５図は本発明におけるデータ表示装置の実施
例を示すブロツク図である。図において、５１は
映像同期信号を記録し再生する映像同期信号記録
装置、５２は前述した表示制御装置である。前記
映像同期信号記録装置５１、表示制御装置５２出
力は機能回路５３へ供給される。機能回路５３は
前記映像同期信号記録装置５１の再生出力から同
期信号を取り出し、表示制御装置５２へ供給する
手段、ならびに前記映像同期信号記録装置５１の
再生出力と前記表示制御装置５２の出力とを重ね
合わせて表示器５４へ供給する手段とを持つ。機
能装置５３については第７図にて詳細に説明す
る。 第６図は本発明におけるデータ表示装置の他の
実施例を示すブロツク図である。 第５図の実施例との差異は前記機能回路５３、
表示器５４間に更に映像同期信号記録装置５５が
増設されていることである。この映像同期信号記
録装置５５により重ね合わされた映像信号と同期
信号が記録されるものである。 第７図は第５図・第６図にて示される機能回路
の内部構成を示すブロツク図である。図におい
て、６１は映像信号同期信号出力（ライン５０
１）を得同期信号を取り出しライン２０１，２０
２を介して表示制御装置５２へ供給する同期信号
分離器である。６２は加算回路である。該加算回
路６２へは、前記映像同期信号記録装置５１出力
（ライン５０１）ならびに増幅器６３を介して得
られる表示制御装置５２出力が供給され、ここで
両信号が重ね合わされ、ライン５０３を介してセ
レクタ６６の入力Ａに供給される。一方、６４は
表示制御装置５２より得られる垂直同期信号
（VSYNC）と水平同期信号（HSYNC）を合成
する回路であつて、ここで得られる合成信号は加
算回路６５の一入力端へ供給される。該加算回路
６５の他入力端へは前記表示制御装置５２からの
出力が供給されており、ここで得られる重ね合せ
出力はライン５０４を介してセレクタ６６の入力
Ｂに供給される。該セレクタ６６はライン２１０
を介して得られる信号によりＡ又はＢに入力され
る信号のいずれかを出力する。 第８図は第７図における各部の波形を示したも
のである。 以下、本発明の動作につき詳細に説明する。ま
ず、第１図に示した表示制御装置の動作から説明
する。キーボード１３から入力される情報あるい
は回線より入力される情報は、CPU１１の制御
の下、リフレツシユメモリ１５へ順次記憶され
る。一方、タイミング信号発生装置１９によつて
発せられる表示タイミング信号により前記リフレ
ツシユメモリ１５へ格納された情報は順次読出さ
れ、パターン発生器１７によりドツトパターンに
変換され、これを表示器１０へ供給することによ
り所望のデータの表示を得る。 第２図と第３図を使つてタイミング信号発生装
置１９の動作を説明する。 まず、基本クロツク発生器２１により基本とな
るクロツクが発生されドツトカウンタ２２へ供給
される。このクロツクの周期は１ドツト表示時間
と等しい。ドツトカウンタ２２は７進カウンタで
あつて１文字表示の時間を規定する。カラムカウ
ンタ２３は64進カウンタであつて１ラスタの掃引
時間を規定する。スライスカウンタ２４は10進カ
ウンタにより構成され、１ローの表示時間を規定
する。ローカウンタ２５は26進カウンタにより構
成され、表示の１フレームの時間を規定する。 カラムカウンタ２３が“９”〜“48”をカウン
トしているときにデコーダ２７の働きによりライ
ン２０４に信号が出力される。これはこの間に文
字表示を行うフラグ信号として使用される。又、
カラムカウンタ２３が“59”〜“63”をカウント
しているとき、デコーダ２７の働きにより、ライ
ン２０６に信号が出力される。これは水平同期信
号（HSYNC）として使われる。又、ローカウン
タ２５が“３”〜“22”をカウントしていると
き、デコーダ２９の働きにより、ライン２０３に
信号が出力される。これは、この間に文字表示を
行うフラグ信号として前記ライン２０４とあわせ
て用いられる。ローカウンタ２５が“25”をカウ
ントしており、スライスカウンタ２４が“７”〜
“９”をカウントしたとき、デコーダ３０の働き
により、ライン２０５に信号が出力される。これ
は垂直同期信号（VSYNC）として使われる。 一方、ローとカラムのカウンタ２３、２５の内
容（ライン２０９）は、リフレツシユメモリ１５
から表示情報を読出すときのリフレツシユメモリ
アドレス情報として使われる。 この様にして同期信号ならびに表示タイミング
信号が作られる。同期信号２０５，２０６はセレ
クタ３１を介し、ドツトカウンタ２２、カラムカ
ウンタ２３、スライスカウンタ２４、ローカウン
タ２５を初期化する様に接続されている。従つ
て、セレクタ３１が入力Ｂ（HSYNC，VSYNC）
を選択しているときは、カラムカウンタ２３が値
“63”から“１”だけ歩進するときにドツトカウ
ンタ２２、カラムカウンタ２３が初期化される。 一方、セレクタ３１が入力Ａ（映像同期信号記
録装置５１から取り出される同期信号）を選択し
ている時は、外部からライン２０１を介して得ら
れる信号により、ドツトカウンタ２２、カラムカ
ウンタ２３、スライスカウンタ２４、ローカウン
タ２５が初期化され、ライン２０２を介して得ら
れる信号により、ドツトカウンタ２２、ラインカ
ウンタ２３を初期化する様に作用する。 ライン２０１、２０２を伝播する信号はそれぞ
れ映像同期信号記録装置（第５図５１）の再生出
力から取り出される垂直同期信号及び水平同期信
号である。 上記した如く、映像同期信号記録装置５１に同
期して表示制御装置５２中のリフレツシユメモリ
１５に記憶された表示情報が繰返し読出され、映
像同期信号記録装置５１により再生される映像と
重ね合わされ表示器５４に表示される。 セレクタ３１が、入力Ａ，Ｂのいずれかを選択
するかは信号ライン２１０を伝播する信号によつ
て決められる。信号ライン２１０は例えば外部同
期／内部同期切換スイツチ（図示せず）に接続さ
れる。 第５図，第６図の実施例を用いてデータ表示装
置としての動作につき詳細に説明する。 まず、第５図の実施例から説明する。映像同期
信号記録装置５１の再生出力はライン５０１を介
して機能回路５３に入力される。ここでは同期信
号が取り出され、取り出された信号はライン２０
１，２０２を介して、表示制御装置５２へ供給さ
れる。表示制御装置５２は、ライン２０１，２０
２上を伝播する信号に同期して、リフレツシユメ
モリ１５から表示情報を読出し、パターン発生器
１７を介してドツトパターンに変換し、ライン５
０２を介して機能回路５３へ供給する。機能回路
５３は、ライン５０１，５０２上を伝播する信号
を重ね合わせ、ライン５０３を介して表示器５４
へ送出する。この様にすることにより、表示器５
４上では映像同期信号記録装置５１の出力と表示
制御装置５２の出力が重ね合わされ所望のデータ
が表示されるものである。 次に第６図に示した実施例につき説明する。基
本的な動作は第５図に示した実施例と同様であ
る。ここでは第５図に示した実施例に更に映像同
期信号記録装置５５が追加されている。これによ
り、前記重ね合わされた信号（ライン５０３上を
伝播する信号）がそのまま記録される。 第７図は第５，６図における機能回路５３の詳
細を示したブロツク図であつて、各部の波形は第
８図に示されている。以下、この波形を参照しな
がら機能回路５３の動作につき詳細に説明する。 まず、ライン５０１上を伝播する信号は同期信
号分離器６１へ入力され、ここで水平同期信号と
垂直同期信号に分離される。それぞれライン２０
２，２０１を介して表示制御装置５２のセレクタ
３１へ供給される。信号ライン５０１上を伝播す
る信号は又、加算回路６２の一入力としても加え
られる。 尚、表示制御装置５２から映像信号がライン５
０２を介して入力される。この信号は増幅器６３
により適正なレベルに調整され、加算回路６２の
他方の入力端へ供給される。加算回路６２では前
記ライン５０１と５０２上を伝播する信号を重ね
合すものである。この加算回路６２出力はライン
５０３、セレクタ６６、ライン５０５を介して表
示器へ送出される。 一方、表示制御装置５２が前述した外部同期信
号（ライン２０１，２０２上を伝播する信号）に
よつてではなく、内部で発せられる同期信号にて
動作する場合、その信号はライン２０５，２０６
を介して合成回路６４へ供給される。ここで合成
された信号は前記表示制御装置５２より得られる
映像信号と共に加算回路６５へ供給される。加算
回路６５では前述同様両信号の重ね合せがなさ
れ、その出力をライン５０４を介してセレクタ６
６へ供給する。セレクタ６６はライン２１０上を
伝播する信号に基ずきＡ，Ｂのいずれかの入力を
選択し、ライン５０５を介して表示器へ供給す
る。この様にして表示器へ所望のデータを表示す
るものである。 以上説明の如く本発明によれば、リアルタイム
で表示される情報を記録することができ初期の目
的が達せられる。又、記録された情報を再生し、
且つリアルタイムで出力される情報を重ね合わせ
て表示が可能となる。更に上記重ね合わされた信
号を再び記録することも可能となるものである。
第１図は本発明にて使用される表示制御装置の
実施例を示したブロツク図、第２図は第１図にお
けるタイミング信号発生装置の詳細を示す回路ブ
ロツク図、第３図は第２図における各部の動作タ
イミングを示すタイミングチヤート、第４図ａは
本発明によりなされる表示の例を示す図、第４図
ｂは画面構成を示す図、第５図は本発明における
データ表示装置の実施例を示すブロツク図、第６
図は本発明の他の実施例を示すブロツク図、第７
図は第５図，第６図における機能回路の内部構成
を示すブロツク図、第８図は第７図における各部
の動作タイミングを示すタイミングチヤートであ
る。 ５１，５５…映像同期信号記録装置、５２…表
示制御装置、５３…機能回路、５４…表示器、６
１…同期信号分離、６２，６５…加算回路、６３
…増幅器、６４…合成回路、６６…セレクタ。
実施例を示したブロツク図、第２図は第１図にお
けるタイミング信号発生装置の詳細を示す回路ブ
ロツク図、第３図は第２図における各部の動作タ
イミングを示すタイミングチヤート、第４図ａは
本発明によりなされる表示の例を示す図、第４図
ｂは画面構成を示す図、第５図は本発明における
データ表示装置の実施例を示すブロツク図、第６
図は本発明の他の実施例を示すブロツク図、第７
図は第５図，第６図における機能回路の内部構成
を示すブロツク図、第８図は第７図における各部
の動作タイミングを示すタイミングチヤートであ
る。 ５１，５５…映像同期信号記録装置、５２…表
示制御装置、５３…機能回路、５４…表示器、６
１…同期信号分離、６２，６５…加算回路、６３
…増幅器、６４…合成回路、６６…セレクタ。
Claims (1)
- 【特許請求の範囲】 １ 表示情報を記憶するメモリと、外部より供給
される第１の同期信号あるいは内部で発せられる
第２の同期信号を任意に切替え選択可能な第１の
セレクタと、前記第１のセレクタによつて切替え
られた同期信号に応じて初期化され、内部のクロ
ツク信号に応じて前記第２の同期信号として用い
られる同期信号を生成して出力すると共に前記メ
モリから読み出されるべき表示情報のアドレスを
生成する同期信号生成回路とを有し、前記第１の
セレクタによつて切替えられた同期信号によつて
前記同期信号生成回路の初期化を行ない、初期化
後には前記第２の同期信号に同期して前記メモリ
から表示情報を順次読出し、ドツトパターンに変
換し、映像信号として繰返し送出する表示制御装
置と、 映像信号と第１の同期信号を記録し、且つ再生
する映像同期信号記録装置と、 前記映像同期信号記録装置の再生出力信号から
第１の同期信号を取出し前記表示制御装置へ供給
する第１の装置と、前記表示制御装置から送出さ
れる映像信号ならびに前記映像同期信号記録装置
が再生する映像信号を重ね合わせて送出する第２
の装置と、前記同期信号生成回路から出力される
第２の同期信号と前記表示制御装置から送出され
た映像信号とを重ね合わせて送出する第３の装置
と、前記第１のセレクタと連動し、前記第２の装
置から送出される信号または前記第３の装置から
送出される信号の何れかを選択可能な第２のセレ
クタとを有する機能装置と、 前記第２のセレクタによつて選択された信号に
応じて表示を行う表示器と、 から成ることを特徴とするデータ表示装置。 ２ スクリーンデイスプレイを表示器として持つ
ことを特徴とする前記特許請求の範囲第１項記載
のデータ表示装置。 ３ 更に他の映像同期信号記録装置を有し、前記
重ね合わされた映像信号と同期信号とを記録する
ことを特徴とする前記特許請求の範囲第１項記載
のデータ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4504281A JPS57158883A (en) | 1981-03-27 | 1981-03-27 | Data display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4504281A JPS57158883A (en) | 1981-03-27 | 1981-03-27 | Data display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57158883A JPS57158883A (en) | 1982-09-30 |
| JPH0419558B2 true JPH0419558B2 (ja) | 1992-03-30 |
Family
ID=12708304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4504281A Granted JPS57158883A (en) | 1981-03-27 | 1981-03-27 | Data display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57158883A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721842A (en) * | 1995-08-25 | 1998-02-24 | Apex Pc Solutions, Inc. | Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526792A (en) * | 1978-08-17 | 1980-02-26 | Toshiba Corp | Television screen display unit |
-
1981
- 1981-03-27 JP JP4504281A patent/JPS57158883A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526792A (en) * | 1978-08-17 | 1980-02-26 | Toshiba Corp | Television screen display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57158883A (en) | 1982-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103982B2 (en) | Display control device | |
| US6304283B1 (en) | Conference apparatus and method for realistically reproducing image data and shared board data | |
| JPH10145762A (ja) | 対話型マルチメディア文書のスタティックおよびダイナミック構成要素の提示を同期させる方法 | |
| US4315276A (en) | Video signal defect compensation system | |
| US6453286B1 (en) | Computer system for processing image and sound data using ADPCM stereo coding | |
| JP3369591B2 (ja) | 文字表示装置 | |
| US5459485A (en) | Image and sound processing apparatus | |
| JPH0419558B2 (ja) | ||
| JPH06133269A (ja) | 映像信号記録及び再生装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JP2989057B2 (ja) | 文字図形重畳映像システム | |
| JPH0530453A (ja) | 画像記録媒体のインデツクス作成装置 | |
| JPS6324703Y2 (ja) | ||
| JP3024243B2 (ja) | 画像再生装置 | |
| JPS6049965B2 (ja) | 磁気テ−プ再生装置 | |
| JPH07193750A (ja) | 映像生成装置 | |
| JPS59140485A (ja) | テレビジヨン文字表示装置 | |
| JPH0527306B2 (ja) | ||
| JPH07319484A (ja) | 映像再生装置 | |
| SU1488873A1 (ru) | Устройство для отображения информации на экране телевизионного индикатора | |
| JPS63288577A (ja) | モザイク映像装置 | |
| JPH0661033B2 (ja) | 画像信号記憶再生装置および画像信号記憶再生装置を備えた画像信号表示装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPH10257426A (ja) | 記録再生装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 |