JPH0418678A - 論理回路シミュレーション結果表示方法 - Google Patents

論理回路シミュレーション結果表示方法

Info

Publication number
JPH0418678A
JPH0418678A JP2122394A JP12239490A JPH0418678A JP H0418678 A JPH0418678 A JP H0418678A JP 2122394 A JP2122394 A JP 2122394A JP 12239490 A JP12239490 A JP 12239490A JP H0418678 A JPH0418678 A JP H0418678A
Authority
JP
Japan
Prior art keywords
data
image
control signal
simulation
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2122394A
Other languages
English (en)
Inventor
Kazuaki Suzuki
和明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2122394A priority Critical patent/JPH0418678A/ja
Publication of JPH0418678A publication Critical patent/JPH0418678A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路のシミュレーション結果の表示方法
に係り、特に、画像処理用L S I (LargeS
 caleI ntegration :大規模集積回
路)の動作を効率良く検証するのに好適な論理回路シミ
ュレーション結果表示方法に11]するものである。
〔従来の技術〕
従来、半導体集積回路の設計技術等において、その論理
回路の正しさを確認する論理検証が重要なものとなって
おり、特に、集積度の増大に伴い、論理シミュレーショ
ンを用い、コンピュータにより自動的に設計結果の正し
さを確認する論理検証方法か取り入れられている。
すなわち、設計対象である集積回路の設n1言語による
記述と、シミュレーション実行制御データを入力として
、論理シミュレートし、結果として動作を表すタイムチ
ャートを出力する。電子計算機の不良解析は、このタイ
ムチャートの内容を確認することにより行われる。
このような、論理シミュレーションに関しては、電子情
報通信学会編「電子情報通信ハンドブック」(1988
年、オーム社発行)のpp、853〜854、および、
pp、1657〜1658に記載されている。
さらに、近年、コンピュータの使い勝手の向」−を目的
として、画像情報に対する処理技術の開発か進められ、
多くの画像処理用LSIが開発されている。これらの画
像処理用L S Iの論理検証にも、論理シミュレーシ
ョンが用いられている。
[発明が解決しようとする課題] 従来、画像処理用r−srの論理回路を検証する場合に
は、他の処理を目的とするLSIと同様に、テストパタ
ーンを作成し、このテストパターンに基づくシミュレー
ションを行ない、そのシミュレーション結果を波形で表
示し、回路の動作が正常かどうか判断していた。
しかし、特に、画像処理用のLSIの開発においては、
開発段階の検証方法、すなわち、論理シミュレーション
の結果の時間的な変化の値が正しいかを判断する方法で
は、シミュレーション時間が増大し、結果に不具合が出
ていても、見落としてしまい、実機で見つかるというこ
とがある。
このように、従来の画像処理用LSIの論理シミュレー
ションの結果の表示方法では、論理シミュレーションの
結果の信頼性が低く、場合によっては、ES、すなわち
、Example  Sample(試作品)を再度、
作り直さなければならす、むだなコストと、時間のロス
か発生する等の問題かあった。
本発明の目的は、これら従来技術の課題を解決し、画像
処理用LSIの論理シミュレーション結果を、実機と同
じ様な画像で表示することにより、シミュレーション時
における不具合の見落としを防き、画像処理用LSIの
論理シミュレーションの信頼性の向」二を可能とする論
理回路シミュレーション結果表示方法を提供することで
ある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の論理回路シミュレー
ション結果表示方法は、画像処理用の論理回路のシミュ
レーションの結果で得たシリアル信号から、画像データ
を示す信号と、この画像データの領域を示す制御信号と
を設定し、この制御信号に基づき、画像データの領域を
抽出し、抽出した画像データ領域内の画像データを示す
信号を画像に置き換え、表示装置の画面に表示すること
を特徴とする。
〔作用〕
本発明においては、まず、シミュレーションの結果で得
たシリアル信号のうち、どの信号が画像データであり、
また、どの信号が画像データの領域を示す制御信号であ
るかを、キーボードなどの入力装置を介して設定する。
この制御信号として設定した信号を読み取り、この制御
信号に基づき、ライン毎の画像領域を抽出する。
そして、抽出した画像領域内の、画像データである「1
」とrQJのシリアル信号を、画像に置き換え、表示装
置の画面に表示する。
このように、画像処理用の論理回路のシミュレーション
結果を、実機と同じ様に、画像で表示することにより、
シミュレーション結果の確認か容易となる。
[実施例] 以ド、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明を施したシミュレーション結果表示シ
ステムの構成の一実施例を示すブロック図である。
画像処理用LSIの論理シミュレーション結果の表示処
理を行なう処理装置1と、オペレータからの操作情報を
入力するキーボード2とマウス3、そして、シミュレー
ション結果と画像情報を記憶する記憶装置5と、処理装
置1からの出力指示に基づき、オペレータに対する各種
のメツセージや、画像情報を表示する表示装置4から構
成されている。
さらに、処理装置1は、シミュレーション結果のテスト
パターンから、画像化するシリアル信号の設定と、画像
領域を指す制御信号の設定とを行なうデータ制御信号設
定部11と、シミュレーション結果から期待値を抽出し
たテストパターンから、画像にする為のデータの領域を
抽出するデータ領域抽出部12、そして、データ領域抽
出部12で得たデータ領域内の信号を画像データに置き
換えるデータ画像表示制御部13から構成されでいる。
このような構成により、本発明を施したシミュレーショ
ン結果表示システムは、画像処理用L SIの論理シミ
ュレーションの結果を、実際の画像形態で表示する。
すなわち、キーボード2、または、マウス3を介して入
力されるオペレータからの操作情報に基づき、処理装置
1のデータ制御信号設定部11で、記憶装置5に記憶し
ているシミュレーション結果のテストパターンから、画
像化する信号と、画像領域を示す制御信号を設定する。
そして、データ領域抽出部12で、テストパターンから
、画像にする為のデータの領域とシリアルの信号を抽出
する。そして、データ画像表示制御部]3で、抽出した
シリアルの信号を画像データに置き換えて、表示装置4
に表示する。
このようにして、今まで、rQJ、「1」、のパターン
、または、波形で表示していた論理回路シミュレーショ
ンの結果を、本来の画像として表示する。
以下、さらに詳しく、処理動作を説明する。
第2図は、第1図における処理装置の本発明に係る処理
動作の一実施例を示すフローチャートである。
以下、シミュレーション結果から画像表示するまでの処
理動作を説明する。
まず、第1図の表示装置4に表示したテストパターンか
ら、利用者が、第1図のキーボード2を介して入力した
情報に基づき、第1図の記憶装置5に記憶されているテ
ストパターン中で、どの信号が画像を示すものか、また
、どの信号がデータ領域を示すもの、すなわち、制御信
号かを、第1図のデータ制御信号設定部11で設定する
(ステップ2o1)。
さらに、第1図のデータ制御信号設定部11で、データ
領域を示す制御信号の属性(L/コロ−11/ハイのと
ちらでデータ領域を示すか)を設定する(ステップ20
2)。本実施例におけるテストパターンでは、制御信−
シ3がr l−I Jのときかデータ領域であるとする
この画像化する信号の設定と、画像領域を示す制御信号
の設定後、第1図のデータ領域抽出部]2により、テス
トパターンを1サイクルずつ調べ、表示すべき画像デー
タを抽出していく。
まず、制御信号の有効か否かのチエツクで(ステップ2
03)、制御信号が「ロー」の場合、フラグを落しくス
テップ211)、次のサイクルのチエツクへ進む(ステ
ップ2o9)。
制御信号がFハイゴの場合は、フラグチエツクに進み(
ステップ204)、フラグが立っていない場合は、フラ
グを立てる(ステップ205)。そして、表示するライ
ン数を一つアップして(ステップ206)、現在のサイ
クル数を記憶装置5に記憶する(ステップ207)。
そして、第1図のデータ画像表示制御部13により、テ
ストパターンより抽出したデータを、画像として第1図
の表示装置4に表示する(ステップ208)。すなわち
、(X、Y)=(現在のサイクル数−開始サイクル数+
1.ライン数)の7トリクス部分に、データを画像デー
タとして、第1図の表示装置4の画面に表示し、次のサ
イクルのチエツクに進む(ステップ209)。
全てのデータに対して、処理が完了すれば(ステップ3
1o)、処理を終了する。
ステップ204で、フラグか立っている場合は、現在、
データ領域に入っていることを意味するので、ステップ
208に進み、データを画像データとして、第1図の表
示装置4の画面に表示する。
このようにして、シミュレーション結果を、画像として
表示する。
第3図は、第1図における論理回路シミュレーション結
果表示システムの本発明に係る具体的な処理結果の一実
施例を示す説明図である。
検証の対象となる回路をシミュレーションして、期待値
を抽出し、第1図の記憶装置5に記憶されているテスト
パターン31と、このテストパターン31に基づき、第
1図の処理装置1の処理を介して、表示装置4に表示さ
れたデータ表示画像32が示されている。
テストパターン31は、信号番号311で示される各デ
ータ毎に、この信号が、画像を示すデータか、すなわち
、データ領域であるか否かを表わす制御信号312と、
画像データ313から構成されている。
例えば、信号番号31.1の「3」〜「10」は、制御
信号312がr I−I Jであり、〜ライン目の画像
データ領域であることを示している。
同様にして、信号番号311の「33」〜「40」、お
よび、「53」〜「60」は、制御信号312が「H」
であり、それぞれ、ニライン目、三ライン目の画像デー
タ領域であることを示している。
−ライン目の画像データは、信号番号「3」以下、rL
、H,H,H,L、H,HlHJであり、ニライン目の
画像データは、信号番号「33」以下、rL、L、Hl
ll、11、L、H1■]」、そしてニライン目の画像
データは、信号番号「53」以下、rL、L、L、H,
H,H,L、LJ となっている。
このような、テストパターン31に基づき、第1図の処
理装置1は、第1図の表示装置4の画面旧に、データ表
示画像32として表示する。
このように、画像処理用+−S Tの検証において、今
までは、シミュレーション結果をr□J、r]Jパター
ン、または、波形により解析していたが、本実施例によ
れば、実機での動作と同様に、画像として解析出来るた
め、アルゴリズムが正しく動いているか否かが容易に検
証出来る。このことにより、不具合の見落としによる再
ESを防ぐことが出来る。
〔発明の効果〕
本発明によれば、画像処理用LSIの論理シミュレーシ
ョン結果を、実機と同じ様な画像形態で表示することに
より、シミュレーション時における不具合いの見落とし
を防ぎ、画像処理用LSIの論理シミュレーションの信
頼性を向上させることが可能である。
【図面の簡単な説明】
図面は本発明の実施例を示し、第1図は本発明を施した
論理回路シミュレーション結果表示システムの構成の一
実施例を示すブロック図、第2図は第1図における処理
装置の本発明に係る処理動作の一実施例を示すフローチ
ャート、第3図は第1図における論理回路シミュレーシ
ョン結果表示システムの本発明に係る具体的な処理結果
の一実施例を示す説明図である。 ■・処理装置、2:キーボード、3:マウス、4:表示
装置、5:記憶装置、1トデ一タ制御信号設定部、12
・データ領域抽出部、13:データ画像表示制御部、3
】、テストパターン、32デ一タ表示画像、311:信
号番号、31.2+制制御分、313:画像データ。 第 図 第 図(その1)

Claims (1)

    【特許請求の範囲】
  1. (1)画像処理用の論理回路のシミュレーションの結果
    をシリアルの信号で出力し、画像データを波形の形態で
    表示装置の画面に表示するシミュレーション結果の表示
    方法において、上記シミュレーションの結果で得たシリ
    アル信号から、画像データを示す信号と、該画像データ
    の領域を示す制御信号とを設定し、該制御信号に基づき
    、上記画像データの領域を抽出し、該抽出した画像デー
    タ領域内の上記画像データを示す信号を画像に置き換え
    、上記表示装置の画面に表示することを特徴とする論理
    回路シミュレーション結果表示方法。
JP2122394A 1990-05-11 1990-05-11 論理回路シミュレーション結果表示方法 Pending JPH0418678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2122394A JPH0418678A (ja) 1990-05-11 1990-05-11 論理回路シミュレーション結果表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2122394A JPH0418678A (ja) 1990-05-11 1990-05-11 論理回路シミュレーション結果表示方法

Publications (1)

Publication Number Publication Date
JPH0418678A true JPH0418678A (ja) 1992-01-22

Family

ID=14834710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2122394A Pending JPH0418678A (ja) 1990-05-11 1990-05-11 論理回路シミュレーション結果表示方法

Country Status (1)

Country Link
JP (1) JPH0418678A (ja)

Similar Documents

Publication Publication Date Title
JP2000132416A (ja) 半導体集積回路設計検証装置
JP2000082094A (ja) 半導体集積回路設計検証システム
US7188338B2 (en) Apparatus and method for debugging software
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
US6044214A (en) Fault simulation method operable at a high speed
JP2003141206A (ja) Lsiテスト・データのタイミング検証方法およびlsiテスト・データのタイミング検証プログラム
CN111624475B (zh) 大规模集成电路的测试方法及系统
JP2008282351A (ja) 回路設計検証方法および回路設計検証のためのプログラム
JPH0418678A (ja) 論理回路シミュレーション結果表示方法
US20040015792A1 (en) Method for creating standard VHDL test environments
US20020101424A1 (en) Method of testing graphic accelerator in DOS mode
JPH09171056A (ja) テスト設計方法とその装置、並びにテスト方法とその装置
US6598185B1 (en) Pattern data inspection method and storage medium
JP3267258B2 (ja) テストグループ作成装置及びその作成方法
JP2003058597A (ja) 論理等価性検証装置及び論理等価性検証方法
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP2996200B2 (ja) 論理回路の解析方法および解析装置
JPH11175580A (ja) 集積回路設計装置
JPS63106870A (ja) Lsiマスクパタ−ン設計装置
CN117435483A (zh) 基于Formal工具的仿真验证激励生成方法、装置、介质及终端
JPH05314204A (ja) 論理シミュレーション装置及びテスト回路生成装置
CN117539757A (zh) 高效图形生成逻辑目标板测试方法
JPH07121576A (ja) 故障シミュレーション装置
JPH0468472A (ja) 論理図入力装置
JP2006331212A (ja) 論理シミュレーション方法及びその装置