JPH04181447A - Computer system - Google Patents

Computer system

Info

Publication number
JPH04181447A
JPH04181447A JP2308919A JP30891990A JPH04181447A JP H04181447 A JPH04181447 A JP H04181447A JP 2308919 A JP2308919 A JP 2308919A JP 30891990 A JP30891990 A JP 30891990A JP H04181447 A JPH04181447 A JP H04181447A
Authority
JP
Japan
Prior art keywords
program
sum check
check data
circuit
recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2308919A
Other languages
Japanese (ja)
Inventor
Yoshihiro No
野 義博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP2308919A priority Critical patent/JPH04181447A/en
Publication of JPH04181447A publication Critical patent/JPH04181447A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To execute the detection and recovery of illegally interposing the third person to a program and to make the processing secure, simple and highly speedy by providing address recognition logic for recognizing a check area and logic for recovering the program according to a sum check data, and integrating the logic into the computer system. CONSTITUTION:From the program of a main memory 1, the sum check data prepared by an address recognizing circuit 8 and a sum check preparing circuit 5 are compared with the sum check data in a local memory 2 by a sum check data comparator circuit 6. When non-coincidence is generated, it is judged that the program is reloaded by any illegal interposing, and the recovery processing is executed by a recovery circuit 7 based on the sum check data in the local memory 2 so as to automatically correct the address part corresponding to the sum check data. Thus, illegal interposing to the program can be detected without fail, the reliability is improved and the functions can be simplified.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、第3者の不当な介入により、書き替え、追加
、消去が行なわれたプログラムに対して、検出および回
復の方法に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for detecting and recovering programs that have been rewritten, added to, or deleted due to unauthorized intervention by a third party. be.

〔従来の技術〕[Conventional technology]

現状、不当な介入によるプログラムの変更についての検
出機能としては、プログラムが自身のプログラムの最終
アドレスをおぼえておき、最終アドレスよりも大きいア
ドレスで命令を実行すると、エラーとみなすプログラム
容量チェックが広く行なわれている。
Currently, as a detection function for program changes caused by unauthorized intervention, a program capacity check is widely used in which a program memorizes the final address of its own program, and if a program executes an instruction at an address larger than the final address, it is considered an error. It is.

しかし、この方式では、プログラムに多大な負荷がかか
りプログラムの性能低下をまねくおそれがある。プログ
ラムの消去、書き替えなどの介入については検出ができ
ない。どいつた問題がある。
However, with this method, a large load is placed on the program, which may lead to a decrease in the performance of the program. Interventions such as erasing or rewriting programs cannot be detected. I have a problem.

また、他のチェック方法としては、プログラムを単なる
メモリ上のデータと見なして、FCCなどによって検出
を行う方法があるが、比較的規模の大きなプログラムに
対しては、大容量のメモリが必要となること、FCC作
成、チェックなど複数な処理回路が必要となる。このよ
うに有効な回復手段がないため結局システムダウンなど
といった重大障害に発展してしまう。
Another checking method is to treat the program as mere data in memory and detect it using FCC, etc., but a relatively large program requires a large amount of memory. In addition, multiple processing circuits are required for FCC creation and checking. As there is no effective recovery method, the problem eventually develops into a serious failure such as a system failure.

なおこれら検出力式に関するものには、例えば特開平1
−191944号などが挙げられる。
Regarding these detection power formulas, for example,
-191944 etc.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術では、y)チェック機能の確実性、簡単化
、プログラム性能などについて配慮がなされておらず、
チェックをすりぬける危険性がある。
In the above conventional technology, y) no consideration is given to reliability, simplification, program performance, etc. of the check function;
There is a risk of slipping through the checks.

■)検出するためのプログラムが複雑である。■書き替
え、消去が行なわれた場合検出かできない。
■) The detection program is complex. ■Can only be detected if rewriting or erasing is performed.

などどいつた問題があった。There were other problems.

本発明は、第3者による不当なプログラムへの介入の検
出、回復をハードウェアで行うことにより、確実性、簡
単化、高速化を図ることをLj的としており、さらにプ
ログラム、メモリなどの容量に制限されることなく活用
することができる。
The present invention aims to improve reliability, simplicity, and speed by detecting and recovering from unauthorized program intervention by a third party using hardware, and further reduces the capacity of programs, memory, etc. It can be used without being restricted.

〔課題を解決するための手段〕[Means to solve the problem]

1−2目的を達成する為に、プログラムのサムチェック
データを格納するローカルメモリまたは。
1-2 A local memory for storing program sum check data to achieve the purpose.

メインメモリ内の一部領域、サムチェックデータの比較
を行う為の論理、チェック領域を認lAする為のアドレ
ス認識論理、サムチェックデータによるプログラムの回
復を行う為の論理を設け、これらをハードウェアで構成
し、計算機システムに組み込んだものである。
A part of the main memory is provided with logic to compare sum check data, address recognition logic to recognize the check area, and logic to recover the program using sum check data, and these are implemented in hardware. It is composed of , and is incorporated into a computer system.

〔作用〕[Effect]

本発明によって、プログラムへの不当な介入は、書き替
え、追加、消去に関係なく、確実に検出、回復が出来る
ので、これによるプログラム暴走のような重大障害は発
生しない。
According to the present invention, unauthorized intervention in a program can be reliably detected and recovered regardless of whether it is rewriting, adding, or erasing, so serious problems such as program runaway will not occur due to this.

また、不当介入のチェックをハードウェアで行うことに
よって、プログラムに余分な負荷をかけることがない。
Furthermore, by checking for unauthorized intervention using hardware, no extra load is placed on the program.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1−図により説明する。 EMBODIMENT OF THE INVENTION Hereinafter, one embodiment of the present invention will be described with reference to FIG.

システムの電源投入時などプログラムを外部記憶装置(
図示せず)などから、メインメモリ】8へ書き込む際に
サムチェックデータを作成し、そのデータをハードウェ
ア」−のローカルメモリ2へ格納する。この時、ハード
ウェアはサムチエ・ツクを行う領域、すなわちプログラ
ム白身が格納さ扛ている領域を知っておく必要がある。
When the system is powered on, the program is saved to an external storage device (
When writing data to the main memory (not shown), etc., sum check data is created, and the data is stored in the local memory 2 of the hardware. At this time, the hardware needs to know the area where the sample check is performed, that is, the area where the program white is stored.

このため、ノ\−トウェアに先頭アドレスレジスタ3.
最終アドレスレジスタ4を設け、メインメモリ1におけ
るプログラムの先頭アドレスと最終アドレスをアドレス
認識回路8により設定しチェック領域の制御を行なわせ
る。
For this reason, the first address register 3.
A final address register 4 is provided, and the start address and final address of the program in the main memory 1 are set by an address recognition circuit 8 to control the check area.

プログラムが動き始めると、プログラム自身でプログラ
ムのアイドルチェックを行い、アイドル状態が、ある一
定時間以上連続して発生している場合、プログラムは自
身のサムチェック指示をハードウェアに指示する。又は
一定時間毎に定期的にサムチェック指示をハードウェア
に指示しても良い。ハードウェアは、サムチェック指示
を受けとると、メインメモリ〕のプログラムから、アド
レス=’を撤回路8と、サムチェック作成回路5によっ
て作成した新しいサムチェックデータと、先に退避した
ローカルメモリ2内のサムチェックデータをサムチェッ
クデータ比較回路6により比較する。不一致が発生した
場合、不当な介入によるプログラムの書き替えがあった
と判断し、ローカルメモリ2のサムチェックデータをも
とに、回復回路7により回復処理を行い、メインメモリ
11:、の不一致が発生したサムチェックデータに対応
するアドレス部分に対し自動修正を行う。
When the program starts running, the program itself performs an idle check, and if the idle state continues for a certain period of time or more, the program instructs the hardware to perform its own sum check. Alternatively, a sum check instruction may be given to the hardware at regular intervals. When the hardware receives the sum check instruction, it sends the address=' from the program in the main memory to the withdrawal path 8, the new sum check data created by the sum check creation circuit 5, and the previously saved data in the local memory 2. The sum check data is compared by a sum check data comparison circuit 6. If a discrepancy occurs, it is determined that the program has been rewritten due to unauthorized intervention, and the recovery circuit 7 performs recovery processing based on the sum check data in the local memory 2, and a discrepancy occurs in the main memory 11:. Automatically corrects the address part corresponding to the sum check data.

不一致が発生ぜず、全サムチェックデータが同じであっ
た場合、ハードウェアはプログラムに対し正常終了の報
告を行う。
If no mismatch occurs and all sum check data are the same, the hardware reports normal termination to the program.

また、プログラムデパック時など、ユーザが意識的にメ
インメモリ1上のプログラムを変更したい場合には、メ
インメモリ1上のプログラムを変更した後、サービスプ
ロセッサ(図示せず)などを経由した特別な変更手段を
使って、先頭アドレスレジスタ3、最終アドレスレジス
タ4、ローカルメモリ2内のサムチェックデータを再設
定することで対応できる。
In addition, if the user intentionally wants to change the program in main memory 1, such as when depacking a program, after changing the program in main memory 1, a special This can be handled by resetting the start address register 3, end address register 4, and sum check data in the local memory 2 using a changing means.

本発明は、このようにプログラムへ余分な負荷をかける
ことなく、プログラムへの不当な介入の検出、回復が行
なえる。
In this way, the present invention can detect and recover from unwarranted intervention in a program without placing an extra load on the program.

この実施例では、プログラムを例にとって説明してきた
が、本発明は、プログラムのみならず。
Although this embodiment has been explained using a program as an example, the present invention is applicable not only to programs.

メインメモリ1内の情報であれば、参照のみのデータ等
であっても有効である。また、メインメモリ内の一部領
域をハードウェア上のローカルメモリの代用としてサム
チェックデータ格納領域としても有効であることは言う
までもない。
As long as the information is in the main memory 1, it is valid even if it is data that is only for reference. It goes without saying that a partial area in the main memory is also effective as a sum check data storage area in place of a local memory on the hardware.

さらに1本発明の応用手段として、先頭アドレスレジス
タ3、および最終アドレスレジスタ4、を各々複数個持
ち、これを制御することで、メモリ上のチェックエリア
を細分化出来、メモリの有効利用および、効率の良いチ
ェックを行うことが出来る。
Furthermore, as an applied means of the present invention, by having a plurality of each of a plurality of start address registers 3 and a plurality of last address registers 4, and controlling them, it is possible to subdivide the check area on the memory, thereby achieving effective use of memory and efficiency. A good check can be made.

〔発明の効果〕〔Effect of the invention〕

本発明により、不当なプログラムへの介入を確実に検出
することと、自動的に回復処理を行うこと、さらに、プ
ログラムのアイドル中の不当介入チェックによる不当介
入の早期発見が行えること、により、計算機システム全
体の信頼性向上をはかることが出来る。
According to the present invention, it is possible to reliably detect unauthorized program intervention, automatically perform recovery processing, and detect unauthorized intervention at an early stage by checking for unauthorized intervention while the program is idle. It is possible to improve the reliability of the entire system.

また、検出、回復機能をプログラムで行なわずハードウ
ェアで行うことにより、機能の簡単化をはかることが出
来る。
Further, by performing the detection and recovery functions using hardware rather than using a program, the functions can be simplified.

さらに、ハードウェアで検出、回復を行うことにより、
プログラムに余分な負荷をかけることがなく、プログラ
ムの性能の低下を防ぐことが出来る。
Furthermore, by performing detection and recovery using hardware,
No extra load is placed on the program, and deterioration in program performance can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例であるハードウェア構成図を
示す。 1・・メインメモリ、2・・・ローカルメモリ、3・・
先頭アドレスレジスタ、4・・・最終アドレスレジスタ
、5・・・サムチェックデータ作成回路、6・・・サム
チェックデータ比較回路、7・・プログラム回復回路、
8・・・アドレス認識回路。 /(−N
FIG. 1 shows a hardware configuration diagram that is an embodiment of the present invention. 1...Main memory, 2...Local memory, 3...
Start address register, 4... Final address register, 5... Sum check data creation circuit, 6... Sum check data comparison circuit, 7... Program recovery circuit.
8...Address recognition circuit. /(-N

Claims (1)

【特許請求の範囲】[Claims] 1、プログラム、前記プログラムを格納するためのメイ
ンメモリ、前記プログラムが動作するためのプロセッサ
、前記プログラムのサムチェックをハードウェア上に格
納するためのローカルメモリ、または、前記サムチェッ
クをメインメモリ内に格納するための領域、前記メイン
メモリ内でのプログラム格納領域を示すためのアドレス
レジスタとアドレス認識回路、前記プログラムとサムチ
ェックデータとの比較を行うためのチェック回路、前記
サムチェックデータをもとにプログラムを回復する為の
回復回路、を持つ計算機システムにおいて、前記プログ
ラムへの不当な介入によるプログラムの書き替え、追加
、消去などを検出し、自動回復を行なえることを特徴と
する、計算機システム。
1. A program, a main memory for storing the program, a processor for operating the program, a local memory for storing a sum check of the program on hardware, or a main memory for storing the sum check. an address register and an address recognition circuit for indicating the program storage area in the main memory; a check circuit for comparing the program with the sum check data; and a check circuit for comparing the program with the sum check data. A computer system having a recovery circuit for recovering a program, wherein said computer system is capable of detecting program rewriting, addition, erasure, etc. due to unauthorized intervention in said program, and is capable of automatic recovery.
JP2308919A 1990-11-16 1990-11-16 Computer system Pending JPH04181447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2308919A JPH04181447A (en) 1990-11-16 1990-11-16 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308919A JPH04181447A (en) 1990-11-16 1990-11-16 Computer system

Publications (1)

Publication Number Publication Date
JPH04181447A true JPH04181447A (en) 1992-06-29

Family

ID=17986857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308919A Pending JPH04181447A (en) 1990-11-16 1990-11-16 Computer system

Country Status (1)

Country Link
JP (1) JPH04181447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065455A1 (en) * 1999-04-22 2000-11-02 Matsushita Electric Industrial Co., Ltd. Processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065455A1 (en) * 1999-04-22 2000-11-02 Matsushita Electric Industrial Co., Ltd. Processor

Similar Documents

Publication Publication Date Title
US10460099B2 (en) System and method of detecting malicious code in files
US6925557B2 (en) Method and system for a clean system booting process
US7793347B2 (en) Method and system for validating a computer system
US7401234B2 (en) Autonomous memory checker for runtime security assurance and method therefore
US6880113B2 (en) Conditional hardware scan dump data capture
US8028177B2 (en) Method for changing power states of a computer
US9262631B2 (en) Embedded device and control method thereof
US20190080111A1 (en) Method for protecting unauthorized data access from a memory
JPH04181447A (en) Computer system
JP4643201B2 (en) Buffer overflow vulnerability analysis method, data processing device, analysis information providing device, analysis information extraction processing program, and analysis information provision processing program
JPH09319574A (en) Computer virus check system
EP3293660A1 (en) System and method of detecting malicious code in files
JPH1027035A (en) Information processor
CN115577347B (en) Driver protection method and device
KR102153048B1 (en) Method and apparatus for detection alteration of smram
JPH06309236A (en) Illegal write detecting circuit for memory
JP2870202B2 (en) Method and apparatus for mutual monitoring between processors
CN117093399A (en) System starting method, system on chip, computer equipment and storage medium
JPH06259291A (en) Intra main memory content recovery system
CN115292712A (en) Embedded system safety starting method and embedded system
JP2731251B2 (en) Computer system
JPH02183821A (en) External information memory device
JPH07117902B2 (en) Rebooting device for information processing equipment
JP3169879B2 (en) Microprocessor runaway detection method
RU2265241C2 (en) Method for calling a procedure on basis of binary stack