JPH04169001A - 導電性ペーストと半導体装置の実装方法 - Google Patents
導電性ペーストと半導体装置の実装方法Info
- Publication number
- JPH04169001A JPH04169001A JP2297997A JP29799790A JPH04169001A JP H04169001 A JPH04169001 A JP H04169001A JP 2297997 A JP2297997 A JP 2297997A JP 29799790 A JP29799790 A JP 29799790A JP H04169001 A JPH04169001 A JP H04169001A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive paste
- powder
- protruding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000000843 powder Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000007747 plating Methods 0.000 claims abstract description 10
- 239000002904 solvent Substances 0.000 claims abstract description 7
- 239000011863 silicon-based powder Substances 0.000 claims abstract description 6
- 239000002344 surface layer Substances 0.000 claims abstract 4
- 238000002844 melting Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 15
- 230000008018 melting Effects 0.000 claims description 15
- 238000003825 pressing Methods 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims 4
- 229910052718 tin Inorganic materials 0.000 claims 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 229910001092 metal group alloy Inorganic materials 0.000 abstract description 3
- 239000010419 fine particle Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000000203 mixture Substances 0.000 description 13
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Adjustable Resistors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の導体パターンが形成された基板
への電気的接続に関し、特に導電性ペーストとそれを用
いた半導体装置の実装方法に関する。
への電気的接続に関し、特に導電性ペーストとそれを用
いた半導体装置の実装方法に関する。
従来の技術
従来、裸の半導体装置を導体パターンが形成された基板
に電気的に接続する方法としては、メッキ技術により半
導体装置の電極パッド上に形成した突出接点を用いたも
のが知られている。
に電気的に接続する方法としては、メッキ技術により半
導体装置の電極パッド上に形成した突出接点を用いたも
のが知られている。
特に、米国特許明細書第４６６１１９２号においては、
導電性接着剤を用いてフェースダウンにより半導体装置
を基板に簡易的に接続する方法が述べられている。
導電性接着剤を用いてフェースダウンにより半導体装置
を基板に簡易的に接続する方法が述べられている。
以下図面を参照しながら、従来の半導体装置の接続法に
ついて説明する。第５図は突出接点を形成する工程であ
シ、第６図は突出接点を平坦化する工程であり、第７図
は導電性エポキシ樹脂を転写する工程であり、第８図は
基板へ半導体装置を接続する工程である。第５図におい
て、１５は半導体装置であシ、１６は電極パッドである
。１７はキャピラリーであシ、１８はボールである。１
９は金属ワイヤであシ、２０は水素炎トーチである。
ついて説明する。第５図は突出接点を形成する工程であ
シ、第６図は突出接点を平坦化する工程であり、第７図
は導電性エポキシ樹脂を転写する工程であり、第８図は
基板へ半導体装置を接続する工程である。第５図におい
て、１５は半導体装置であシ、１６は電極パッドである
。１７はキャピラリーであシ、１８はボールである。１
９は金属ワイヤであシ、２０は水素炎トーチである。
２２は電極パッドに接続されたボールであり、２４は残
存した金属ワイヤである。第６図において、２ｅは平坦
化されたボールであシ、２８は平坦−面が形成された基
材である。第７図において、３０は導電性エポキシ樹脂
であシ、３２は支持基材である。第８図において、３６
は基板である。
存した金属ワイヤである。第６図において、２ｅは平坦
化されたボールであシ、２８は平坦−面が形成された基
材である。第７図において、３０は導電性エポキシ樹脂
であシ、３２は支持基材である。第８図において、３６
は基板である。
以上のように構成された従来の半導体装置の接続法につ
いて、以下その概略を説明する。まず、第５図に示すよ
うに金属ワイヤ１９の先端を水素炎トーチ２０によって
溶融させボール１８を形成し、キャピラリー１７によっ
て半導体装置１６の電極パッド１６に固着したのち、金
属ワイヤ１９を引っ張ることにより切断して、電極パッ
ド１６上にボール２２と残存する金属ワイヤ２４からな
る突出接点を形成する。次に第６図に示すように、半導
体装置１５を平坦面が形成された基材２８に押し付ける
ことにより平坦化したボール２６を得る。さらに、第７
図に示すように、平坦化したボール２６を有する半導体
装置１６を、支持基材３２上に形成した導電性エポキシ
樹脂３０に押し当てることにより、平坦化したボール２
６上に導電性エポキシ樹脂３ｏを転写する。以上のよう
にして、電極パッド１６上の平坦化したボール２６上に
導電性エポキシ樹脂３ｏを形成した半導体装置１６を、
第８図に示すように、基板３６の導体の導体パターン３
４に位置合わせして固着することによって、電気的接続
を行うものである。
いて、以下その概略を説明する。まず、第５図に示すよ
うに金属ワイヤ１９の先端を水素炎トーチ２０によって
溶融させボール１８を形成し、キャピラリー１７によっ
て半導体装置１６の電極パッド１６に固着したのち、金
属ワイヤ１９を引っ張ることにより切断して、電極パッ
ド１６上にボール２２と残存する金属ワイヤ２４からな
る突出接点を形成する。次に第６図に示すように、半導
体装置１５を平坦面が形成された基材２８に押し付ける
ことにより平坦化したボール２６を得る。さらに、第７
図に示すように、平坦化したボール２６を有する半導体
装置１６を、支持基材３２上に形成した導電性エポキシ
樹脂３０に押し当てることにより、平坦化したボール２
６上に導電性エポキシ樹脂３ｏを転写する。以上のよう
にして、電極パッド１６上の平坦化したボール２６上に
導電性エポキシ樹脂３ｏを形成した半導体装置１６を、
第８図に示すように、基板３６の導体の導体パターン３
４に位置合わせして固着することによって、電気的接続
を行うものである。
発明が解決しようとする課題
しかしながら上記のような半導体装置の接続方法では、
突出接点の形成において、金属ワイヤを引っ張ることに
よ）切断するため、電極パッド上に固着したボールに残
存する金属ワイヤが一定でなく、ボールを平坦化する工
程において、残存する金属ワイヤによって隣接するボー
ルと短絡するという課題を有していた。
突出接点の形成において、金属ワイヤを引っ張ることに
よ）切断するため、電極パッド上に固着したボールに残
存する金属ワイヤが一定でなく、ボールを平坦化する工
程において、残存する金属ワイヤによって隣接するボー
ルと短絡するという課題を有していた。
また、平坦化したボールの平坦面の全面に導電性エポキ
シ樹脂を形成するため、基板の導体パターンに接続した
際に、導電性エポキシ樹脂が広がって、隣接する導体パ
ターンと短絡するという課題を有している。
シ樹脂を形成するため、基板の導体パターンに接続した
際に、導電性エポキシ樹脂が広がって、隣接する導体パ
ターンと短絡するという課題を有している。
さらに、導電性エポキシ樹脂接着剤により接続すること
は、電気的抵抗が高く、熱に対する応力にも弱いという
課題を有している。さらに、樹脂であるだめ耐熱性に乏
しく１２０°Ｃ以上の高温での信頼性に欠けるという課
題も有している。
は、電気的抵抗が高く、熱に対する応力にも弱いという
課題を有している。さらに、樹脂であるだめ耐熱性に乏
しく１２０°Ｃ以上の高温での信頼性に欠けるという課
題も有している。
まだ−１低融点金属を用いる方法においても種々の問題
点がある。それは、低融点金属（たとえば半田等）では
、製法上あまり細かい粉体が製造できず、できたとして
も非常に不安定で、酸化により溶解できなくなる場合が
多い。一方、低融点金属のなかでも比較的安定で、細か
い粒径が得られるＡｕ、Ｇｏ、Ｓｉなどを用いて低融点
合金接合を行う方法が提案されているが、低くても４０
０’Ｃ以下にすることが困難である。従って、Ｓｉ基板
を実装する場合に高温にさらされるため信頼性に課題が
ある。
点がある。それは、低融点金属（たとえば半田等）では
、製法上あまり細かい粉体が製造できず、できたとして
も非常に不安定で、酸化により溶解できなくなる場合が
多い。一方、低融点金属のなかでも比較的安定で、細か
い粒径が得られるＡｕ、Ｇｏ、Ｓｉなどを用いて低融点
合金接合を行う方法が提案されているが、低くても４０
０’Ｃ以下にすることが困難である。従って、Ｓｉ基板
を実装する場合に高温にさらされるため信頼性に課題が
ある。
本発明は上記課題に鑑み、半導体装置を導体パターンが
形成された基板に信頼性よく低温で電気的接続を行うこ
とができる金属接合用導電性ペーストと、それを用いた
半導体装置の実装方法を提供するものである。
形成された基板に信頼性よく低温で電気的接続を行うこ
とができる金属接合用導電性ペーストと、それを用いた
半導体装置の実装方法を提供するものである。
課題を解決するための手段
上記課題を解決するため、半導体装置の導体パターンが
形成された基板への実装方法において、金属ワイヤの先
端に熱エネルギーによってボールを形成する工程と、前
記ボールをキャピラリにより半導体装置の電極パッド上
に圧着した後、キャピラリをループ状軌道をもって移動
した後金属ワイヤを切断する事によりニ段突出形状の突
出電極を形成する工程と、平坦面が形成された基材を半
導体装置の突出接点に押し当てることによって突出接点
を平坦化させる工程と、平坦化した突出接点を別に用意
した支持基材上に、平均粒径が１０μｍ以下のＡｕ粉末
にＳｉ粉末もしくはＧｅ粉末を加えた粉体のいずれかの
表面にメッキ法によって低融点金属をコーティングした
無機成分に、少なくとも溶剤を加えてなる導電性ペース
トを塗工し前記塗工面に合わせて前記突出接点上のみに
前記導電性ペーストを転写する工程と、半導体装置を導
体パターンが形成された基板の所望の位置に搭載する工
程と、前記半導体装置を搭載した基板を熱処理すること
により前記導電性ペーストを溶解させ、前記突出接点と
基板導体パターンとの電気的接合を行う工程とを含むこ
とによって、半導体装置の実装を実現するものである。
形成された基板への実装方法において、金属ワイヤの先
端に熱エネルギーによってボールを形成する工程と、前
記ボールをキャピラリにより半導体装置の電極パッド上
に圧着した後、キャピラリをループ状軌道をもって移動
した後金属ワイヤを切断する事によりニ段突出形状の突
出電極を形成する工程と、平坦面が形成された基材を半
導体装置の突出接点に押し当てることによって突出接点
を平坦化させる工程と、平坦化した突出接点を別に用意
した支持基材上に、平均粒径が１０μｍ以下のＡｕ粉末
にＳｉ粉末もしくはＧｅ粉末を加えた粉体のいずれかの
表面にメッキ法によって低融点金属をコーティングした
無機成分に、少なくとも溶剤を加えてなる導電性ペース
トを塗工し前記塗工面に合わせて前記突出接点上のみに
前記導電性ペーストを転写する工程と、半導体装置を導
体パターンが形成された基板の所望の位置に搭載する工
程と、前記半導体装置を搭載した基板を熱処理すること
により前記導電性ペーストを溶解させ、前記突出接点と
基板導体パターンとの電気的接合を行う工程とを含むこ
とによって、半導体装置の実装を実現するものである。
作 用
本発明は、上記した構成によって、半導体装置の電極パ
ッド上に２段突出状の突出接点を信頼性よく形成するこ
とができ、かつ、前記導電性ぺ一ヌトにより低温金属合
金で、突出接点と導体パターンを接合するため、接合抵
抗も低いものとなる。
ッド上に２段突出状の突出接点を信頼性よく形成するこ
とができ、かつ、前記導電性ぺ一ヌトにより低温金属合
金で、突出接点と導体パターンを接合するため、接合抵
抗も低いものとなる。
実施例
以下本発明の一実施例の導電性ペーストおよびそれを用
いた半導体装置の実装方法について、図面を参照しなが
ら説明する。第１図ａ ”ｓ ＠は本発明の第一の実施
例における突出接点を形成する工程図であシ、第２図は
、本発明の一実施例の突出接点を平坦化する工程図であ
り、第３図は本発明の一実施例の導電性ペーヌトを転写
する工程図であシ、第４図は本発明の一実施例の基板へ
半導体装置を接続する工程図である。
いた半導体装置の実装方法について、図面を参照しなが
ら説明する。第１図ａ ”ｓ ＠は本発明の第一の実施
例における突出接点を形成する工程図であシ、第２図は
、本発明の一実施例の突出接点を平坦化する工程図であ
り、第３図は本発明の一実施例の導電性ペーヌトを転写
する工程図であシ、第４図は本発明の一実施例の基板へ
半導体装置を接続する工程図である。
まず、導電性ペーストの作製は、Ａｕ粉末の表面に無電
解メッキ法によってＳｎメッキを行った。
解メッキ法によってＳｎメッキを行った。
表面コーティングの厚みは、約０．１μｍであった。
次にこのＳｎコーティングしたＡｕ粉末を、第１表に示
す無機組成の粉末とし導電性ペーヌトを作製した。
す無機組成の粉末とし導電性ペーヌトを作製した。
（以 下 余 白）
第１表 導電性ペースト組成 重量％Ｓｉ粉末は約３
．０μｍ 、Ｇｏ粉末粒径は約４．０μｍのものを用い
た。次に、第１表に示す無機組成の粉末に、溶剤として
テルピネオールを加え３段ロールにてベーヌト状に混練
した。なお導電性ペーストの無機組成はＡｕとＳｉもし
くはＧ。
．０μｍ 、Ｇｏ粉末粒径は約４．０μｍのものを用い
た。次に、第１表に示す無機組成の粉末に、溶剤として
テルピネオールを加え３段ロールにてベーヌト状に混練
した。なお導電性ペーストの無機組成はＡｕとＳｉもし
くはＧ。
の共晶点組成とその近辺の組成とした。
次に、本発明の半導体装置の実装方法について詳細に述
べる。第１図において、１は半導体装置であυ、２は電
極パッドである。３はキャピラリーであシ、４は孔であ
る。５はＡｕワイヤであ択７は電極パッドに固着したボ
ールであり、８はボール上に残存するＡｕワイヤである
。第２図において、９は平坦化された突出接点であシ、
１”０は平坦面が形成された基材である。第３図におい
て、１１は前記導電性ペーストであシ、１２は支持基材
である。第４図において、１３は導体パターンであシ、
１４は基板である。
べる。第１図において、１は半導体装置であυ、２は電
極パッドである。３はキャピラリーであシ、４は孔であ
る。５はＡｕワイヤであ択７は電極パッドに固着したボ
ールであり、８はボール上に残存するＡｕワイヤである
。第２図において、９は平坦化された突出接点であシ、
１”０は平坦面が形成された基材である。第３図におい
て、１１は前記導電性ペーストであシ、１２は支持基材
である。第４図において、１３は導体パターンであシ、
１４は基板である。
以上のように構成された半導体装置の実装方法について
、以下図面を用いて説明する。まず、第１図ａの様にボ
ールを形成する。このボール６は公知のようにガヌ炎ま
たは、静電放電等によって形成される。次に第１図すの
様に半導体装置１の電極パッド２に超音波振動もしくは
熱圧着する。
、以下図面を用いて説明する。まず、第１図ａの様にボ
ールを形成する。このボール６は公知のようにガヌ炎ま
たは、静電放電等によって形成される。次に第１図すの
様に半導体装置１の電極パッド２に超音波振動もしくは
熱圧着する。
次に、第１図Ｃの様にＡｕワイヤ６をキャピラリー３の
孔４に通した状態でキャピラリー３を第１図ｄに示すよ
うにループ状軌道に移動させ、第１図ｅに示すように電
極に固着したボール７の上部に逆Ｕ字状にＡｕワイヤを
残存させてギヤピラリ−３を降下してＡｕワイヤ５を切
断する。以上の工程により、半導体装置１の電極パッド
２上に２段突出形状の突出接点が形成される。半導体装
置１のすべての電極パッド２上に突出接点を形成した後
、第２図に示すように表面が粗であるような基材１０に
押しあてることにより、上部が平坦化し、その表面が粗
であるような突出接点９が得られる。つぎに第３図に示
すように、平坦化し表面が粗である様な突出接点９を有
する半導体装置１を、支持基材上に塗布した前記導電性
ペースト１１に当てることにより、前記突出接点上に転
写する。
孔４に通した状態でキャピラリー３を第１図ｄに示すよ
うにループ状軌道に移動させ、第１図ｅに示すように電
極に固着したボール７の上部に逆Ｕ字状にＡｕワイヤを
残存させてギヤピラリ−３を降下してＡｕワイヤ５を切
断する。以上の工程により、半導体装置１の電極パッド
２上に２段突出形状の突出接点が形成される。半導体装
置１のすべての電極パッド２上に突出接点を形成した後
、第２図に示すように表面が粗であるような基材１０に
押しあてることにより、上部が平坦化し、その表面が粗
であるような突出接点９が得られる。つぎに第３図に示
すように、平坦化し表面が粗である様な突出接点９を有
する半導体装置１を、支持基材上に塗布した前記導電性
ペースト１１に当てることにより、前記突出接点上に転
写する。
このとき、導電性ペースト１１の膜厚は、２段突出形状
の突出接点の２段目程度であることが望ましい。
の突出接点の２段目程度であることが望ましい。
次に、導電性ペーストを塗布した半導体装置１を、第４
図に示すように、基板１４の導体パターン１３に位置合
わせして搭載し、窒素中で約２６０°Ｃに加熱して前記
導電性ペーストを溶解させ導体パターンと前記突出接点
を電気的に接合させる。
図に示すように、基板１４の導体パターン１３に位置合
わせして搭載し、窒素中で約２６０°Ｃに加熱して前記
導電性ペーストを溶解させ導体パターンと前記突出接点
を電気的に接合させる。
第１表の無機組成による導電性ペーストでの接合におい
てペースト＆１の組成で良好な接合が得られた。２の組
成においてはやや溶解性に欠けるため、３００’Ｃで熱
処理で行ったところ良好な接続が得られた。このことは
、前記の様な温度でＳｎの効果によ！＋ Ａｕ −Ｇｅ
、 Ａｕ −Ｓ ｉ合金がより低融点化したことによ
り起こったものである。このようにして得られた半導体
装置を実装した基板は、サーマルショック試験において
も良好な結果が得られた。また本発明の導電性ペースト
は、低融点合金によって接合を形成するため、共晶点か
ら大きくずれる組成では良好な接合が得られないこと
゛は云うまでもない。
てペースト＆１の組成で良好な接合が得られた。２の組
成においてはやや溶解性に欠けるため、３００’Ｃで熱
処理で行ったところ良好な接続が得られた。このことは
、前記の様な温度でＳｎの効果によ！＋ Ａｕ −Ｇｅ
、 Ａｕ −Ｓ ｉ合金がより低融点化したことによ
り起こったものである。このようにして得られた半導体
装置を実装した基板は、サーマルショック試験において
も良好な結果が得られた。また本発明の導電性ペースト
は、低融点合金によって接合を形成するため、共晶点か
ら大きくずれる組成では良好な接合が得られないこと
゛は云うまでもない。
このとき、導体パターンおよび突出接点の材料は、導電
性ペーストとの濡れ性からＡｕ導体が望ましい。従って
、あまりＳｎのコーティング厚みは厚くない方がよい。
性ペーストとの濡れ性からＡｕ導体が望ましい。従って
、あまりＳｎのコーティング厚みは厚くない方がよい。
また前記導電性ペーストの塗布後、導通チエツクにより
半導体装置が不良品の場合は、熱処理前であれば交換が
可能である。
半導体装置が不良品の場合は、熱処理前であれば交換が
可能である。
次に同様にして、Ａｕ表面にｐｂメッキ層を形成した場
合を第２表に示す。
合を第２表に示す。
第２表 導電性ペースト組成 重量％
上記の表において、Ａｕ粉末の表面にｐｂココ−ィング
したもので、この３および４の組成で前記と同様の条件
で半導体を実装したところ、３００°Ｃの温度で溶解し
接続可能であった。さらに前記と同様サーマルショック
試験においても良好な結果が得られた。
したもので、この３および４の組成で前記と同様の条件
で半導体を実装したところ、３００°Ｃの温度で溶解し
接続可能であった。さらに前記と同様サーマルショック
試験においても良好な結果が得られた。
以上のように本実施例によれば、均一な形状の突出接点
が得られ、かつ金属合金による信頼性の高い接合が得ら
れる。
が得られ、かつ金属合金による信頼性の高い接合が得ら
れる。
本発明では、低融点金属を無電解メッキ法で形成したが
、電解メッキ法によりＡｕ、Ｇｏ 粉末表面に形成して
もよい。
、電解メッキ法によりＡｕ、Ｇｏ 粉末表面に形成して
もよい。
発明の効果
以上のように本発明の導電性ペーストと半導体装置の実
装方法によれば、半導体装置の電極パッドに２段突出形
状の接点を従来のネイルヘッドボンディングの技術を用
いて形成でき、その突出接点上に選択的に転写した前記
導電性ペーストによって半導体装置を基板の導体パター
ンに電気的な接続を行うことができる。この接続は、低
温で金属接合ができ、電気的信頼性は云うに及ばず、機
械的にも強固な接続が得られる。これにより、極めて安
定で、信頼性の高い半導体装置の実装が実現でき、きわ
めて実用価値の高いものである。
装方法によれば、半導体装置の電極パッドに２段突出形
状の接点を従来のネイルヘッドボンディングの技術を用
いて形成でき、その突出接点上に選択的に転写した前記
導電性ペーストによって半導体装置を基板の導体パター
ンに電気的な接続を行うことができる。この接続は、低
温で金属接合ができ、電気的信頼性は云うに及ばず、機
械的にも強固な接続が得られる。これにより、極めて安
定で、信頼性の高い半導体装置の実装が実現でき、きわ
めて実用価値の高いものである。
第１図ａ −ｅは本発明の第一の実施例の突出接点を形
成する工程図、第２図は本発明の一実施例の突出接点を
平坦化する工程図、第３図は本発明の一実施例の導電性
ペーストを転写する工程図、第４図は本発明の一実施例
の基板へ半導体装置を接続する工程図、第５図は突出接
点を形成する工程図、第６図は突出接点を平坦化する工
程図、第７図は導電性エポキシ樹脂を転写する工程図、
第８図は基板へ半導体装置を接続する工程図である。 １．１５・・・・・・半導体装置、２，１６・・・・・
・電極パッド、３．１７・・・・・・キャピラリー、４
・・・・・・孔、５゜１９・・・・・・Ａｕワイヤ、６
．１８・・・・・・ボール、７゜２２・・・・・・電極
パッドに固着したボール、８，２４・・・・・・ボール
上に残存するＡｕワイヤ、９．２６・・・・・・平坦化
された突出接点、１０．２８・・・・・平坦面が形成さ
れた基材、１１・・・・・・導電性ペースト、１２゜３
２・・・・・・支持基材、１３．３４・・・・・・導体
パターン、１４ 、３６・・・・・・基板、２ｏ・・・
・・・水素炎トーチ、３０・・・・・・導電性エポキシ
樹脂。 代理人の氏名 弁理士 小鍜治 明 ほか２名Ｉｔ−
４，昏（科 １４−基猥
成する工程図、第２図は本発明の一実施例の突出接点を
平坦化する工程図、第３図は本発明の一実施例の導電性
ペーストを転写する工程図、第４図は本発明の一実施例
の基板へ半導体装置を接続する工程図、第５図は突出接
点を形成する工程図、第６図は突出接点を平坦化する工
程図、第７図は導電性エポキシ樹脂を転写する工程図、
第８図は基板へ半導体装置を接続する工程図である。 １．１５・・・・・・半導体装置、２，１６・・・・・
・電極パッド、３．１７・・・・・・キャピラリー、４
・・・・・・孔、５゜１９・・・・・・Ａｕワイヤ、６
．１８・・・・・・ボール、７゜２２・・・・・・電極
パッドに固着したボール、８，２４・・・・・・ボール
上に残存するＡｕワイヤ、９．２６・・・・・・平坦化
された突出接点、１０．２８・・・・・平坦面が形成さ
れた基材、１１・・・・・・導電性ペースト、１２゜３
２・・・・・・支持基材、１３．３４・・・・・・導体
パターン、１４ 、３６・・・・・・基板、２ｏ・・・
・・・水素炎トーチ、３０・・・・・・導電性エポキシ
樹脂。 代理人の氏名 弁理士 小鍜治 明 ほか２名Ｉｔ−
４，昏（科 １４−基猥
Claims (8)
- （１）平均粒径１０μｍ以下のＡｕ粉末もしくはＳｉ粉
末の少なくとも１種の表面層に低融点金属をメッキ法に
て形成した無機成分に、少なくとも溶剤を加えてなるこ
とを特徴とする導電性ペースト。 - （２）低融点金属がＩｎ，Ｐｂ，Ｓｎのうちから選ばれ
た少なくとも１種より成ることを特徴とする請求項１記
載の導電性ペースト。 - （３）平均粒径１０μｍ以下のＡｕ粉末もしくはＧｅ粉
末の少なくとも１種の表面層に低融点金属をメッキ法に
て形成した無機成分に、少なくとも溶剤を加えてなるこ
とを特徴とする導電性ペースト。 - （４）低融点金属がＩｎ，Ｐｂ，Ｓｎのうちから選ばれ
た少なくとも１種より成ることを特徴とする請求項３記
載の導電性ペースト。 - （５）半導体装置の導体パターンが形成された基板への
実装方法において、金属ワイヤの先端に熱エネルギーに
よってボールを形成する工程と、前記ボールをキャピラ
リにより半導体装置の電極パッド上に圧着した後、キャ
ピラリをループ状軌道をもって移動した後金属ワイヤを
切断する事により二段突出形状の突出電極を形成する工
程と、平坦面が形成された基材を半導体装置の突出接点
に押し当てることによって突出接点を平坦化させる工程
と、平坦化した突出接点を別に用意した支持基材上に、
平均粒径が１０μｍ以下のＡｕ粉末とＳｉ粉末のいずれ
かの表面層に低融点金属をメッキ法にて形成した無機成
分に、少なくとも溶剤を加えてなる導電性ペーストを塗
工し前記塗工面に合わせて前記突出接点上のみに前記導
電性ペーストを転写する工程と、半導体装置を導体パタ
ーンが形成された基板の所望の位置に搭載する工程と、
前記半導体装置を搭載した基板を熱処理することにより
前記導電性ペーストを溶解させ、前記突出接点と基板導
体パターンとの電気的接合を行う工程とを含むことを特
徴とする半導体装置の実装方法。 - （６）低融点金属がＩｎ，Ｐｂ，Ｓｎのうちから選ばれ
た少なくとも１種より成ることを特徴とする請求項６記
載の半導体装置の実装方法。 - （７）半導体装置の導体パターンが形成された基板への
実装方法において、金属ワイヤの先端に熱エネルギーに
よってボールを形成する工程と、前記ボールをキャピラ
リにより半導体装置の電極パッド上に圧着した後、キャ
ピラリをループ状軌道をもって移動した後金属ワイヤを
切断する事により二段突出形状の突出電極を形成する工
程と、平坦面が形成された基材を半導体装置の突出接点
に押し当てることによって突出接点を平坦化させる工程
と、平坦化した突出接点を別に用意した支持基材上に、
平均粒径が１０μｍ以下のＡｕ粉末以下のＧｅ粉末のい
ずれかの表面に低融点金属をメッキ法にて形成した無機
成分に、少なくとも溶剤を加えてなる導電性ペーストを
塗工し、前記塗工面に合わせて前記突出接点上のみに前
記導電性ペーストを転写する工程と、半導体装置を導体
パターンが形成された基板の所望の位置に搭載する工程
と、前記半導体装置を搭載した基板を熱処理することに
より前記導電性ペーストを溶解させ、前記突出接点と基
板導体パターンとの電気的接合を行う工程とを含むこと
を特徴とする半導体装置の実装方法。 - （８）低融点金属がＩｎ，Ｐｂ，Ｓｎのうちから選ばれ
た少なくとも１種より成ることを特徴とする請求項７記
載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297997A JPH04169001A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストと半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297997A JPH04169001A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストと半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04169001A true JPH04169001A (ja) | 1992-06-17 |
Family
ID=17853793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297997A Pending JPH04169001A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストと半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04169001A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| JP2007273760A (ja) * | 2006-03-31 | 2007-10-18 | Kyocera Corp | 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法 |
-
1990
- 1990-11-01 JP JP2297997A patent/JPH04169001A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030073A1 (en) * | 1996-12-27 | 1998-07-09 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| US6981317B1 (en) | 1996-12-27 | 2006-01-03 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
| JP2007273760A (ja) * | 2006-03-31 | 2007-10-18 | Kyocera Corp | 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法 |
| JP4627511B2 (ja) * | 2006-03-31 | 2011-02-09 | 京セラ株式会社 | 光電変換素子および光電変換素子の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133341B2 (ja) | 半導体ダイのための接触ピンおよび相互接続部を形成する方法 | |
| US6221692B1 (en) | Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith | |
| US20090146298A1 (en) | Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPH077038A (ja) | 電子パッケージ | |
| JP2002026070A (ja) | 半導体装置およびその製造方法 | |
| JPH0234949A (ja) | 半導体装置の実装方法 | |
| JPH09326416A (ja) | 半導体素子の実装方法およびその製品 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| Zama et al. | Flip chip interconnect systems using wire stud bumps and lead free solder | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JPH04169001A (ja) | 導電性ペーストと半導体装置の実装方法 | |
| JP3022151B2 (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| JP2780511B2 (ja) | 導電性ペーストと半導体装置の実装方法 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JPH0488645A (ja) | 導電性ペーストと半導体装置の実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002043491A (ja) | 電子部品の製造方法 | |
| JPH09148379A (ja) | 突起電極形成方法 | |
| JP3308060B2 (ja) | 半導体装置の実装方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 |